TWI766060B - 圖案化方法 - Google Patents

圖案化方法 Download PDF

Info

Publication number
TWI766060B
TWI766060B TW107122961A TW107122961A TWI766060B TW I766060 B TWI766060 B TW I766060B TW 107122961 A TW107122961 A TW 107122961A TW 107122961 A TW107122961 A TW 107122961A TW I766060 B TWI766060 B TW I766060B
Authority
TW
Taiwan
Prior art keywords
patterns
pattern
core
patterning method
strip
Prior art date
Application number
TW107122961A
Other languages
English (en)
Other versions
TW202006791A (zh
Inventor
謝宗殷
張志聖
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW107122961A priority Critical patent/TWI766060B/zh
Priority to US16/052,625 priority patent/US10373829B1/en
Publication of TW202006791A publication Critical patent/TW202006791A/zh
Application granted granted Critical
Publication of TWI766060B publication Critical patent/TWI766060B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種圖案化方法包括下列步驟。提供布局圖案至電腦系統。布局圖案包括複數個條狀圖案，且各條狀圖案沿第一方向延伸。對應部分的條狀圖案形成複數個芯線圖案。各芯線圖案沿第一方向延伸。對芯線圖案進行調整處理，用以於第一方向上延長至少一部分的芯線圖案。於調整處理之後，多個芯線圖案於第一方向上的末端於第二方向上對齊，且第二方向與第一方向正交。於調整處理之後，將芯線圖案輸出至光罩。用光罩進行微影製程，用以於基底上形成圖案化結構。藉由對芯線圖案進行調整處理，可提升圖案化方法所對應之布局圖案的設計彈性。

Description

圖案化方法
本發明係關於一種圖案化方法，尤指一種包括對芯線圖案進行調整處理的圖案化方法。
積體電路(integrated circuit，IC)是藉由形成於基底或不同膜層中的圖案化特徵(feature)構成的元件裝置以及內連線結構所建構。在IC的製作過程中，微影(photolithography)製程係為一不可或缺之技術，其主要是將所設計的圖案，例如電路佈局圖案形成於一個或多個光罩上，然後再藉由曝光(exposure)與顯影(development)步驟將光罩上的圖案轉移至一膜層上之光阻層內，以將此複雜的佈局圖案精確地轉移至半導體晶片上。
隨著半導體產業的微型化發展以及半導體製作技術的進步，習知作為廣用技術的曝光技術已逐漸接近其極限。因此，目前業界亦開發出雙重圖案化(double patterning)技術來製作更微型化的半導體元件結構。一般來說，雙重圖案化技術包括有LELE(Lithe-Etch-Lithe-Etch，曝光-刻蝕-曝光-刻蝕)雙重圖案化方法、LFLE(Litho-Freeze-Litho-Etch，曝光-凝固-曝光-刻蝕)雙重圖案化方法及自對準雙重圖案化(self-aligned double patterning，簡稱SADP)等施作方法。自對準雙重圖案化方法是經由在預先形成的光刻圖形的兩側上形成側壁子(sidewall spacer)，然後去除之前形成的光刻圖形，並將側壁子圖形轉印到下層材料，從而得到特徵尺寸更小的圖形。由於自對準雙重圖案化方法的特殊手法，有些布局圖案並無法直接採用自對準雙重圖案化方法來形成，造成自對準雙重圖案化方法在應用上受到了限制。
本發明提供了一種圖案化方法，對芯線(mandrel)圖案進行調整處理，用以延長至少一部分的芯線圖案而使得各芯線圖案的末端彼此對齊。藉由本發明的圖案化方法，可改善直接將布局圖案套用自對準雙重圖案化方法時所可能形成的缺陷，藉此達到提升圖案化方法所對應之布局圖案的設計彈性的效果。
根據本發明之一實施例，本發明提供了一種圖案化方法，包括下列步驟。提供一布局圖案至一電腦系統。布局圖案包括複數個條狀圖案，且各條狀圖案沿一第一方向延伸。對應部分的條狀圖案形成複數個芯線圖案，且各芯線圖案沿第一方向延伸。對芯線圖案進行一調整處理，用以於第一方向上延長至少一部分的芯線圖案。於調整處理之後，該等芯線圖案於第一方向上的末端於一第二方向上對齊，且第二方向與第一方向正交。於調整處理之後，將芯線圖案輸出至一光罩。用光罩進行一微影製程，用以於一基底上形成一圖案化結構。
10:基底
20:絕緣層
30:遮罩層
30P:圖案化遮罩層
40:材料層
40M:芯線
50:間隙子材料層
50S:間隙子
60:光阻層
60P:切割圖案
70:導電材料
71:導線
71A:主要部分
71B:虛置部分
72:虛置圖案
91:第一蝕刻製程
92:第二蝕刻製程
100:布局圖案
100M:經調整的條狀圖案
100S:條狀圖案
200:光罩
210:透明基底
301:圖案化結構
302:圖案化結構
D1:第一方向
D2:第二方向
D3:第三方向
D4:第四方向
E11:第一末端
E12:第二末端
E21:第三末端
E22:第四末端
MP:芯線圖案
MP’:經調整的芯線圖案
R1:第一區
R2:第二區
S11:步驟
S12:步驟
S13:步驟
S14:步驟
S15:步驟
S21:步驟
TR1:第一溝槽
TR2:第二溝槽
第1圖為本發明第一實施例的圖案化方法的流程示意圖。
第2圖至第14圖所繪示為本發明第一實施例的圖案化方法的示意圖，其中第3圖繪示了第2圖之後的狀況示意圖；第4圖繪示了第3圖之後的狀況示意圖；第5圖繪示了本發明第一實施例的光罩的上視示意圖；第6圖繪示了本發明第一實施例的基底的上視示意圖；第7圖繪示了第6圖之後的狀況示意圖；第8圖為沿第7圖中A-A’剖線所繪示的剖視圖；第9圖繪示了第7圖之後的狀況示意圖；第10圖為沿第9圖中B-B’剖線所繪示的剖視圖；第11圖繪示了第9圖之後的狀況示意圖；第12圖為沿第11圖中C-C’剖線所繪示的剖視圖；第13圖繪示了第11圖之後的狀況示意圖；第14圖為沿第13圖中D-D’剖線所繪示的剖視圖。
第15圖至第18圖所繪示為本發明第二實施例的圖案化方法的示意圖，其中第16圖繪示了第15圖之後的狀況示意圖；第17圖繪示了第16圖之後的狀況示意圖；第18圖繪示了第17圖之後的狀況示意圖。
第19圖為本發明第三實施例的圖案化方法的流程示意圖。
第20圖至第22圖所繪示為本發明第三實施例的圖案化方法的示意圖，其中第21圖繪示了第20圖之後的狀況示意圖；第22圖繪示了第21圖之後的狀況示意圖。
請參閱第1圖至第14圖。第1圖為本發明第一實施例的圖案化方法的 流程示意圖，而第2圖至第14圖所繪示為本實施例的圖案化方法的示意圖。其中，第2圖至第7圖、第9圖、第11圖以及第13圖為上視圖，而第8圖、第10圖、第12圖以及第14圖為剖視圖。第3圖繪示了第2圖之後的狀況示意圖，第4圖繪示了第3圖之後的狀況示意圖，第5圖繪示了本實施例的光罩的上視示意圖，第6圖繪示了本實施例的基底的上視示意圖，第7圖繪示了第6圖之後的狀況示意圖，第8圖為沿第7圖中A-A’剖線所繪示的剖視圖，第9圖繪示了第7圖之後的狀況示意圖，第10圖為沿第9圖中B-B’剖線所繪示的剖視圖，第11圖繪示了第9圖之後的狀況示意圖，第12圖為沿第11圖中C-C’剖線所繪示的剖視圖，第13圖繪示了第11圖之後的狀況示意圖，而第14圖為沿第13圖中D-D’剖線所繪示的剖視圖。本實施例之圖案化方法可包括下列步驟，如第1圖與第2圖所示，進行步驟S11，提供一布局圖案100至一電腦系統。布局圖案100包括複數個條狀圖案100S，且各條狀圖案100S沿一第一方向D1延伸。在一些實施例中，多個條狀圖案100S中的兩個可於一第二方向D2上相鄰，且第二方向D2與第一方向D1正交。此外，各條狀圖案100S可具有一第一末端E11以及與第一末端E11相對的一第二末端E12，各條狀圖案100S的第一末端E11可為此條狀圖案100S於第一方向D1上的末端，而各條狀圖案100S的第二末端E12可為此條狀圖案100S於一第三方向D3上的末端，且第三方向D3與第一方向D1相反。上述之多個條狀圖案100S中的兩個於第二方向D2上相鄰的條狀圖案100S於第一方向D1上的末端(即這兩個條狀圖案100S的第一末端E11)可未於第二方向D2上對齊，且這兩個條狀圖案100S於與第三方向D3上的末端(即這兩個條狀圖案100S的第二末端E12)可未於第二方向D2上對齊，但並不以此為限。此外，在一些實施例中，部分的條狀圖案100S可於第一方向D1上相鄰設置，但並不以此為限。換句話說，於第2圖中，部分的條狀圖案100S可設置於同一列中，每一列最左側的條狀圖案100S的第一末端E11可未於第二方向D2上彼此對齊，而每一列中最右側的條狀圖案100S的第二末端 E12可未於第二方向D2上彼此對齊。在一些實施例中，布局圖案100中的條狀圖案100S可為半導體裝置中的部件的布局圖案設計，例如可為半導體裝置中於後段(back end of line，BEOL)製程中所形成的互連結構的布局圖案設計，但並不以此為限。
接著，如第1圖至第3圖所示，進行步驟S12，形成複數個芯線(mandrel)圖案MP。芯線圖案MP係對應部分的條狀圖案100S而形成，且各芯線圖案MP亦沿第一方向D1延伸。更進一步說明，各芯線圖案MP可具有一第三末端E21以及與第三末端E21相對的一第四末端E22，各芯線圖案MP的第三末端E21可為此芯線圖案MP於第一方向D1上的末端，而各芯線圖案MP的第四末端E22可為此芯線圖案MP於一第三方向D3上的末端。此外，各芯線圖案MP覆蓋一列中的所有條狀圖案100S，各芯線圖案MP的第三末端E21係與被此芯線圖案MP覆蓋的條狀圖案100S的第一末端E11於第二方向D2上對齊，且各芯線圖案MP的第四末端E22係與被此芯線圖案MP覆蓋的條狀圖案100S的第二末端E12於第二方向D2上對齊。舉例來說，當一列中有兩個條狀圖案100S時，對應此列的芯線圖案MP的第三末端E21係與此列中較靠近第三末端E21的條狀圖案100S(例如第3圖中較左側的條狀圖案100S)的第一末端E11於第二方向D2上對齊，且各芯線圖案MP的第四末端E22係與此列中較靠近第四末端E22的條狀圖案100S(例如第3圖中較右側的條狀圖案100S)的第二末端E12於第二方向D2上對齊。此外，多個條狀圖案100S中的兩個於第二方向D2上相鄰，此兩個於第二方向D2上相鄰的條狀圖案100S中的一個與一個芯線圖案MP重疊，且此兩個條狀圖案100S中的另一個未與芯線圖案MP重疊。換句話說，芯線圖案MP可僅對應位於單數列的條狀圖案100S形成或僅對應位於偶數列的條狀圖案100S形成。由於在布局圖案100中，每一列中較靠近第一方向D1所指向的區域的條狀圖案100S的第一末端E11可未於第二方向 D2上彼此對齊，而每一列中較靠近第三方向D3所指向的區域的條狀圖案100S的第二末端E12可未於第二方向D2上彼此對齊，故所形成的芯線圖案MP中的至少兩個於第一方向D1上的末端(也就是第三末端E21)可於第二方向D2上未彼此對齊，且芯線圖案MP中的至少兩個於第三方向D3上的末端(也就是第四末端E22)可於第二方向D2上未彼此對齊。
然而，當各芯線圖案MP於第一方向D1以及第三方向D3上的兩末端未彼此互相對齊時，以此芯線圖案MP製作光罩並進行多重圖案化製程例如自對準雙重圖案化(self-aligned double patterning，SADP)製程時會形成過多的額外圖案化結構，對於所形成的裝置操作上產生負面影響。因此，如第1圖、第3圖以及第4圖所示，本實施例的圖案化方法可接著進行步驟S13，對芯線圖案MP進行一調整處理，用以於第一方向D1上延長至少一部分的芯線圖案MP。於調整處理之後，各芯線圖案MP於第一方向D1上的第三末端E21於第二方向D2上彼此對齊。此外，在一些實施例中，上述對芯線圖案MP進行的調整處理可更包括於第三方向D3上延長至少一部分的芯線圖案MP，且於調整處理之後，各芯線圖案MP於第三方向D3上的第四末端E22可於第二方向D2上彼此對齊。各芯線圖案MP經過上述的調整處理可成為經調整的芯線圖案MP’，而各經調整的芯線圖案MP’於第一方向D1上的長度可彼此相同。相對地，於上述的調整處理之前，至少兩個芯線圖案MP於第一方向D1上可具有不同的長度。各芯線圖案MP於調整處理時在第一方向D1或/及第三方向D3上的延伸程度並不會超過原布局圖案100中的條狀圖案100S的範圍。舉例來說，於上述之調整處理之後，各經調整的芯線圖案MP’於第一方向D1上的第三末端E21可與多個條狀圖案100S中的一個(例如第3圖與第4圖中最靠近左側的條狀圖案100S)於第一方向D1上的第一末端E11於第二方向D2上對齊且於第二方向D2上互相重疊，而各經調整的芯線圖案MP’ 於第三方向D3上的第四末端E22可與條狀圖案100S中的一個(例如第3圖與第4圖中最靠近右側的條狀圖案100S)於第三方向D3上的第二末端E12於第二方向D2上對齊且於第二方向D2上互相重疊，但並不以此為限。
然後，如第1圖、第4圖以及第5圖所示，於上述的調整處理之後，進行步驟S14，將芯線圖案MP(也就是經調整的芯線圖案MP’)輸出至一光罩200。在光罩200中，芯線圖案MP可形成於一透明基底210上，而透明基底210上的芯線圖案MP可為遮光圖案，但並不以此為限。在一些實施例中，透明基底210上的芯線圖案MP可為透光圖案，而在透明基底210上除了芯線圖案MP以外的區域可為遮光圖案。上述的遮光圖案可包括光吸收材料、光阻擋材料或其他可改變光罩200所需配合進行之曝光製程之曝光光源的光穿透率或/及光路徑的材料，而常用來形成遮光圖案的材料包括不透光材料例如鉻(chromium)或樹脂(resin)等或半透光材料例如矽化鉬(molybdenum silicide)，但並不以此為限。此外，在一些實施例中，上述的透光圖案亦可具有全透光或部分透光的光學性質。
接著，如第1圖與第5圖至第14圖所示，進行步驟S15，用光罩200進行一微影製程，用以於一基底10上形成一圖案化結構301。本實施例的微影製程可包括一自對準雙重圖案化(self-aligned double patterning，SADP)製程或其他適合種類的微影製程。進一步說明，本實施例的微影製程可包括但並不限於下列步驟。首先，如第5圖至第8圖所示，於基底10上形成一遮罩層30，於遮罩層30上形成一材料層40，並將光罩200上的芯線圖案MP轉移至材料層40，而材料層40可被圖案化而成為複數個芯線40M位於遮罩層30上。此外，在一些實施例中，在形成遮罩層30之前，可視需要於基底10上形成一絕緣層20，而遮罩層30可於基底10的厚度方向(例如第6圖至第8圖中所示的第四方向D4)上位於絕緣層20與 材料層40之間，但並不以此為限。基底10可包括半導體基底或非半導體基底。上述之半導體基底可包括矽基底、磊晶矽基底、矽鍺基底、碳化矽基底、矽覆絕緣(silicon-on-insulator，SOI)基底或其他適合的半導體材料基底，而上述之非半導體基底可包括玻璃基底、陶瓷基底、塑膠基底或其他適合的非半導體材料基底。絕緣層20可包括氧化矽、氮化矽、氮氧化矽、碳氮化矽或其他適合的絕緣材料。遮罩層30可包括單層或多層的遮罩材料所形成的結構，而此遮罩材料可包括導電材料或/及絕緣材料，例如氧化矽、氮化矽、氮氧化矽、碳氮化矽、非晶矽或多晶矽等。材料層40可包括一介電材料例如有機介電層(organic dielectric layer，ODL)或其他適合的材料。光罩200上的芯線圖案MP可藉由於材料層40上形成光阻層(未繪示)或其他可光圖案化(photo-patternable)的材料，並通過曝光與顯影製程將光罩200上的芯線圖案MP轉移至材料層40上的圖案化光阻層，再藉由此圖案化光阻層對材料層40進行蝕刻而將光罩200上的芯線圖案MP轉移至基底10上而形成芯線40M，但並不以此為限。換句話說，位於遮罩層30上的芯線40M係對應光罩200上的芯線圖案MP而形成，且芯線40M的形狀與光罩200上的芯線圖案MP相同。於芯線40M形成之後，於遮罩層30上形成複數個間隙子50S。各間隙子50S形成於多個芯線40M中的一個的側壁上。形成間隙子50S的步驟可包括但並不限於下列步驟。首先，於遮罩層30與芯線40M上共形地(conformally)形成一間隙子材料層50，然後對間隙子材料層50進行一回蝕刻製程，用以形成間隙子50S。在本發明的其他實施例中，亦可視需要以不同於上述的方法來形成間隙子50S。
然後，如第7圖至第10圖所示，於形成間隙子50S之後，將芯線40M移除，並於部分的間隙子50S上以及遮罩層30上形成一切割圖案60P。部分的切割圖案60P可對應如上述第2圖所示之布局圖案100中位於同一列的不同條狀圖 案100S之間的空間，但並不以此為限。此外，切割圖案60P可包括光阻或其他可光圖案化的材料，藉此降低形成切割圖案60P的製程對間隙子50S所可能造成的影響。之後，如第9圖至第12圖所示，以間隙子50S以及切割圖案60P為遮罩對遮罩層30進行一第一蝕刻製程91，而遮罩層30可被第一蝕刻製程91蝕刻而成為一圖案化遮罩層30P。然後，如第11圖至第14圖所示，在一些實施例中，可以圖案化遮罩層30P為遮罩對絕緣層20進行一第二蝕刻製程92，用以於絕緣層20中形成複數個第一溝槽TR1。接著，可於第一溝槽TR1中填入一導電材料70，用以於多個第一溝槽中形成複數條導線71。導電材料70可包括鋁(Al)、鎢(W)、銅(Cu)、鈦(Ti)、鈦鋁合金(TiAl)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)、鎢矽化物(WSi)、氮化鎢(WN)或其他適合的導電材料。在一些實施例中，可於絕緣層20上形成導電材料70，使各第一溝槽TR1被導電材料70填滿，接著再進行一平坦化製程例如一化學機械研磨(chemical mechanical polishing，CMP)製程或/及一回蝕刻製程將第一溝槽TR1以外的導電材料70移除而形成導線71，但並不以此為限。各導線71可形成於一個第一溝槽TR1中，而上述之圖案化結構301包括此些導線71。如第13圖以及第2圖所示，多條導線71中的至少一條可包括一主要部分71A以及一虛置部分71B，主要部分71A係對應布局圖案100的多個條狀圖案100S中的一個，而虛置部分71B係與主要部分71A連接，且虛置部分71B並未對應條狀圖案100S。換句話說，以本實施例的圖案化方法所形成的圖案化結構301的形狀可不同於布局圖案100的形狀。然而，藉由本實施例的圖案化方法，可改善直接以未互相對齊的芯線圖案製作光罩並進行多重圖案化製程時所可能形成過多額外圖案化結構的問題，進而可提升圖案化方法所對應之布局圖案100的設計彈性。此外，上述之不同導線71的虛置部分71B可彼此分離，藉此降低虛置部分71B的負面影響。
下文將針對本發明的不同實施例進行說明，且為簡化說明，以下說明主要針對各實施例不同之處進行詳述，而不再對相同之處作重覆贅述。此外，本發明之各實施例中相同之元件係以相同之標號進行標示，以利於各實施例間互相對照。
請參閱第15圖至第18圖，並請一併參閱第7圖至第14圖。第15圖至第18圖所繪示為本發明第二實施例的圖案化方法的示意圖，其中第16圖繪示了第15圖之後的狀況示意圖，第17圖繪示了第16圖之後的狀況示意圖，而第18圖繪示了第17圖之後的狀況示意圖。如第15圖所示，在本實施例中，基底10上可定義有一第一區R1與一第二區R2，且第一區R1與第二區R2於第一方向D1上相鄰。在一些實施例中，第一區R1可被視為一主要線路區，第二區R2可被視為相鄰的主要線路區之間的間隔虛置區，而上述第一實施例的第13圖與第14圖所示的導線71可形成於第一區R1中，但並不以此為限。本實施例的芯線40M可形成於第一區R1與第二區R2上。如第15圖所示，由於本實施例的芯線40M可形成於第一區R1與第二區R2上，故形成於芯線40M的側壁上的間隙子50S亦可形成於第一區R1與第二區R2上。然後，如第15圖至第17圖所示，與上述第一實施例的第7圖至第12圖的製程相似，在將芯線40M移除之後，以間隙子50S以及切割圖案60P為遮罩對遮罩層30進行蝕刻而形成圖案化遮罩層30P。然後，如第17圖至第18圖所示，與上述第一實施例的第11圖至第14圖的製程相似，以圖案化遮罩層30P為遮罩對絕緣層20進行蝕刻，用以於第一區R1上的絕緣層20中形成複數個第一溝槽，並於第二區R2的絕緣層20中形成複數個第二溝槽TR2。換句話說，第一溝槽TR1係形成於第一區R1上，而第二溝槽TR2係形成於第二區R2上。然後，於第一溝槽TR1與第二溝槽TR2中填入導電材料70，用以於第一溝槽TR1中形成導線71，並於多個第二溝槽TR2中形成複數個虛置圖案72。本實施例的圖案化方法可 用以於基底10上形成一圖案化結構302，而圖案化結構302可包括導線71以及虛置圖案72。值得說明的是，由於虛置圖案72亦是由上述的芯線所形成，故虛置圖案72的形狀可與導線71相似，而各虛置圖案72亦可沿第一方向D1延伸，但各虛置圖案72係與導線71互相分離。藉由將芯線自第一區R1延伸至第二區R2並利用芯線於第二區R2中形成虛置圖案72，可改善基底10上之導電材料70於絕緣層20中的密度分布狀況，對於上述用以形成導線71的平坦化製程的均勻性提升有正面的幫助。
請參閱第19圖至第22圖，並請一併參閱第2圖。第19圖為本發明第三實施例的圖案化方法的流程示意圖。第20圖至第22圖所繪示為本實施例的圖案化方法的示意圖，其中第21圖繪示了第20圖之後的狀況示意圖，第22圖繪示了第21圖之後的狀況示意圖。此外，第20圖可被視為繪示了第2圖之後的狀況示意圖。如第19圖、第2圖以及第20圖所示，本實施例的圖案化方法可於形成上述之芯線圖案之前，進行步驟S21，連接於第一方向D1上相鄰設置的條狀圖案100S而成為一經調整的條狀圖案100M。如第19圖至第21圖所示，於步驟S21之後，再形成芯線圖案MP，而至少一個芯線圖案MP係對應經調整的條狀圖案100M形成。換句話說，經過步驟S21之後，各列中僅會有一個經調整的條狀圖案100M，各經調整的條狀圖案100M的第一末端E11可為在第一方向D1上的末端，而各經調整的條狀圖案100M的第二末端E12可為在第三方向D3上的末端。由於在布局圖案100中，每一列中較靠近第一方向D1所指向的區域的條狀圖案100S的第一末端E11可未於第二方向D2上彼此對齊，而每一列中較靠近第三方向D3所指向的區域的條狀圖案100S的第二末端E12可未於第二方向D2上彼此對齊，故所形成的經調整的條狀圖案100M中的至少兩個於第一方向D1上的第一末端E11於第二方向D2上亦未彼此對齊，且經調整的條狀圖案100M中的至少兩個於第三方向D3 上的第二末端E12於第二方向D2上亦未彼此對齊。至少兩個經調整的條狀圖案100M於第一方向D1上具有不同的長度，而多個經調整的條狀圖案100M中的兩個於第二方向D2上相鄰，此兩個於第二方向D2上相鄰的經調整的條狀圖案100M中的一個與芯線圖案MP重疊，且此兩個經調整的條狀圖案100M中的另一個未與芯線圖案MP重疊。各芯線圖案MP覆蓋一個經調整的條狀圖案100M，各芯線圖案MP的第三末端E21係與對應之經調整的條狀圖案100M的第一末端E11於第二方向D2上對齊，且各芯線圖案MP的第四末端E22係與對應之經調整的條狀圖案100M的第二末端E12於第二方向D2上對齊。因此，芯線圖案MP中的至少兩個於第一方向D1上的第三末端E21於第二方向D2上亦未彼此對齊，且芯線圖案MP中的至少兩個於第三方向D3上的第四末端E22於第二方向D2上亦未彼此對齊。之後，如第19圖、第21圖以及第22圖所示，進行步驟S13，對芯線圖案MP進行一調整處理，用以於第一方向D1或/及第三方向D3上延長至少一部分的芯線圖案MP，使得於調整處理之後，各芯線圖案MP於第一方向D1上的第三末端E21於第二方向D2上彼此對齊，且各芯線圖案MP於第三方向D3上的第四末端E22於第二方向D2上彼此對齊。
綜上所述，在本發明的圖案化方法中，可對芯線圖案進行調整處理，用以延長至少一部分的芯線圖案而使得各芯線圖案的末端彼此對齊。藉由本發明的圖案化方法，可改善直接以未互相對齊的芯線圖案製作光罩並進行多重圖案化製程時所可能形成過多額外圖案化結構的問題，藉此達到提升圖案化方法所對應之布局圖案的設計彈性的效果。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100:布局圖案
100S:條狀圖案
D1:第一方向
D2:第二方向
D3:第三方向
D4:第四方向
E11:第一末端
E12:第二末端
E21:第三末端
E22:第四末端
MP:芯線圖案
MP’:經調整的芯線圖案

Claims (16)

  1. 一種圖案化方法，包括：提供一布局圖案至一電腦系統，其中該布局圖案包括複數個條狀圖案，且各該條狀圖案沿一第一方向延伸；對應部分的該等條狀圖案形成複數個芯線(mandrel)圖案，其中各該芯線圖案沿該第一方向延伸；對該等芯線圖案進行一調整處理，用以於該第一方向上延長至少一部分的該等芯線圖案，其中於該調整處理之後，該等芯線圖案於該第一方向上的末端於一第二方向上對齊，且該第二方向與該第一方向正交，其中該等條狀圖案中的兩個於該第二方向上相鄰，該兩個條狀圖案中的一個與該等芯線圖案中的一個重疊，且該兩個條狀圖案中的另一個未與該等芯線圖案重疊；於該調整處理之後，將該等芯線圖案輸出至一光罩；以及用該光罩進行一微影製程，用以於一基底上形成一圖案化結構。
  2. 如請求項1所述之圖案化方法，其中於該調整處理之前，該等芯線圖案中的至少兩個於該第一方向上的末端未彼此對齊。
  3. 如請求項1所述之圖案化方法，其中對該等芯線圖案進行的該調整處理更包括：於與該第一方向相反的一第三方向上延長至少一部分的該等芯線圖案，其中於該調整處理之後，該等芯線圖案於該第三方向上的末端於該第二方向上對齊。
  4. 如請求項3所述之圖案化方法，其中於該調整處理之前，該等芯線圖案中的至少兩個於該第三方向上的末端未彼此對齊。
  5. 如請求項1所述之圖案化方法，其中該微影製程包括：於該基底上形成一遮罩層；於該遮罩層上形成一材料層；以及將該光罩上的該等芯線圖案轉移至該材料層，其中該材料層被圖案化而成為複數個芯線位於該遮罩層上。
  6. 如請求項5所述之圖案化方法，其中該微影製程更包括：於遮罩層上形成複數個間隙子，其中各間隙子形成於該等芯線中的一個的側壁上；於形成該等間隙子之後，將該等芯線移除；於部分的該等間隙子上以及該遮罩層上形成一切割圖案；以及以該等間隙子以及該切割圖案為遮罩對該遮罩層進行蝕刻，其中該遮罩層被蝕刻而成為一圖案化遮罩層。
  7. 如請求項6所述之圖案化方法，其中該微影製程更包括：在形成該遮罩層之前，於該基底上形成一絕緣層；以該圖案化遮罩層為遮罩對該絕緣層進行蝕刻，用以於該絕緣層中形成複數個第一溝槽；以及於該等第一溝槽中填入一導電材料，用以於該等第一溝槽中形成複數條導線，其中該圖案化結構包括該等導線。
  8. 如請求項7所述之圖案化方法，其中該等導線中的至少一條包括：一主要部分，對應該布局圖案的該等條狀圖案中的一個；以及一虛置部分，與該主要部分連接，其中該虛置部分並未對應該等條狀圖案。
  9. 如請求項7所述之圖案化方法，其中該基底上定義有一第一區與一第二區，該第二區於該第一方向上與該第一區相鄰，且該等芯線形成於該第一區與該第二區上。
  10. 如請求項9所述之圖案化方法，其中該等第一溝槽以及該等導線形成於該第一區上，且該微影製程更包括：於該絕緣層中形成複數個第二溝槽，其中該等第二溝槽形成於該第二區上；以及於該等第二溝槽中填入該導電材料，用以於該等第二溝槽中形成複數個虛置圖案，其中該等虛置圖案係與該等導線互相分離，且各該虛置圖案沿該第一方向延伸。
  11. 如請求項1所述之圖案化方法，其中該圖案化結構的形狀不同於該布局圖案的形狀。
  12. 如請求項1所述之圖案化方法，其中於該調整處理之後，各該芯線圖案於該第一方向上的該末端係與該等條狀圖案中的一個於該第一方向上的一末端於該第二方向上對齊且於該第二方向上互相重疊。
  13. 如請求項12所述之圖案化方法，其中於該調整處理之後，各該芯線 圖案於與該第一方向相反的一第三方向上的一末端係與該等條狀圖案中的一個於該第三方向上的一末端於該第二方向上對齊且於該第二方向上互相重疊。
  14. 如請求項1所述之圖案化方法，其中該等條狀圖案中的兩個於該第二方向上相鄰，該兩個條狀圖案於該第一方向上的末端未於該第二方向上對齊，且該兩個條狀圖案於與該第一方向相反的一第三方向上的末端未於該第二方向上對齊。
  15. 如請求項1所述之圖案化方法，其中部分的該等條狀圖案於該第一方向上相鄰設置，且該圖案化方法更包括：於形成該等芯線圖案之前，連接於該第一方向上相鄰設置的該等條狀圖案而成為一經調整的條狀圖案，其中該等芯線圖案中的至少一個係對應該經調整的條狀圖案形成。
  16. 如請求項1所述之圖案化方法，其中該微影製程包括一自對準雙重圖案化(self-aligned double patterning，SADP)製程。
TW107122961A 2018-07-03 2018-07-03 圖案化方法 TWI766060B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107122961A TWI766060B (zh) 2018-07-03 2018-07-03 圖案化方法
US16/052,625 US10373829B1 (en) 2018-07-03 2018-08-02 Patterning method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107122961A TWI766060B (zh) 2018-07-03 2018-07-03 圖案化方法

Publications (2)

Publication Number Publication Date
TW202006791A TW202006791A (zh) 2020-02-01
TWI766060B true TWI766060B (zh) 2022-06-01

Family

ID=67477540

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107122961A TWI766060B (zh) 2018-07-03 2018-07-03 圖案化方法

Country Status (2)

Country Link
US (1) US10373829B1 (zh)
TW (1) TWI766060B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220099616A (ko) * 2021-01-06 2022-07-14 삼성전자주식회사 반도체 소자 및 그의 제조 방법
CN117253873A (zh) * 2021-08-11 2023-12-19 福建省晋华集成电路有限公司 半导体结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120083126A1 (en) * 2010-10-05 2012-04-05 Hynix Semiconductor Inc. Method for forming semiconductor device
US20130307166A1 (en) * 2012-05-16 2013-11-21 Nanya Technology Corporation Method for forming patterns of dense conductor lines and their contact pads, and memory array having dense conductor lines and contact pads
US20140084451A1 (en) * 2012-04-18 2014-03-27 Sandisk Technologies Inc. Split Loop Cut Pattern For Spacer Process
TW201428831A (zh) * 2013-01-04 2014-07-16 Taiwan Semiconductor Mfg 線路末端間隔結構的形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8667443B2 (en) 2007-03-05 2014-03-04 Tela Innovations, Inc. Integrated circuit cell library for multiple patterning
US9425049B2 (en) * 2014-01-14 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Cut first self-aligned litho-etch patterning
US9966338B1 (en) * 2017-04-18 2018-05-08 Globalfoundries Inc. Pre-spacer self-aligned cut formation
US10199270B2 (en) * 2017-05-25 2019-02-05 Globalfoundries Inc. Multi-directional self-aligned multiple patterning

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120083126A1 (en) * 2010-10-05 2012-04-05 Hynix Semiconductor Inc. Method for forming semiconductor device
US20140084451A1 (en) * 2012-04-18 2014-03-27 Sandisk Technologies Inc. Split Loop Cut Pattern For Spacer Process
US20130307166A1 (en) * 2012-05-16 2013-11-21 Nanya Technology Corporation Method for forming patterns of dense conductor lines and their contact pads, and memory array having dense conductor lines and contact pads
TW201428831A (zh) * 2013-01-04 2014-07-16 Taiwan Semiconductor Mfg 線路末端間隔結構的形成方法

Also Published As

Publication number Publication date
TW202006791A (zh) 2020-02-01
US10373829B1 (en) 2019-08-06

Similar Documents

Publication Publication Date Title
US11521857B2 (en) Cut first self-aligned litho-etch patterning
TWI382497B (zh) 半導體元件的製造方法
US8507377B2 (en) Semiconductor device, method of manufacturing the same, and phase shift mask
CN104681410A (zh) 形成图案的机制
TW201919098A (zh) 半導體結構及其製造方法
TW200939301A (en) Method for manufacturing a semiconductor device
US20220044933A1 (en) Semiconductor device with reduced critical dimensions
US11676815B2 (en) Patterned structure
TWI766060B (zh) 圖案化方法
US8698206B2 (en) Feature patterning methods and structures thereof
US20080036095A1 (en) Semiconductor device and method of fabricating the same
CN103066070B (zh) 采用三重图案化的集成电路方法
US11004738B2 (en) Capacitance reduction by metal cut design
US20070082472A1 (en) Method of manufacturing contact hole
US8703608B2 (en) Control of local environment for polysilicon conductors in integrated circuits
US20060194397A1 (en) Application of single exposure alternating aperture phase shift mask to form sub 0.18 micron polysilicon gates
JPH04177758A (ja) 半導体装置の製造方法
JP5881569B2 (ja) パターン形成方法
TW201802879A (zh) 積體電路製造方法
US10503069B1 (en) Method of fabricating patterned structure
TWI840147B (zh) 光罩結構與圖案化方法
TWI573249B (zh) 半導體佈局圖案之製作方法、半導體元件之製作方法以及半導體元件
US10290543B1 (en) Method for manufacturing semiconductor device
JP2011171339A (ja) 半導体装置の製造方法及びフォトマスク
KR20010080842A (ko) 라인 패턴 형성 방법