CN104078462A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN104078462A
CN104078462A CN201410119387.2A CN201410119387A CN104078462A CN 104078462 A CN104078462 A CN 104078462A CN 201410119387 A CN201410119387 A CN 201410119387A CN 104078462 A CN104078462 A CN 104078462A
Authority
CN
China
Prior art keywords
film
semiconductor device
side wall
insulating film
deep trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410119387.2A
Other languages
English (en)
Other versions
CN104078462B (zh
Inventor
李多淳
崔莹石
朴廷珪
李吉浩
郑显泰
郑明安
闵禹植
姜泌洆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aisi Kaifang Semiconductor Co ltd
Original Assignee
MagnaChip Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MagnaChip Semiconductor Ltd filed Critical MagnaChip Semiconductor Ltd
Priority to CN201810381970.9A priority Critical patent/CN108565261B/zh
Publication of CN104078462A publication Critical patent/CN104078462A/zh
Application granted granted Critical
Publication of CN104078462B publication Critical patent/CN104078462B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)

Abstract

提供了一种半导体器件及其制造方法。半导体器件包括：在衬底中的深沟槽；在深沟槽的侧表面上的侧壁绝缘膜；在侧壁绝缘膜上的层间绝缘膜；以及在层间绝缘膜中的气隙。

Description

半导体器件及其制造方法
相关申请的交叉引用
本申请要求于2013年3月29日提交至韩国知识产权局的韩国专利申请第10-2013-0034805号的权益，为了所有目的将其全部公开内容通过引用合并到本文中。
技术领域
以下描述涉及半导体器件以及其制造方法，并且涉及在通过硅化物工艺于半导体衬底上形成器件结构(例如源极、漏极和栅极)之后，在半导体衬底上实施深沟槽隔离(DTI)工艺而制造的半导体器件，以及制造这样的半导体器件的方法。
背景技术
电子技术的发展引起对小型多功能电子器件的需求增加。为此，出现了片上系统(SoC)技术。片上系统技术是指用于实现将多个器件集成到在单个芯片中的单个系统的技术。随着MEMS(微电机系统)技术和NEMS(纳米电机系统)技术的近期发展，已经进行了将各种器件实现为单个芯片的尝试。
然而，当将多个器件集成到单个衬底上时，容易在器件之间发生干扰。例如，在一个器件的驱动中生成的热可以通过衬底传递到另一器件，并且热可能影响第二器件的操作。因而，器件之间的干扰可能导致整个产品的故障。
为了防止故障的发生，可以利用器件隔离结构将单个衬底上的器件中的每一个与其他器件电隔离。
用于形成器件隔离结构的技术的实例包括局部硅氧化(LOCOS)工艺、沟槽隔离工艺等。LOCOS工艺为包括以下步骤的隔离方法：用相对硬的材料如氮化硅层对衬底的表面施加掩模，并且在掩模的开口中热生长厚氧化物层。沟槽隔离工艺为包括以下步骤的方法：在硅衬底中形成具有合适深度的沟槽并且用绝缘膜填充沟槽的内部以使器件彼此电隔离。另一种沟槽隔离工艺为用于对阱进行隔离的深沟槽隔离(DTI)工艺。
在用于形成器件隔离结构的各种技术之中，深沟槽隔离工艺经常应用于满足半导体器件的高度集成的要求。通过使用深沟槽隔离结构(DTI结构)，可以减小晶体管的间距并且可以改进由于电流泄漏和过电流而导致器件特性下降的闩锁。因此，DTI结构具有适于减小芯片的尺寸并且适于改进器件性能的特性。
在用于制造其中形成有DTI结构的半导体器件的制造工艺中，通常在使半导体衬底中形成LOCOS或浅沟槽(STI)的工艺之前实施DTI工艺。
附带地，在制造用作高电压功率器件的半导体器件如横向双重扩散金属氧化物半导体(LDMOS)中，当在LOCOS工艺或形成栅电极的工艺之前实施DTI工艺时，可能出现各种问题。
例如，在半导体器件的制造工艺中，实施作为继DTI工艺之后的工艺的多个退火工艺。因此，由退火工艺产生的热应力可能影响通过DTI工艺在半导体衬底中形成的沟槽结构。
为了减少由热应力产生的问题，可以实施用于释放热应力的许多另外工艺，而此另外工艺转而可能带来其他挑战或问题。
专利文献：韩国公开特许公报第2011-0030356号。
发明内容
在一个一般方面中，提供了一种半导体器件，包括：在衬底中的深沟槽；在深沟槽的侧表面上的侧壁绝缘膜；在侧壁绝缘膜上的层间绝缘膜；以及在层间绝缘膜中的气隙。
半导体器件的一般方面还可以包括：在衬底中的阱区；在阱区中的本体区和漏极区；以及在衬底上的栅电极区。
半导体器件的一般方面还可以包括形成在漏极区与深沟槽之间的浅沟槽。
浅沟槽可以为LOCOS沟槽，并且深沟槽可以为DTI结构。
半导体器件的一般方面还可以包括：在衬底上的绝缘膜；以及在绝缘膜上的硬掩模膜，其中层间绝缘膜形成在硬掩模膜上。
深沟槽的深度可以大于阱区的深度。
侧壁绝缘膜可以包括第一侧壁绝缘膜和第二侧壁绝缘膜。
侧壁绝缘膜的高度可以大于栅电极区的高度，并且可以等于硬掩模膜的高度。
层间绝缘膜可以延伸至深沟槽的底部。
侧壁绝缘膜可以包括HLD膜、TEOS膜、SOG膜或BPSG膜，并且层间绝缘膜可以包括BPSG膜。
气隙的上端可以定位成低于衬底的上表面。
气隙的上端可以位于衬底的上表面下方小于或等于0.5μm处。
形成在深沟槽内的侧壁绝缘膜的总厚度可以在深沟槽的上端的宽度的1％至70％的范围内。
形成在深沟槽内的侧壁绝缘膜和层间绝缘膜的总厚度可以在深沟槽的上端的宽度的1％至80％的范围内。
半导体器件的一般方面还可以包括：形成在气隙和相邻于该气隙的另一气隙之间的支承体。
在另一个一般方面，提供了一种制造半导体器件的方法，包括：在衬底上形成栅电极；在衬底中形成沟槽；在沟槽的侧表面和在衬底上形成侧壁绝缘膜；对形成在衬底上的侧壁绝缘膜进行回蚀刻；以及在衬底和侧壁绝缘膜上沉积层间绝缘材料以形成气隙。
气隙可以位于沟槽内，并且气隙的上端可以形成在比衬底的上表面低的位置处。
在另一个一般方面中，提供了一种制造半导体器件的方法，包括：在衬底上形成栅电极；在衬底中形成深沟槽；在深沟槽上沉积第一侧壁绝缘膜；移除第一侧壁绝缘膜的一部分；沉积第二侧壁绝缘膜；移除第二侧壁绝缘膜的一部分；以及在衬底和深沟槽上沉积层间绝缘材料以形成气隙，其中气隙的上端位于比衬底的表面低的位置处。
方法的一般方面还可以包括：在形成深沟槽之前，在栅电极上形成绝缘膜并且在绝缘膜上形成硬掩模膜，其中硬掩模膜在形成深沟槽期间用作蚀刻掩模；在形成深沟槽之后，在深沟槽的表面上形成氧化膜；以及在深沟槽的底部处形成沟道阻止区。
沉积第一侧壁绝缘膜和沉积第二侧壁绝缘膜可以另外实施一次或更多次。
移除第一侧壁绝缘膜的一部分和移除第二侧壁绝缘膜的一部分可以另外实施一次或更多次。
可以在沉积第一侧壁绝缘膜和沉积第二侧壁绝缘膜之后，或者在移除第一侧壁绝缘膜的一部分和移除第二侧壁绝缘膜的一部分之后实施沟道阻止区的形成。
第一侧壁绝缘膜和第二侧壁绝缘膜各自可以包括选自HLD膜、TEOS膜、SOG膜以及BPSG膜中的至少之一。
具有比侧壁绝缘膜优异的流动性的材料可以用作层间绝缘材料。
BPSG膜可以用作层间绝缘膜。
在整个附图和详细描述中，除非另外描述，否则相同的附图标记将被理解为指代相同的元件、特征以及结构。为了清楚、举例说明以及便利起见，这些元件的相对尺寸和描绘可能被夸大。
附图说明
图1至图12B为用于描述根据本公开内容的用于制造半导体器件的方法的实施例的截面图。
图13为示出在根据本公开内容形成的半导体器件的实施例中的在工艺完成后所形成的气隙的照片。
图14为示出沿水平方向具有设置有气隙200的两个半导体器件的半导体衬底的实施例的照片。
图15为在图12A和图12B中所示的沟槽区的实施例的放大图。
图16为如图12B所示的其中两个半导体器件彼此接触的半导体衬底的放大图。
图17为示出根据本公开内容的半导体器件的实施例的电流泄漏特性的累积曲线。
在整个附图和详细描述中，除非另外描述，否则相同的附图标记将被理解为指代相同的元件、特征以及结构。为了清楚、举例说明以及便利起见，这些元件的相对尺寸和描绘可能被夸大。
具体实施方式
提供以下详细描述以帮助读者获得本文中所描述的方法、设备和/或系统的全面理解。然而，本文中所描述的系统、设备和/或方法的各种变型、修改和等同物对于本领域技术人员将是明显的。同时，为了增加清晰度和简明度，可以省略本领域技术人员熟知的功能和构造的描述。
在整个附图和详细描述中，相同的附图标记指代相同的元件。为了清楚、举例说明以及便利起见，附图可能未按比例绘制，并且附图中元件的相对尺寸、比例以及描绘可能被夸大。
本文中所描述的特征可以以不同的方式实施，并且不被解释为受限于本文中所描述的实施例。更确切地，已经提供了本文中所描述的实施例使得该公开内容将是彻底和全面的，并且将向本领域技术人员传达本公开内容的全部范围。
除非另外指出，否则第一层在第二层或衬底“上”的陈述将被理解为涵盖第一层直接接触第二层或衬底的情况以及在第一层与第二层或衬底之间设置有一个或更多个其他层的情况两者。
空间相关措辞，例如“下方”、“下面”、“低于”、“高于”、“上面”等，可以用于方便地描述一个器件或元件与其他器件或元件的关系。空间相关措辞应该被理解为包括在附图中所示的方向，以及器件在使用或操作中的其他方向。此外，器件可以被定向到其他方向并且因此，对空间相关表述的解释基于方位。
如本文中所使用的措辞，例如“第一导电型”和“第二导电型”，可以指代彼此相反的导电类型，例如N型或P型，并且本文中所说明和例示的实施例包括其互补实施例。
根据本公开内容，提供了在半导体器件上实施DTI工艺的制造工艺的实施例。在半导体器件的制造工艺期间，可以在形成栅电极或硅化物结构之后立即实施用于隔离器件的DTI工艺。
在下文中，将参照图1至图12来描述根据本公开内容的实施例的半导体器件和制作该半导体器件的制造方法。图1至图12为用于描述根据本公开内容的半导体器件的制造方法的实施例的截面图。在制造方法的实施例中，形成N型LDMOS(横向双重扩散MOS)器件的工艺将作为横向DMOS的实施例来说明；然而，本公开内容不限于此。
图1为依照根据本公开内容的制造方法的实施例的在实施DTI工艺之前的半导体器件的截面图。所示的截面图为作为构成BCD(双极型-CMOS-DMOS)器件的集成功率器件的NLDMOS器件的截面图。
参照图1，NLDMOS器件处于已经形成有器件结构(例如源极、漏极和栅极)的状态。
下面将简要地描述NLDMOS的结构。
在NLDMOS器件中，在p型硅衬底(P-sub)110的内部形成n型埋层(NBL)112作为高掺杂区。在埋层112上形成p外延层(P-epi)114，并且在p外延层114的左侧和右侧处形成高浓度n阱(HDNW)区116。如稍后所述，p外延层114可以在形成DTI结构的工艺之后改变为n型区。p外延层114为如下区域：在该区域中，掺杂到高浓度n阱(HDNW)区116中的杂质在半导体器件的制造工艺期间通过退火工艺扩散。在转换为n型区之后，该区为以比高浓度n阱(HDNW)区116的浓度相对低的浓度掺杂的n阱区(即，低浓度n阱区)。低浓度n阱区形成为具有比下面要描述的沟槽的深度浅的深度。
在硅衬底110上方形成栅电极126，其中在硅衬底110与栅电极126之间设置有用于隔离的栅极氧化膜125。
在p外延层114或低浓度n阱区的预定区域中形成设置有p+接触区118a和n+源极区118b的p本体(PBODY)区118。在高浓度n阱(HDNW)区116中形成有被低浓度掺杂区(NW)120围绕的高浓度n+漏极区22。在该实施例中，p本体区118可以开始就形成在p外延层114或低浓度n阱区上。P本体区118可以在制造出半导体器件之前后续形成在p外延层114中和/或在退火工艺全部完成之后形成在低浓度n阱区中。因而，p+接触区118a和n+源极区118b随后设置在p本体区内。
参照图1，在p体区118和栅电极126上形成硅化物层124。硅化物层124包括例如TiSi2或CoSi2。
形成LOCOS沟槽或浅沟槽(STI)区128，以减小栅电极126与n+漏极区122之间的电场。
在用于制造半导体器件的方法的实施例中，在形成硅化物层124之后开始形成沟槽的工艺。
参照图1，在p型硅衬底110的整个表面(包括p本体区118、n+漏极区122以及栅电极126的顶表面)上沉积有绝缘膜130。绝缘膜130可以通过低压化学气相沉积(LPCVD)法或高温低压沉积(HLD)法来沉积。在该实施例中，绝缘膜130沉积为具有约1000埃至约2000埃的厚度。绝缘膜130的实施例可以包括氧化膜或氮化物膜。氮化物膜可以更有效地用作蚀刻阻止膜使得不露出栅电极126。
随后，参照图2，在作为硅氧化膜的绝缘膜130上沉积原硅酸四乙酯(TEOS)层140。TEOS层140可以具有约5000埃至约15000埃的厚度。TEOS层140可以用作在后续沟槽形成工艺中作为阻挡层的硬掩模。
参照图3，在TEOS层140形成为硬掩模后，在TEOS层140上涂覆图案化光刻胶150。光刻胶150用于通过光刻法来移除作为用于硬掩模的氧化物的TEOS层140。此外，光刻胶被图案化使得与p型硅衬底110的形成沟槽的区域相对应的区域未被涂覆。另外，可以实施用于使光刻胶150图案化的单独工艺。
此后，参照图4，通过使用光刻胶150作为掩模对TEOS层140进行蚀刻。然后，将TEOS层140的与光刻胶150的未涂覆区对应的部分蚀刻至p型硅衬底110的表面。因此，部分地露出高浓度n阱(HDNW)区116的顶表面的部分。例如，参照图4，将TEOS层140蚀刻为与光刻胶150的图案对应。在图4中，TEOS层140的被蚀刻部分用附图标记“A”进行标记。
在TEOS层140的一部分被蚀刻的情况下，可以移除已经用作掩模的光刻胶150。光刻胶150可以通过干灰化工艺和清洁工艺来移除。图5示出TEOS层140的一部分被蚀刻并且光刻胶150被移除的状态。
随后，实施在p型硅衬底110中形成沟槽的工艺。
参照图6，对p型硅衬底110进行蚀刻，并且形成沟槽区B。在此，沟槽区B通过干蚀刻法而形成在p型硅衬底110中，并且形成为与TEOS层140的被蚀刻区A对应。在干蚀刻法中使用的蚀刻气体不影响TEOS层140，而仅对p型硅衬底110进行蚀刻。在该实施例中，沟槽区B的侧面未与半导体衬底的上表面成直角；更确切地，沟槽区B的侧面为略倾斜的表面。倾斜表面是由于蚀刻气体的浓度沿着沟槽的深度变弱而产生的。在一个实施例中，通过这样的蚀刻法形成的沟槽具有为约2μm至约30μm的深度。在另一实施例中，形成在p型硅衬底110中的沟槽区B的深度为形成在p型硅衬底110中的p外延层114的深度的约1.5倍至约3倍。
参照图6，在实施用于形成沟槽区B的蚀刻工艺时，还形成了聚合物。由于这样的聚合物导致半导体器件的性能降低，所以需要移除该聚合物。因此，在完成蚀刻工艺后，需要实施用于移除聚合物的后清洁工艺。在后清洁工艺期间将包含缓冲氧化物蚀刻剂(BOE)的清洁溶液用作清洁溶液。同时，在完成后清洁工艺后，可以实施氧化工艺。可以实施氧化工艺来移除在实施蚀刻工艺以形成沟槽区B期间在p型硅衬底110的表面上生成的各种缺陷。
如上所述，当在p型硅衬底110中形成有沟槽区B时，实施干氧化工艺以如图7所示在沟槽区B的界面上形成热氧化物膜160。形成该热氧化物膜以阻挡沿沟槽区B的界面出现的漏电成分。另外，在沟槽区B的底表面162上实施沟道阻止注入来阻挡漏电流，以防止形成除预定沟道之外的沟道。
参照图12A和图12B，随后实施间隙填充工艺以在沟槽区B内形成空隙或气隙200。气隙用作绝缘构件。因此，在形成气隙时，除了使沟槽结构电稳定之外，可以使形成在p型硅衬底110中的器件在水平方向上绝缘。
形成在沟槽区B之内的气隙的高度显著有助于沟槽防止干扰的能力。根据一个实施例，气隙的上端位于比p型硅衬底110的表面低的位置处。如果气隙的高度比硅衬底110的表面高，则气隙的内部可能在下面将描述的作为氧化物的HLD氧化膜的沉积工艺以及移除所沉积的HLD氧化膜的一部分的回蚀刻工艺中露出于外界。因而，气隙的内部可能被外界物质污染，使得可能导致半导体器件性能的降低。
在下文中，将详细描述用于形成气隙的工艺。
在该实施例中，形成侧壁绝缘膜的HLD氧化膜的沉积工艺和回蚀刻工艺被重复实施两次。然而，本公开内容不限于此。在其他实施例中，HLD氧化膜的沉积工艺和回蚀刻工艺可以实施一次，只要在比硅衬底的顶表面低的位置处形成气隙即可。可替代地，如果即使在沉积工艺和回蚀刻工艺被实施两次的情况下也未适当地形成气隙，则可以再次(第三次)实施沉积工艺和回蚀刻工艺。然而，在该实施例中，可以将沉积工艺和回蚀刻工艺可以实施两次以简化制造工艺。因此，考虑到后续工艺，所沉积的HLD氧化膜需要具有合适的厚度。
参照图8，实施HLD氧化膜的沉积工艺以形成气隙的第一侧壁绝缘膜。在下文中，该工艺称作“第一DTI HLD沉积工艺”。
在第一DTI HLD沉积工艺期间，在p型硅衬底110的顶表面上以及沟槽区B的侧表面上沉积HLD氧化膜170。HLD氧化膜170包含氧化膜材料。在第一DTI HLD沉积工艺期间，HLD氧化膜170需要被沉积为具有合适的厚度，使得在随后的两次回蚀刻工艺和一次沉积工艺之后，气隙形成在比p型硅衬底110的表面低的位置处。待采用的厚度可以基于通过多次实验获得的实验结果值来确定。此外，参照图8，HLD氧化膜170形成为具有比栅电极126高的高度，并且形成为与TEOS层140在高度上大致相等或相似。TEOS层可以用作硬掩模。
在一个实施例中，用作用于沟槽区B的间隙填充材料的HLD氧化膜170的沉积温度可以在约550℃至约750℃的范围内。在制造工艺期间需要避免高沉积温度的情况下，可以沉积具有低沉积温度的材料(例如TEOS、SOG或BPSG)来替代HLD氧化膜170。TEOS的沉积温度比HLD氧化膜170的沉积温度低约400℃。
HLD氧化膜170通过HLD法沉积。HLD法导致LPCVD氧化膜的形成，并且沉积在p型硅衬底110的顶表面上的HLD氧化膜170的厚度略不同于沉积在沟槽区B的侧表面上的HLD氧化膜170的厚度。
因此，参照图8，由于HLD氧化膜170沿着沟槽区B的深度的不同厚度，沟槽区B的侧表面的上边缘的边缘C和p型硅衬底110的顶表面形成为厚悬垂形状。就是说，沟槽区B内的空隙的宽度可能在沟槽区B的中间部分处比在沟槽区B的上部处宽。
在完成第一DTI HLD沉积工艺后，实施移除HLD氧化膜170的一部分的第一回蚀刻工艺。第一回蚀刻工艺通过干蚀刻法实施。参照图9，在第一回蚀刻工艺期间，将形成在p型硅衬底110上的HLD氧化膜170和一部分TEOS层140移除。换言之，如图9所示，移除TEOS层140直到露出形成在栅电极126上的氧化膜或氮化物膜130的一部分为止。在该实施例中，小心地实施回蚀刻工艺使得未损坏栅电极126的结构。
再参照图9，在第一回蚀刻工艺后留下形成在沟槽区B的侧表面上的一定量的HLD氧化膜170。
在完成第一DTI HLD沉积工艺和第一回蚀刻工艺后，如图9所示，沟槽区的上边缘之间的距离变大。因而，难以在p型硅衬底110内形成合适厚度的气隙。
为此，如图10所示，实施第二DTI HLD沉积工艺。第二DTI HLD沉积工艺以与第一DTI HLD沉积工艺类似的方式实施。图10示出在实施第二DTI HLD沉积工艺后的半导体器件的状态。参照图10，沟槽区B的两个上边缘之间的距离由于第二DTI HLD沉积工艺而减小，并且沟槽区B的上边缘D再次具有悬垂形状。在该实施例中，沟槽区B的侧壁之间的在沟槽区B的中间区域中的距离比沟槽区B的两个上边缘D之间的距离大。
参照图11，随后，实施第二回蚀刻工艺来移除HLD氧化膜170。第二回蚀刻工艺需要实施为不损坏器件的结构例如栅电极126。在图11中示出在第二回蚀刻工艺之后产生的结构。如图11所示，保留了沟槽B的悬垂形状。另外，在第二回蚀刻工艺之后沟槽区B的上边缘之间的距离小于在第一回蚀刻工艺后该上边缘之间的距离。
如通过该实施例所证明的，为了在沟槽区B中比p型硅衬底110的表面低的位置处形成气隙，HLD氧化膜的沉积工艺和回蚀刻工艺可以实施两次。在该实施例中，如所示地实施两次沉积工艺和回蚀刻工艺有利于沿沟槽区B的上部的边缘形成悬垂结构。例如，在该实施例中，存在于最终产品中的悬垂结构是在HLD氧化膜的第二沉积工艺期间形成的。尽管在回蚀刻工艺期间对HLD氧化膜170进行大量蚀刻以降低气隙的高度，但是实施回蚀刻工艺以使得不影响器件的结构如上述栅电极126。
最后，在将HLD氧化膜的沉积工艺和回蚀刻工艺实施两次之后，可以在p型硅衬底110的整个面积上沉积用作层间绝缘材料(ILD)的BPSG(硼磷硅玻璃)材料180，并且BPSG材料180可以在沟槽区B的上部中对沿沟槽区B的上边缘的开口进行密封，从而在沟槽区B的中间区域内形成气隙。参照图12A和图12B，在一个实施例中，BPSG180沉积在沟槽内并且填充沟槽的一部分。在该工艺期间使用的BPSG180的膜需要在高温退火工艺期间具有比HLD氧化膜好的流动性。具有适当的流动性，BPSG可以穿过沟槽区B的上边缘之间的窄入口。因此，BPSG可以沉积在形成在沟槽的侧表面上的HLD氧化膜上。另外，BPSG中的一些可能会沉积在沟槽的下部上。
参照图12A，在实施间隙填充工艺之后，在p型硅衬底110的整个表面之上沉积BPSG180作为层间绝缘膜。BPSG180也对沟槽区B的开口进行密封，使得在沟槽区B内形成气隙200。
图12B示出沿水平方向重复布置的两个半导体器件。此外，在两个半导体器件之间形成有支承体。下面将参照图16进一步描述该支承体。
同时，参照图13和图14，以照片示出通过上述制造工艺的实施例形成在硅衬底中的气隙。
图13示出在上述沟槽制造工艺之后形成的气隙。图13(a)证实了通过上述工艺形成的沟槽的悬垂形状。如图13(b)所示，气隙形成在比硅衬底的表面低的位置处。根据一个实施例，气隙的上边缘可以在从半导体衬底的表面向下小于或等于0.5μm的位置处形成。
图14示出沿水平方向形成有两个半导体器件的半导体衬底。在半导体器件之间设置有多个气隙200。在这样的构造下，可以通过气隙来有效地防止半导体器件之间的干扰。
图15示出在图12A和图12B中所示的半导体器件的沟槽区的放大截面图。图15还描述了沟槽区B的各个尺度。
参照图15，在一个实施例中，沟槽区B的上端部的临界直径D1或宽度在1.2μm至3.0μm的范围内，并且在沟槽区B的中间部分中形成在气隙200的侧表面上的HLD氧化膜170的厚度(D2+D3)在0.30μm至0.8μm的范围内。
在一个实施例中，HLD氧化膜170形成为具有在宽度或临界直径D1的约1％至约70％的范围内的总厚度(D2+D3)。通过将厚度设定在此范围内，可以使应力最小化并且可以容易地在沟槽区B中形成气隙200。当HLD氧化膜170的厚度比沟槽的上端的宽度的1％薄时，难以容易地形成气隙200。此外，当HLD氧化膜170的厚度比沟槽的上端的宽度的70％厚时，由于硅衬底的HLD氧化膜170与n阱区116之间的热膨胀系数的差而可能在硅衬底上出现应力。
另外，HLD氧化膜170和BPSG180可以形成为具有在沟槽的上端的宽度的约1％至约80％的范围内的总厚度。在所提供的尺度下，可以有利于气隙的形成并且可以减少应力的出现。
图16为图12B的两个半导体器件设置为彼此接触的半导体衬底的一部分的放大视图。参照图16，在设置在两个相邻半导体器件的外围周围的气隙200之间形成有支承体210。支承体210用于保持气隙200的形状。在图16所示的实施例中，支承体210具有约0.5μm至约3μm的宽度w。
在通过上述工艺制造的半导体器件中，电流泄漏特性与常规半导体器件相比得到显著改进。本文中的以上常规半导体器件是指通过在形成器件结构(例如源极和漏极等)之前形成DTI结构而制造的半导体器件。图17为示出根据上述实施例的电流泄露特性的累积曲线。X轴表示每个器件的测量的漏电流，并且Y轴表示在漏电流水平的每个水平处的累积百分比。为了对比，在1μA的漏电流水平处插入竖直虚线。曲线“L”对应于根据本公开内容的实施例。曲线“L”在1μA处示出比其他曲线“M”更高的累积百分比，这意味着通过在形成器件结构(例如源极和漏极)之后制造DTI结构显著降低了漏电流水平。从图17可以看出，与常规半导体器件相比漏电流特性得到显著改进。在此，在图17中的电流泄漏特性由如图12A所示的一个半导体器件产生，并且除曲线L之外的曲线表示以上常规半导体器件的电流泄漏特性的值。
如上所述，在根据本公开内容的半导体器件的实施例中，通过在半导体衬底中形成晶体管结构(例如源极或漏极)之后实施DTI工艺，可以降低半导体器件的制造时间和成本。
本公开内容的一个方面提供了一种半导体器件及其制造方法，利用该方法，可以简化制造工艺，并且通过使用DTI结构来改进在器件之间实施绝缘操作的半导体器件的制造工艺，可以解决在继DTI工艺之后的退火工艺中出现的问题。
在该实施例中，可以通过制造工艺的多个步骤将半导体器件制造为最终产品，并且作为实施例，本公开内容通过改进半导体器件的制造工艺而提供了具有等效于或者甚至优于现有半导体器件的性能和效果的半导体器件。
也提供了半导体器件及其制造方法，利用该方法，可以改进半导体器件的制造工艺，使得在半导体器件的制造工艺中形成栅电极或硅化物结构之后立即实施用于隔离器件的深沟槽隔离(DTI)工艺。因为在硅化物工艺之后实施形成DTI结构的工艺，所以可以防止由在DTI工艺之后实施的退火工艺引起的各种缺陷并且可以减少形成有DTI结构的半导体器件的制造工艺中的步骤的数量。因此，通过该实施例，可以降低制造时间和成本。
尽管已经结合大量实施例对本公开内容进行了描述，但本领域技术人员应该理解，在不脱离本公开内容的范围和精神的情况下下可以做出各种变型、修改和等效实施例。因此，本公开内容的范围应该不受限于这些实施例。
例如，尽管已经关于NLDMOS(横向双重扩散MOS)器件对本公开内容的各种实施例进行了描述，但是本公开内容适用于其他类型的半导体器件，包括具有p型LDMOS器件和深沟槽隔离结构(DTI结构)的半导体器件。
此外，尽管已经描述了HLD氧化膜的沉积工艺和回蚀刻工艺被实施两次的制造方法的各种实施例，但是本公开内容不限于此。例如，HLD氧化膜的沉积工艺和回蚀刻工艺可以实施仅一次。
此外，在形成DTI结构之后，在DTI蚀刻工艺完成的情况下，可以实施LPCVD氧化膜的形成工艺、BPSG(硼磷硅玻璃)的沉积工艺、回蚀刻工艺以及BPSG(硼磷硅玻璃)的沉积工艺来替代沟槽区的空隙填充工艺，使得可以填充沟槽区的气隙。
半导体及其制造方法的实施例可以呈现出以下效果。
在形成有DTI结构的半导体器件的制造工艺期间，通常在现有LOCOS工艺之前实施的形成DTI结构的工艺可以在晶体管结构(例如源极和漏极)全部形成的硅化物工艺之后实施。
因此，可以防止在退火工艺期间导致的在衬底或沟槽结构中出现各种缺陷。在一个实施例中，防止了沟槽结构的缺陷，使得可以改进半导体器件的电流泄漏特性。
通常，为了制造形成有DTI结构的半导体器件，需要另外的工艺以用于控制半导体衬底的缺陷。然而，利用本公开内容所述的方法，通过改变DTI工艺的顺序，可以减少形成有DTI结构的半导体器件的制造工艺的步骤的数量。因此，可以减少制造时间和成本。例如，对于现有工艺基本上需要七十一(71)个步骤来用于通过DTI步骤制造半导体器件。然而，在本公开内容中，可以将步骤的数量减少到三十(30)个步骤。
尽管本公开内容包括具体实施例，但对于本领域技术人员将明显的是，可以在不脱离权利要求和其等同物的精神和范围的情况下在这些实施例中做出形式和细节的各种变型。本文中描述的实施例被认为仅为描述性含义，而非为了限制的目的。认为在每个实施例中的特征或方面的描述适于在其他实施例中的类似特征或方面。如果以不同的顺序实施所描述的技术并且/或者如果在所描述的系统、构造、器件或电路中的部件以不同方式进行组合和/或被其他部件或其等同物代替，则可以实现适当的结果。因此，公开内容的范围并非由详细描述限定，而由权利要求及其等同物限定，并且在权利要求及其等同物的范围内的所有变型被解释为包括在公开内容中。

Claims (25)

1.一种半导体器件，包括：
在衬底中的深沟槽；
在所述深沟槽的侧表面上的侧壁绝缘膜；
在所述侧壁绝缘膜上的层间绝缘膜；以及
在所述层间绝缘膜中的气隙。
2.根据权利要求1所述的半导体器件，还包括：
在所述衬底中的阱区；
在所述阱区中的本体区和漏极区；以及
在所述衬底上的栅电极区。
3.根据权利要求2所述的半导体器件，还包括：
形成在所述漏极区与所述深沟槽之间的浅沟槽。
4.根据权利要求3所述的半导体器件，其中所述浅沟槽为LOCOS沟槽，并且所述深沟槽为DTI结构。
5.根据权利要求1所述的半导体器件，还包括：
在所述衬底上的绝缘膜；以及
在所述绝缘膜上的硬掩模膜，
其中所述层间绝缘膜形成在所述硬掩模膜上。
6.根据权利要求2所述的半导体器件，其中所述深沟槽的深度大于所述阱区的深度。
7.根据权利要求1所述的半导体器件，其中所述侧壁绝缘膜包括第一侧壁绝缘膜和第二侧壁绝缘膜。
8.根据权利要求2所述的半导体器件，其中所述侧壁绝缘膜的高度大于所述栅电极区的高度，并且等于所述硬掩模膜的高度。
9.根据权利要求1所述的半导体器件，其中所述层间绝缘膜延伸至所述深沟槽的底部。
10.根据权利要求1所述的半导体器件，其中所述侧壁绝缘膜包括HLD膜、TEOS膜、SOG膜或BPSG膜，并且所述层间绝缘膜包括BPSG膜。
11.根据权利要求1所述的半导体器件，其中所述气隙的上端定位为低于所述衬底的上表面。
12.根据权利要求1所述的半导体器件，其中所述气隙的上端位于所述衬底的上表面下方小于或等于0.5μm处。
13.根据权利要求1所述的半导体器件，其中形成在所述深沟槽内的所述侧壁绝缘膜的总厚度在所述深沟槽的上端的宽度的1％至70％的范围内。
14.根据权利要求1所述的半导体器件，其中形成在所述深沟槽内的所述侧壁绝缘膜和所述层间绝缘膜的总厚度在所述深沟槽的上端的宽度的1％至80％的范围内。
15.根据权利要求1所述的半导体器件，还包括：
形成在所述气隙和相邻于所述气隙的另一气隙之间的支承体。
16.一种制造半导体器件的方法，包括：
在衬底上形成栅电极；
在所述衬底中形成沟槽；
在所述沟槽的侧表面上和所述衬底上形成侧壁绝缘膜；
对形成在所述衬底上的所述侧壁绝缘膜进行回蚀刻；以及
在所述衬底和所述侧壁绝缘膜上沉积层间绝缘材料以形成气隙。
17.根据权利要求16所述的半导体器件的制造方法，其中所述气隙位于所述沟槽内，并且所述气隙的上端形成在比所述衬底的上表面低的位置处。
18.一种制造半导体器件的方法，包括：
在衬底上形成栅电极；
在所述衬底中形成深沟槽；
在所述深沟槽上沉积第一侧壁绝缘膜；
移除所述第一侧壁绝缘膜的一部分；
沉积第二侧壁绝缘膜；
移除所述第二侧壁绝缘膜的一部分；以及
在所述衬底和所述深沟槽上沉积层间绝缘材料以形成气隙，
其中所述气隙的上端位于比所述衬底的表面低的位置处。
19.根据权利要求18所述的制造半导体器件的方法，还包括：
在形成所述深沟槽之前，在所述栅电极上形成绝缘膜并且在所述绝缘膜上形成硬掩模膜，其中所述硬掩模膜在形成所述深沟槽的期间用作蚀刻掩模；
在形成所述深沟槽之后，在所述深沟槽的表面上形成氧化膜；以及
在所述深沟槽的底部处形成沟道阻止区。
20.根据权利要求18所述的制造半导体器件的方法，其中沉积所述第一侧壁绝缘膜和沉积所述第二侧壁绝缘膜另外实施一次或更多次。
21.根据权利要求18所述的制造半导体器件的方法，其中移除所述第一侧壁绝缘膜的一部分和移除所述第二侧壁绝缘膜的一部分另外实施一次或更多次。
22.根据权利要求19所述的制造半导体器件的方法，其中在沉积所述第一侧壁绝缘膜和沉积所述第二侧壁绝缘膜之后，或者在移除所述第一侧壁绝缘膜的一部分和移除所述第二侧壁绝缘膜的一部分之后实施所述沟道阻止区的形成。
23.根据权利要求18所述的制造半导体器件的方法，其中所述第一侧壁绝缘膜和所述第二侧壁绝缘膜各自包括选自HLD膜、TEOS膜、SOG膜以及BPSG膜中的至少之一。
24.根据权利要求18所述的制造半导体器件的方法，其中将具有比所述侧壁绝缘膜更好的流动性的材料用作所述层间绝缘材料。
25.根据权利要求24所述的制造半导体器件的方法，其中BPSG膜用作所述层间绝缘膜。
CN201410119387.2A 2013-03-29 2014-03-27 半导体器件及其制造方法 Active CN104078462B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810381970.9A CN108565261B (zh) 2013-03-29 2014-03-27 半导体器件及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0034805 2013-03-29
KR1020130034805A KR102057340B1 (ko) 2013-03-29 2013-03-29 반도체 소자 및 그 제조방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201810381970.9A Division CN108565261B (zh) 2013-03-29 2014-03-27 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN104078462A true CN104078462A (zh) 2014-10-01
CN104078462B CN104078462B (zh) 2018-06-05

Family

ID=51599636

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410119387.2A Active CN104078462B (zh) 2013-03-29 2014-03-27 半导体器件及其制造方法
CN201810381970.9A Active CN108565261B (zh) 2013-03-29 2014-03-27 半导体器件及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201810381970.9A Active CN108565261B (zh) 2013-03-29 2014-03-27 半导体器件及其制造方法

Country Status (3)

Country Link
US (2) US9922865B2 (zh)
KR (1) KR102057340B1 (zh)
CN (2) CN104078462B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108155152A (zh) * 2017-12-19 2018-06-12 睿力集成电路有限公司 导体结构、电容器阵列结构及制备方法
CN108172544A (zh) * 2016-12-08 2018-06-15 格芯公司 具有深沟槽隔离结构的主动及被动组件
CN109755174A (zh) * 2019-01-23 2019-05-14 上海华虹宏力半导体制造有限公司 Bcd器件深沟槽隔离方法
CN111933640A (zh) * 2020-07-28 2020-11-13 杭州士兰微电子股份有限公司 高压集成电路及其制造方法
WO2021196758A1 (zh) * 2020-04-03 2021-10-07 无锡华润上华科技有限公司 半导体器件及其制作方法
CN117219654A (zh) * 2023-11-07 2023-12-12 杭州士兰微电子股份有限公司 一种高压栅极驱动电路及其制备方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9653477B2 (en) * 2014-01-03 2017-05-16 International Business Machines Corporation Single-chip field effect transistor (FET) switch with silicon germanium (SiGe) power amplifier and methods of forming
US9105712B1 (en) * 2014-09-02 2015-08-11 Tower Semiconductors Ltd. Double RESURF LDMOS with separately patterned P+ and N+ buried layers formed by shared mask
US10199461B2 (en) * 2015-10-27 2019-02-05 Texas Instruments Incorporated Isolation of circuit elements using front side deep trench etch
JP2017191858A (ja) 2016-04-14 2017-10-19 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9786665B1 (en) * 2016-08-16 2017-10-10 Texas Instruments Incorporated Dual deep trenches for high voltage isolation
US10020270B2 (en) 2016-09-29 2018-07-10 Infineon Technologies Ag Semiconductor device including a LDMOS transistor, monolithic microwave integrated circuit and method
US10262997B2 (en) * 2017-09-14 2019-04-16 Vanguard International Semiconductor Corporation High-voltage LDMOSFET devices having polysilicon trench-type guard rings
US10224396B1 (en) 2017-11-20 2019-03-05 Globalfoundries Inc. Deep trench isolation structures
US10546937B2 (en) * 2017-11-21 2020-01-28 Taiwan Semiconductor Manufacturing Co., Ltd. Structures and methods for noise isolation in semiconductor devices
KR102212747B1 (ko) * 2017-12-11 2021-02-04 주식회사 키 파운드리 보이드를 포함하는 깊은 트렌치 커패시터 및 이의 제조 방법
CN110021559B (zh) * 2018-01-09 2021-08-24 联华电子股份有限公司 半导体元件及其制作方法
US10522390B1 (en) 2018-06-21 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Shallow trench isolation for integrated circuits
KR102259601B1 (ko) 2019-04-26 2021-06-02 주식회사 키 파운드리 깊은 트렌치 구조를 갖는 반도체 소자 및 그 제조방법
KR102295882B1 (ko) * 2019-04-26 2021-08-30 주식회사 키 파운드리 깊은 트렌치 구조를 갖는 반도체 소자 및 그 제조방법
KR102233049B1 (ko) * 2019-07-24 2021-03-26 주식회사 키 파운드리 채널 길이 조정이 용이한 반도체 소자 및 그 제조방법
CN111584366B (zh) * 2020-05-13 2023-08-18 上海华虹宏力半导体制造有限公司 半导体器件的制造方法及半导体器件结构
US11380759B2 (en) 2020-07-27 2022-07-05 Globalfoundries U.S. Inc. Transistor with embedded isolation layer in bulk substrate
KR102386143B1 (ko) * 2021-04-15 2022-04-12 주식회사 키파운드리 디스플레이 드라이버 반도체 장치 및 그 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080265365A1 (en) * 2007-04-30 2008-10-30 Kai Frohberg Method for preventing the formation of electrical shorts via contact ild voids
CN102157431A (zh) * 2010-01-20 2011-08-17 瑞萨电子株式会社 半导体器件及其制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4356211A (en) * 1980-12-19 1982-10-26 International Business Machines Corporation Forming air-dielectric isolation regions in a monocrystalline silicon substrate by differential oxidation of polysilicon
JPH07326659A (ja) * 1994-06-02 1995-12-12 Hitachi Ltd 半導体集積回路装置の製造方法
JP3180599B2 (ja) 1995-01-24 2001-06-25 日本電気株式会社 半導体装置およびその製造方法
JP3104791B2 (ja) * 1998-02-26 2000-10-30 日本電気株式会社 半導体装置の製造方法
JP3362675B2 (ja) * 1998-09-08 2003-01-07 日本電気株式会社 半導体装置及びその製造方法
JP2003158180A (ja) * 2001-11-26 2003-05-30 Mitsubishi Electric Corp トレンチ分離を有する半導体装置およびその製造方法
KR100432887B1 (ko) * 2002-03-05 2004-05-22 삼성전자주식회사 다중격리구조를 갖는 반도체 소자 및 그 제조방법
JP5179875B2 (ja) 2004-09-15 2013-04-10 ソウル セミコンダクター カンパニー リミテッド ヒートパイプを備える発光素子及び発光素子用のヒートパイプリードの製造方法
JP4785113B2 (ja) * 2005-02-24 2011-10-05 オンセミコンダクター・トレーディング・リミテッド 半導体装置
US7772672B2 (en) * 2005-09-01 2010-08-10 Micron Technology, Inc. Semiconductor constructions
JP2008147269A (ja) * 2006-12-07 2008-06-26 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP5132928B2 (ja) * 2006-12-25 2013-01-30 パナソニック株式会社 半導体装置
US7968418B1 (en) 2007-04-10 2011-06-28 National Semiconductor Corporation Apparatus and method for isolating integrated circuit components using deep trench isolation and shallow trench isolation
TW200901368A (en) * 2007-06-23 2009-01-01 Promos Technologies Inc Shallow trench isolation structure and method for forming thereof
TW200933812A (en) * 2008-01-30 2009-08-01 Promos Technologies Inc Process for forming trench isolation structure and semiconductor device produced thereby
JP5285373B2 (ja) * 2008-09-29 2013-09-11 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
KR20100102982A (ko) 2009-03-12 2010-09-27 삼성전자주식회사 반도체 장치
JP5729745B2 (ja) 2009-09-15 2015-06-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2011119344A (ja) * 2009-12-01 2011-06-16 Panasonic Corp 半導体装置及びその製造方法
US8378445B2 (en) * 2010-08-31 2013-02-19 Infineon Technologies Ag Trench structures in direct contact

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080265365A1 (en) * 2007-04-30 2008-10-30 Kai Frohberg Method for preventing the formation of electrical shorts via contact ild voids
CN102157431A (zh) * 2010-01-20 2011-08-17 瑞萨电子株式会社 半导体器件及其制造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108172544A (zh) * 2016-12-08 2018-06-15 格芯公司 具有深沟槽隔离结构的主动及被动组件
CN108172544B (zh) * 2016-12-08 2022-10-21 台湾积体电路制造股份有限公司 具有深沟槽隔离结构的主动及被动组件
CN108155152A (zh) * 2017-12-19 2018-06-12 睿力集成电路有限公司 导体结构、电容器阵列结构及制备方法
CN108155152B (zh) * 2017-12-19 2019-09-06 长鑫存储技术有限公司 导体结构、电容器阵列结构及制备方法
CN109755174A (zh) * 2019-01-23 2019-05-14 上海华虹宏力半导体制造有限公司 Bcd器件深沟槽隔离方法
WO2021196758A1 (zh) * 2020-04-03 2021-10-07 无锡华润上华科技有限公司 半导体器件及其制作方法
CN111933640A (zh) * 2020-07-28 2020-11-13 杭州士兰微电子股份有限公司 高压集成电路及其制造方法
CN111933640B (zh) * 2020-07-28 2023-03-17 杭州士兰微电子股份有限公司 高压集成电路及其制造方法
CN117219654A (zh) * 2023-11-07 2023-12-12 杭州士兰微电子股份有限公司 一种高压栅极驱动电路及其制备方法
CN117219654B (zh) * 2023-11-07 2024-02-23 杭州士兰微电子股份有限公司 一种高压栅极驱动电路及其制备方法

Also Published As

Publication number Publication date
CN108565261B (zh) 2022-12-13
US20180166322A1 (en) 2018-06-14
US9922865B2 (en) 2018-03-20
US10395972B2 (en) 2019-08-27
CN104078462B (zh) 2018-06-05
KR20140119954A (ko) 2014-10-13
US20140291767A1 (en) 2014-10-02
KR102057340B1 (ko) 2019-12-19
CN108565261A (zh) 2018-09-21

Similar Documents

Publication Publication Date Title
CN104078462A (zh) 半导体器件及其制造方法
US6991991B2 (en) Method for preventing to form a spacer undercut in SEG pre-clean process
US10186602B2 (en) Fin structure of semiconductor device
US7655534B2 (en) Method of forming fin transistor
TW201351565A (zh) 半導體裝置及其製造方法
CN100570892C (zh) 半导体器件及其制造方法
CN102646599A (zh) 一种大规模集成电路中FinFET的制备方法
CN103378153A (zh) 用于集成有电容器的FinFET的结构和方法
TW201628187A (zh) 溝渠式橫向擴散金屬氧化半導體元件及其製造方法
KR20040009680A (ko) 고전압 종형 디모스 트랜지스터 및 그 제조방법
US9230861B2 (en) Method of forming a backside contact structure having selective side-wall isolation
CN102074573B (zh) 具有器件隔离结构的半导体器件
CN105428241A (zh) 具有屏蔽栅的沟槽栅功率器件的制造方法
JP2010171074A (ja) 半導体装置
US9431286B1 (en) Deep trench with self-aligned sinker
US20080308868A1 (en) High voltage metal oxide semiconductor transistor and fabrication method thereof
WO2019109829A1 (zh) 绝缘栅双极型晶体管及其制造方法
CN105405890B (zh) 包括带电荷体侧墙的半导体器件及其制造方法
KR100853799B1 (ko) 트렌치 게이트 반도체 소자 및 그의 제조 방법
CN103489901A (zh) 半导体结构及其形成方法
TWI548090B (zh) 半導體裝置及其製作方法
KR20090070783A (ko) 반도체소자 및 그 제조방법
CN103794508A (zh) 在半导体器件中使用氧化物层板来增加本体氧化物厚度
CN102956495B (zh) 浅沟槽隔离结构制造方法
TWI550864B (zh) 溝槽型金屬－氧化物－半導體元件及其製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20201020

Address after: Han Guozhongqingbeidao

Patentee after: Key Foundry Co.,Ltd.

Address before: Han Guozhongqingbeidao

Patentee before: Magnachip Semiconductor, Ltd.

CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: Republic of Korea

Patentee after: Aisi Kaifang Semiconductor Co.,Ltd.

Country or region after: Republic of Korea

Address before: Han Guozhongqingbeidao

Patentee before: Key Foundry Co.,Ltd.

Country or region before: Republic of Korea