CN109755174A - Bcd器件深沟槽隔离方法 - Google Patents

Bcd器件深沟槽隔离方法 Download PDF

Info

Publication number
CN109755174A
CN109755174A CN201910061588.4A CN201910061588A CN109755174A CN 109755174 A CN109755174 A CN 109755174A CN 201910061588 A CN201910061588 A CN 201910061588A CN 109755174 A CN109755174 A CN 109755174A
Authority
CN
China
Prior art keywords
deep
well
trap
deep trench
bcd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910061588.4A
Other languages
English (en)
Other versions
CN109755174B (zh
Inventor
李娜
杨新杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201910061588.4A priority Critical patent/CN109755174B/zh
Publication of CN109755174A publication Critical patent/CN109755174A/zh
Application granted granted Critical
Publication of CN109755174B publication Critical patent/CN109755174B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Element Separation (AREA)

Abstract

本发明公开了一种BCD器件深沟槽隔离方法，在有源区外围是由N阱、深N阱以及深沟槽形成的隔离结构，将器件隔离在内；所述的深沟槽是在最外围呈封闭环形，作为最外围的隔离结构；所述的N阱、深N阱是在有源区与深沟槽之间，N阱位于深N阱中且N阱的宽度、深度均小于深N阱，所述N阱、深N阱位于有源区长度方向的两端，且N阱、深N阱的两端与深沟槽接触。本发明在有源区宽度方向两侧无N阱、深N阱，以降低器件占用的面积。

Description

BCD器件深沟槽隔离方法
技术领域
本发明涉及半导体器件设计及制造领域，特别是指一种BCD器件深沟槽隔离方法。
背景技术
BCD工艺是一种单片集成工艺技术，1986年由意法半导体(ST)公司研制成功。这种技术能够在同一芯片上制作双极型晶体管(Bipolar Junction Transistor)、CMOS和DMOS器件。BCD工艺不仅综合了双极型器件高跨导、强负载驱动能力和CMOS集成度高、低功耗的优点，而且集成了开关速度很快的DMOS功率器件。由于DMOS同时具有高速和大电流能力的特性，耐压通常也较高，因而用BCD工艺制造的电源管理芯片能工作在是高频、高压和大电流下，是制造高性能电源芯片的理想工艺。采用BCD工艺制造的单片集成芯片还可以提高系统性能，节省电路的封装费用，并具有更好的可靠性。BCD工艺的主要应用领域为电源管理(电源和电池控制)、显示驱动、汽车电子、工业控制等领域。由于BCD工艺的应用领域的不断扩大，对BCD工艺的要求越来越高。近来，BCD工艺主要朝着高压、高功率、高密度方向分化发展。
在BCD工艺里，随着更高的耐压要求(60V以上，尤其是80V以上)，若仍旧采用结隔离的工艺，则需要迅速增加的隔离环(Isolation Ring)尺寸，因此势必严重增大了器件的尺寸。而采用DTI:Deep Trench Isolation，深沟槽隔离，则能有效降低了器件的尺寸，并且隔离的效果更好，漏电更小。同时DTI工艺能更有效防止寄生晶体管latch-up效应的产生。但是，按照现有的版图设计，如图1所示，都是需要将保护环(由深N阱DNW/N阱NW)围成一个圈，最外侧具有深沟槽，保护环内部为有源区AA。整个隔离结构以防止器件在任意方向击穿，以及将不同器件之间进行隔离。该版图结构仍未达到最优化的设计，占用的版图面积依然较大。
发明内容
本发明所要解决的技术问题在于提供一种BCD器件深沟槽隔离方法，能缩小单元器件的版图尺寸，有效降低器件的面积。
为解决上述问题，本发明所述的一种BCD器件深沟槽隔离方法，在有源区外围是由N阱、深N阱以及深沟槽形成的隔离结构，将器件隔离在内；所述的深沟槽是在最外围呈封闭环形，作为最外围的隔离结构。
所述的N阱、深N阱是在有源区与深沟槽之间，N阱位于深N阱中且N阱的宽度、深度均小于深N阱，所述N阱、深N阱位于有源区长度方向的两端，且N阱、深N阱的两端与深沟槽接触。
进一步地，所述有源区中形成BCD器件，包含所有适用于BCD工艺的器件。
进一步地，所述的深沟槽是呈封闭的矩形或者多边形，将有源区包围隔离在内。
进一步地，所述的深沟槽包围的区域内部还具有N型埋层，所述深N阱的底部与N型埋层接触。
进一步地，所述有源区宽度方向两侧无N阱、深N阱，降低器件隔离结构占用的面积。
本发明所述的BCD器件深沟槽隔离方法，采用深沟槽工艺，且在有源区宽度方向省略N阱、深N阱，进一步减少了器件的尺寸与面积。
附图说明
图1是现有的BCD器件深沟槽隔离结构的示意图。
图2是本发明提供的BCD器件深沟槽隔离结构示意图。
图3是本发明的BCD器件深沟槽隔离结构的剖面图，即图2沿X方向的剖面图。
附图标记说明
1是衬底，2是N型埋层，3是P型外延，4是深N阱(DNW)，5是N阱(NW)，6是深沟槽(DTI)。
具体实施方式
本发明所述的BCD器件深沟槽隔离方法，是采用一种新的版图设计，如图2所示，在有源区(AA)外围是由N阱、深N阱以及深沟槽形成的隔离结构，将器件隔离在内。有源区中形成BCD器件，比如本实施例中有源区内形成的是NLDMOS，其他类型的器件均可。
所述的深沟槽是在最外围呈封闭环形，作为最外围的隔离结构。本实施例是采用的常规的矩形结构。
所述的N阱5、深N阱4是在有源区与深沟槽6之间，N阱5位于深N阱4中且N阱5的宽度、深度均小于深N阱4，所述N阱5、深N阱4位于有源区长度方向的两端，且N阱5、深N阱4的两端与深沟槽6接触。
如图3中所示的剖面图，是图2沿X方向的剖面图。所述的深沟槽包围的区域内底部还具有N型埋层2，所述深N阱4的底部与N型埋层2接触，连成一体。图3中所示，沿X方向已经取消了N阱及深N阱，而沿Y方向则仍具有N阱及深N阱。
所述有源区宽度方向，即图2中的Y方向两端无N阱、深N阱，而在有源区长度方向两侧，即X方向两端有N阱及深N阱，以降低器件的面积。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种BCD器件深沟槽隔离方法，在有源区外围是由N阱、深N阱以及深沟槽形成的隔离结构，将器件隔离在内；所述的深沟槽是在最外围呈封闭环形，作为最外围的隔离结构；
其特征在于：所述的N阱、深N阱是在有源区与深沟槽之间，N阱位于深N阱中且N阱的宽度、深度均小于深N阱，所述N阱、深N阱位于有源区长度方向的两端，且N阱、深N阱的两端与深沟槽接触。
2.如权利要求1所述的BCD器件深沟槽隔离方法，其特征在于：所述有源区中形成BCD器件，包含所有适用于BCD工艺的器件。
3.如权利要求1所述的BCD器件深沟槽隔离方法，其特征在于：所述的深沟槽是呈封闭的矩形或者多边形，将有源区包围隔离在内。
4.如权利要求1所述的BCD器件深沟槽隔离方法，其特征在于：所述的深沟槽包围的区域内部还具有N型埋层，所述深N阱的底部与N型埋层接触。
5.如权利要求1所述的BCD器件深沟槽隔离方法，其特征在于：所述有源区宽度方向两侧无N阱、深N阱，降低器件隔离结构占用的面积。
6.如权利要求1所述的BCD器件深沟槽隔离方法，其特征在于：所述的封闭环形的深沟槽，能有效隔离器件，并防止器件在任一方向被击穿。
7.如权利要求1所述的BCD器件深沟槽隔离方法，其特征在于：所述的N阱、深N阱及其他器件的结构，根据需要变更其导电类型，同样适用于其他类型的器件。
CN201910061588.4A 2019-01-23 2019-01-23 Bcd器件深沟槽隔离方法 Active CN109755174B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910061588.4A CN109755174B (zh) 2019-01-23 2019-01-23 Bcd器件深沟槽隔离方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910061588.4A CN109755174B (zh) 2019-01-23 2019-01-23 Bcd器件深沟槽隔离方法

Publications (2)

Publication Number Publication Date
CN109755174A true CN109755174A (zh) 2019-05-14
CN109755174B CN109755174B (zh) 2021-04-02

Family

ID=66406203

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910061588.4A Active CN109755174B (zh) 2019-01-23 2019-01-23 Bcd器件深沟槽隔离方法

Country Status (1)

Country Link
CN (1) CN109755174B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021218219A1 (zh) * 2020-04-29 2021-11-04 无锡华润上华科技有限公司 Bcd器件的沟槽的制造方法及bcd器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1482680A (zh) * 2002-09-10 2004-03-17 萨尔诺夫公司 硅-锗技术的静电放电保护硅控整流器
CN104078462A (zh) * 2013-03-29 2014-10-01 美格纳半导体有限公司 半导体器件及其制造方法
US20170062611A1 (en) * 2013-12-17 2017-03-02 Texas Instruments Incorporated Reduced area power devices using deep trench isolation
US20170125584A1 (en) * 2015-10-29 2017-05-04 Freescale Semiconductor, Inc. Self-adjusted isolation bias in semiconductor devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1482680A (zh) * 2002-09-10 2004-03-17 萨尔诺夫公司 硅-锗技术的静电放电保护硅控整流器
CN104078462A (zh) * 2013-03-29 2014-10-01 美格纳半导体有限公司 半导体器件及其制造方法
US20170062611A1 (en) * 2013-12-17 2017-03-02 Texas Instruments Incorporated Reduced area power devices using deep trench isolation
US20170125584A1 (en) * 2015-10-29 2017-05-04 Freescale Semiconductor, Inc. Self-adjusted isolation bias in semiconductor devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021218219A1 (zh) * 2020-04-29 2021-11-04 无锡华润上华科技有限公司 Bcd器件的沟槽的制造方法及bcd器件

Also Published As

Publication number Publication date
CN109755174B (zh) 2021-04-02

Similar Documents

Publication Publication Date Title
CN103650147B (zh) 半导体装置
CN103811484B (zh) 包括半导体鳍的esd器件
CN105280711B (zh) 电荷补偿结构及用于其的制造
US8735968B2 (en) Integrated MOSFET devices with Schottky diodes and associated methods of manufacturing
WO2017157289A1 (zh) 一种大电流绝缘体上硅横向绝缘栅双极型晶体管器件
KR20130119439A (ko) 박형 기판을 갖는 수직 반도체 디바이스
JP2012099749A (ja) 半導体装置
CN115732553B (zh) Igbt器件及其制备方法
CN108365007B (zh) 绝缘栅双极型晶体管
KR20090051611A (ko) 전력 반도체 소자
CN116190435A (zh) Igbt器件及其制备方法
US8564099B2 (en) Semiconductor structure and a method for manufacturing the same
US20140167150A1 (en) Power semiconductor device and method of manufacturing the same
US20230420449A1 (en) Power semiconductor device with forced carrier extraction and method of manufacture
CN109755174A (zh) Bcd器件深沟槽隔离方法
CN115566060B (zh) Igbt器件及其制备方法
CN109273532B (zh) 应用于高压电路防静电保护的无回滞效应硅控整流器
CN115566059A (zh) Igbt器件及其制备方法
Antoniou et al. High-voltage 3-D partial SOI technology platform for power integrated circuits
CN106876461A (zh) 半导体器件及半导体器件的制造方法
US9041142B2 (en) Semiconductor device and operating method for the same
JP2012059931A (ja) 半導体装置
CN103151386A (zh) 横向扩散金属氧化物半导体器件及其制造方法
US8952744B1 (en) Semiconductor device and operating method for the same
JP2012028451A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant