CN109755174B - Bcd器件深沟槽隔离方法 - Google Patents
Bcd器件深沟槽隔离方法 Download PDFInfo
- Publication number
- CN109755174B CN109755174B CN201910061588.4A CN201910061588A CN109755174B CN 109755174 B CN109755174 B CN 109755174B CN 201910061588 A CN201910061588 A CN 201910061588A CN 109755174 B CN109755174 B CN 109755174B
- Authority
- CN
- China
- Prior art keywords
- well
- deep
- active region
- deep trench
- bcd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
本发明公开了一种BCD器件深沟槽隔离方法,在有源区外围是由N阱、深N阱以及深沟槽形成的隔离结构,将器件隔离在内;所述的深沟槽是在最外围呈封闭环形,作为最外围的隔离结构;所述的N阱、深N阱是在有源区与深沟槽之间,N阱位于深N阱中且N阱的宽度、深度均小于深N阱,所述N阱、深N阱位于有源区长度方向的两端,且N阱、深N阱的两端与深沟槽接触。本发明在有源区宽度方向两侧无N阱、深N阱,以降低器件占用的面积。
Description
技术领域
本发明涉及半导体器件设计及制造领域,特别是指一种BCD器件深沟槽隔离方法。
背景技术
BCD工艺是一种单片集成工艺技术,1986年由意法半导体(ST)公司研制成功。这种技术能够在同一芯片上制作双极型晶体管(Bipolar Junction Transistor)、CMOS和DMOS器件。BCD工艺不仅综合了双极型器件高跨导、强负载驱动能力和CMOS集成度高、低功耗的优点,而且集成了开关速度很快的DMOS功率器件。由于DMOS同时具有高速和大电流能力的特性,耐压通常也较高,因而用BCD工艺制造的电源管理芯片能工作在是高频、高压和大电流下,是制造高性能电源芯片的理想工艺。采用BCD工艺制造的单片集成芯片还可以提高系统性能,节省电路的封装费用,并具有更好的可靠性。BCD工艺的主要应用领域为电源管理(电源和电池控制)、显示驱动、汽车电子、工业控制等领域。由于BCD工艺的应用领域的不断扩大,对BCD工艺的要求越来越高。近来,BCD工艺主要朝着高压、高功率、高密度方向分化发展。
在BCD工艺里,随着更高的耐压要求(60V以上,尤其是80V以上),若仍旧采用结隔离的工艺,则需要迅速增加的隔离环(Isolation Ring)尺寸,因此势必严重增大了器件的尺寸。而采用DTI:Deep Trench Isolation,深沟槽隔离,则能有效降低了器件的尺寸,并且隔离的效果更好,漏电更小。同时DTI工艺能更有效防止寄生晶体管latch-up效应的产生。但是,按照现有的版图设计,如图1所示,都是需要将保护环(由深N阱DNW/N阱NW)围成一个圈,最外侧具有深沟槽,保护环内部为有源区AA。整个隔离结构以防止器件在任意方向击穿,以及将不同器件之间进行隔离。该版图结构仍未达到最优化的设计,占用的版图面积依然较大。
发明内容
本发明所要解决的技术问题在于提供一种BCD器件深沟槽隔离方法,能缩小单元器件的版图尺寸,有效降低器件的面积。
为解决上述问题,本发明所述的一种BCD器件深沟槽隔离方法,在有源区外围是由N阱、深N阱以及深沟槽形成的隔离结构,将器件隔离在内;所述的深沟槽是在最外围呈封闭环形,作为最外围的隔离结构。
所述的N阱、深N阱是在有源区与深沟槽之间,N阱位于深N阱中且N阱的宽度、深度均小于深N阱,所述N阱、深N阱位于有源区长度方向的两端,且N阱、深N阱的两端与深沟槽接触。
进一步地,所述有源区中形成BCD器件,包含所有适用于BCD工艺的器件。
进一步地,所述的深沟槽是呈封闭的矩形或者多边形,将有源区包围隔离在内。
进一步地,所述的深沟槽包围的区域内部还具有N型埋层,所述深N阱的底部与N型埋层接触。
进一步地,所述有源区宽度方向两侧无N阱、深N阱,降低器件隔离结构占用的面积。
本发明所述的BCD器件深沟槽隔离方法,采用深沟槽工艺,且在有源区宽度方向省略N阱、深N阱,进一步减少了器件的尺寸与面积。
附图说明
图1是现有的BCD器件深沟槽隔离结构的示意图。
图2是本发明提供的BCD器件深沟槽隔离结构示意图。
图3是本发明的BCD器件深沟槽隔离结构的剖面图,即图2沿X方向的剖面图。
附图标记说明
1是衬底,2是N型埋层,3是P型外延,4是深N阱(DNW),5是N阱(NW),6是深沟槽(DTI)。
具体实施方式
本发明所述的BCD器件深沟槽隔离方法,是采用一种新的版图设计,如图2所示,在有源区(AA)外围是由N阱、深N阱以及深沟槽形成的隔离结构,将器件隔离在内。有源区中形成BCD器件,比如本实施例中有源区内形成的是NLDMOS,其他类型的器件均可。
所述的深沟槽是在最外围呈封闭环形,作为最外围的隔离结构。本实施例是采用的常规的矩形结构。
所述的N阱5、深N阱4是在有源区与深沟槽6之间,N阱5位于深N阱4中且N阱5的宽度、深度均小于深N阱4,所述N阱5、深N阱4位于有源区长度方向的两端,且N阱5、深N阱4的两端与深沟槽6接触。
如图3中所示的剖面图,是图2沿X方向的剖面图。所述的深沟槽包围的区域内底部还具有N型埋层2,所述深N阱4的底部与N型埋层2接触,连成一体。图3中所示,沿X方向已经取消了N阱及深N阱,而沿Y方向则仍具有N阱及深N阱。
所述有源区宽度方向,即图2中的Y方向两端无N阱、深N阱,而在有源区长度方向两侧,即X方向两端有N阱及深N阱,以降低器件的面积。
以上仅为本发明的优选实施例,并不用于限定本发明。对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (5)
1.一种BCD器件深沟槽隔离方法,在有源区外围是由N阱、深N阱以及深沟槽形成的隔离结构,将器件隔离在内;所述的深沟槽是在最外围呈封闭环形,作为最外围的隔离结构;
其特征在于:所述的N阱、深N阱是在有源区与深沟槽之间,N阱位于深N阱中且N阱的宽度、深度均小于深N阱,所述N阱、深N阱位于有源区长度方向的两端,有源区宽度方向省略N阱、深N阱,且N阱、深N阱的两端与深沟槽接触。
2.如权利要求1所述的BCD器件深沟槽隔离方法,其特征在于:所述的深沟槽是呈封闭的矩形或者是五边形及以上的多边形,将有源区包围隔离在内。
3.如权利要求1所述的BCD器件深沟槽隔离方法,其特征在于:所述的深沟槽包围的区域内部还具有N型埋层,所述深N阱的底部与N型埋层接触。
4.如权利要求1所述的BCD器件深沟槽隔离方法,其特征在于:所述有源区宽度方向两侧无N阱、深N阱,降低器件隔离结构占用的面积。
5.如权利要求1所述的BCD器件深沟槽隔离方法,其特征在于:所述的封闭环形的深沟槽,能有效隔离器件,并防止器件在任一方向被击穿。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910061588.4A CN109755174B (zh) | 2019-01-23 | 2019-01-23 | Bcd器件深沟槽隔离方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910061588.4A CN109755174B (zh) | 2019-01-23 | 2019-01-23 | Bcd器件深沟槽隔离方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109755174A CN109755174A (zh) | 2019-05-14 |
CN109755174B true CN109755174B (zh) | 2021-04-02 |
Family
ID=66406203
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910061588.4A Active CN109755174B (zh) | 2019-01-23 | 2019-01-23 | Bcd器件深沟槽隔离方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109755174B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113571464A (zh) * | 2020-04-29 | 2021-10-29 | 无锡华润上华科技有限公司 | Bcd器件的沟槽的制造方法及bcd器件 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG107645A1 (en) * | 2002-09-10 | 2004-12-29 | Sarnoff Corp | Electrostatic discharge protection silicon controlled rectifier (esd-scr) for silicon germanium technologies |
KR102057340B1 (ko) * | 2013-03-29 | 2019-12-19 | 매그나칩 반도체 유한회사 | 반도체 소자 및 그 제조방법 |
US9525060B2 (en) * | 2013-12-17 | 2016-12-20 | Texas Instruments Incorporated | Reduced area power devices using deep trench isolation |
US9680011B2 (en) * | 2015-10-29 | 2017-06-13 | Nxp Usa, Inc. | Self-adjusted isolation bias in semiconductor devices |
-
2019
- 2019-01-23 CN CN201910061588.4A patent/CN109755174B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN109755174A (zh) | 2019-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8237223B2 (en) | Semiconductor device | |
JPH10200102A (ja) | 半導体装置 | |
WO2015143216A1 (en) | Hv complementary bipolar transistors with lateral collectors on soi | |
US7892907B2 (en) | CMOS latch-up immunity | |
CN113035841A (zh) | 具有结隔离结构的集成式芯片及其制作方法 | |
CN110690278B (zh) | 一种绝缘栅双极型晶体管及其制备方法 | |
US5243214A (en) | Power integrated circuit with latch-up prevention | |
CN116190435A (zh) | Igbt器件及其制备方法 | |
KR101315871B1 (ko) | 반도체 장치 | |
CN109755174B (zh) | Bcd器件深沟槽隔离方法 | |
US20120139013A1 (en) | Static induction transistor with dielectric carrier separation layer | |
US10529866B2 (en) | Semiconductor device | |
CN111799258B (zh) | 叉指方式的非对称双向可控硅静电释放器件及其制作方法 | |
CN107221558B (zh) | 一种soi层变掺杂的bcd器件及其制造方法 | |
CN113421922B (zh) | 一种具备栅极自钳位功能的三维igbt及其制造方法 | |
CN115566060A (zh) | Igbt器件及其制备方法 | |
JP2012059931A (ja) | 半導体装置 | |
TWI716994B (zh) | 低觸發電壓靜電放電防護元件 | |
CN211265471U (zh) | 一种双向可控硅静电防护器件 | |
CN114429950A (zh) | 静电放电保护ggnmos结构 | |
US6469365B1 (en) | Semiconductor component with a structure for avoiding parallel-path currents and method for fabricating a semiconductor component | |
KR20080068658A (ko) | Soi 트렌치 횡형 igbt | |
JP2012028451A (ja) | 半導体集積回路装置 | |
US20020020874A1 (en) | Device for protecting an SOI structure | |
CN113675092B (zh) | 沟槽型功率器件的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |