CN113571464A - Bcd器件的沟槽的制造方法及bcd器件 - Google Patents
Bcd器件的沟槽的制造方法及bcd器件 Download PDFInfo
- Publication number
- CN113571464A CN113571464A CN202010355253.6A CN202010355253A CN113571464A CN 113571464 A CN113571464 A CN 113571464A CN 202010355253 A CN202010355253 A CN 202010355253A CN 113571464 A CN113571464 A CN 113571464A
- Authority
- CN
- China
- Prior art keywords
- trench
- groove
- insulating oxide
- hard mask
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 56
- 230000008569 process Effects 0.000 claims abstract description 31
- 230000004888 barrier function Effects 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 26
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 26
- 230000003647 oxidation Effects 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000011049 filling Methods 0.000 claims abstract description 19
- 238000001259 photo etching Methods 0.000 claims abstract description 4
- 238000002955 isolation Methods 0.000 claims description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 25
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 13
- 238000007789 sealing Methods 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- 238000005498 polishing Methods 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 3
- FRIKWZARTBPWBN-UHFFFAOYSA-N [Si].O=[Si]=O Chemical compound [Si].O=[Si]=O FRIKWZARTBPWBN-UHFFFAOYSA-N 0.000 claims description 2
- 239000007788 liquid Substances 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 74
- 239000012212 insulator Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 235000012239 silicon dioxide Nutrition 0.000 description 7
- 239000002253 acid Substances 0.000 description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 229910052732 germanium Inorganic materials 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
Abstract
本发明涉及一种BCD器件的沟槽的制造方法，包括：在衬底上形成硬掩膜；光刻并刻蚀硬掩膜和衬底，形成第一沟槽；在第一沟槽的侧壁形成氧化阻挡层；以硬掩膜和氧化阻挡层为刻蚀阻挡层对第一沟槽向下进行各向异性刻蚀，形成从第一沟槽底部向下延伸的第二沟槽；通过热氧化工艺在第二沟槽的内表面热生长绝缘氧化层；去除氧化阻挡层；向第一沟槽内填充绝缘氧化物，使第一沟槽被绝缘氧化物填满，第二沟槽的顶部被绝缘氧化物封口。本发明通过两步刻蚀形成深沟槽，将深沟槽的空洞高度控制在STI下方，能够避免后续工艺的腐蚀液将空洞上方的绝缘氧化物蚀穿而倒灌进空洞的现象，保持沟槽优异的绝缘性能。且与BCD器件兼容性好，能够适用于深宽比非常大的深沟槽。
Description
技术领域
本发明涉及半导体制造领域，特别是涉及一种BCD器件的沟槽的制造方法，还涉及一种BCD器件。
背景技术
沟槽隔离是一种广泛用于大规模集成电路的器件间隔离防串扰技术，随着对器件抗击穿电压性能的要求，为了实现低掺杂阱区的隔离，传统的前沟槽隔离技术已经不能满足要求。陈星弼院士于20多年前发明的深沟槽隔离技术已经在英飞凌公司的推广下很快占得一定的市场，含有这种超结结构的绝缘技术被广泛用于BCD工艺(BCD工艺是一种能够在同一芯片上制作BJT、CMOS和DMOS器件的集成工艺技术)来满足高耐压的要求。目前，带有深沟槽隔离(Deep Trench Isolation，DTI)的BCD技术最大的挑战在于深沟槽的绝缘填充性能。深沟槽的深宽比一般都要＞10甚至更高，传统的沟槽填充技术很难满足其填充要求，对沟槽而言填充后沟槽内存在的长缝空洞(Void)位置太高时，后续CMOS工艺会存在酸液或腐蚀液倒灌的现象，影响深沟槽的绝缘性能。
发明内容
针对上述问题，有必要提供一种BCD器件的沟槽的制造方法及BCD器件。
一种BCD器件的沟槽的制造方法，包括：在衬底上形成硬掩膜；光刻并刻蚀所述硬掩膜和衬底，形成第一沟槽；所述第一沟槽的深度大于或等于所述BCD器件的浅沟槽隔离结构的深度；在所述第一沟槽的侧壁形成氧化阻挡层；以所述硬掩膜和氧化阻挡层为刻蚀阻挡层对所述第一沟槽向下进行各向异性刻蚀，形成从所述第一沟槽底部向下延伸的第二沟槽；通过热氧化工艺在第二沟槽的内表面热生长绝缘氧化层；去除所述氧化阻挡层；向所述第一沟槽内填充绝缘氧化物，使所述第一沟槽被绝缘氧化物填满，所述第二沟槽的顶部被所述绝缘氧化物封口。
在其中一个实施例中，所述第二沟槽的顶部被所述绝缘氧化物封口是使用溅射速率大于沉积速率的高密度等离子体化学气相沉积工艺将所述第二沟槽的顶部封口，所述向所述第一沟槽内填充绝缘氧化物是在所述封口后进行。
在其中一个实施例中，所述向所述第一沟槽内填充绝缘氧化物的步骤，包括采用高密度等离子体化学气相沉积工艺、所述BCD器件的浅沟槽隔离结构沉积硅氧化物的菜单向所述第一沟槽内沉积硅氧化物。
在其中一个实施例中，所述向所述第一沟槽内填充绝缘氧化物的步骤之后还包括形成所述BCD器件的浅沟槽隔离结构的步骤。
在其中一个实施例中，所述硬掩膜包括位于硬掩膜上表面的硅氧化物层。
在其中一个实施例中，所述硬掩膜为二氧化硅-氮化硅-二氧化硅三层结构，所述向所述第一沟槽内填充绝缘氧化物的步骤之后还包括对填充的绝缘氧化物进行化学机械研磨的步骤，研磨停止层为所述硬掩膜中的氮化硅。
在其中一个实施例中，所述形成第一沟槽的步骤中，所述第一沟槽的深度与所述浅沟槽隔离结构的深度相匹配。
在其中一个实施例中，所述在所述第一沟槽的侧壁形成氧化阻挡层的步骤包括：沉积氮化硅层；去除所述第一沟槽底部和所述硬掩膜表面的氮化硅层。
在其中一个实施例中，所述第二沟槽的深度大于所述第一沟槽的深度。
一种BCD器件，包括栅极、设于所述栅极的一侧的源极区、设于所述栅极的另一侧的漏极区、设于所述栅极和所述漏极区之间的浅沟槽隔离结构、及设于所述源极区远离所述漏极区的一侧的深沟槽隔离结构，所述深沟槽隔离结构是通过前述任一实施例所述的BCD器件的沟槽的制造方法制造。
上述BCD器件的沟槽的制造方法及BCD器件，通过两步刻蚀形成深沟槽，因此可以保证第一沟槽被填满，将深沟槽的空洞高度控制在浅沟槽隔离(Shallow TrenchIsolation，STI)结构下方，能够避免后续工艺的酸液或腐蚀液将空洞上方的绝缘氧化物蚀穿而倒灌进空洞的现象，保持沟槽优异的绝缘性能。且与BCD器件兼容性好，能够适用于深宽比非常大的深沟槽(沟槽深宽比可以大于20)。
附图说明
为了更好地描述和说明这里公开的那些发明的实施例和/或示例，可以参考一幅或多幅附图。用于描述附图的附加细节或示例不应当被认为是对所公开的发明、目前描述的实施例和/或示例以及目前理解的这些发明的最佳模式中的任何一者的范围的限制。
图1是一实施例中BCD器件的沟槽的制造方法的流程图；
图2是一实施例中步骤S110完成后器件的剖面示意图；
图3是一实施例中步骤S120完成后器件的剖面示意图；
图4是一实施例中步骤S130沉积氮化硅层后器件的剖面示意图；
图5是图4所示结构去除第一沟槽底部的氮化硅层后的剖面示意图；
图6是一实施例中步骤S140完成后器件的剖面示意图；
图7是一实施例中步骤S150完成后器件的剖面示意图；
图8是一实施例中步骤S160完成并将第二沟槽的顶部封口后器件的剖面示意图；
图9是一实施例中步骤S170完成后器件的剖面示意图；
图10是一实施例中BCD器件的部分结构的示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“竖直的”、“水平的”、“上”、“下”、“左”、“右”以及类似的表述只是为了说明的目的。当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
本文所使用的半导体领域词汇为本领域技术人员常用的技术词汇，例如对于P型和N型杂质，为区分掺杂浓度，简易的将P+型代表重掺杂浓度的P型，P型代表中掺杂浓度的P型，P-型代表轻掺杂浓度的P型，N+型代表重掺杂浓度的N型，N型代表中掺杂浓度的N型，N-型代表轻掺杂浓度的N型。
对于深宽比较高(例如大于10)的深沟槽，示例性的填充技术有：对沟槽开口处进行反复的沉积-刻蚀(例如高密度等离子体化学气相沉积工艺)处理来降低空洞的位置，利用次常压化学气相沉积(SACVD)技术来填充沟槽，原子层沉积技术等。然而，对沟槽开口进行反复沉积-刻蚀处理来降低空洞的位置的技术的最大缺点是在等离子体(plasma)的反复作用下会对硅基底造成损伤，且由于高密度等离子体化学气相沉积(HDPCVD)的特性决定了其在深沟槽侧壁的绝缘氧化层厚度会很薄，绝缘性能会不佳；SACVD能够填充深沟槽，但是其填充后沟槽内部的空洞位置很难控制，需要改变开口的结构才能调整空洞的位置，因此在填充后的工艺中存在酸液或腐蚀液倒灌进空洞的风险；原子层沉积技术成本高、速度慢、不能满足量产需求。
图1是一实施例中BCD器件的沟槽的制造方法的流程图，包括以下步骤：
S110，在衬底上形成硬掩膜。
如图2所示，在提供的衬底10上形成硬掩膜20。衬底10可以为半导体衬底，其材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
S120，光刻并刻蚀硬掩膜和衬底，形成第一沟槽。
参见图3，按照设计规则光刻并刻蚀硬掩膜20和衬底10，形成第一沟槽11。由于在后续的工艺步骤中，深沟槽的空洞会形成于第一沟槽11的底部下方，因此步骤S120中形成的第一沟槽11的深度根据空洞的限高来设定，在本实施例中第一沟槽11的深度大于或等于BCD器件的浅沟槽隔离结构(具体可以是CMOS STI)的深度。由于后续的工艺步骤中酸液或腐蚀液的腐蚀深度不会大于STI的深度，因此将第一沟槽11的深度设为大于或等于BCD器件的STI结构的深度，能够避免后续工艺的酸液或腐蚀液将空洞上方的绝缘氧化物蚀穿而倒灌进空洞的现象，保持沟槽优异的绝缘性能。
在一个实施例中，第一沟槽11的深度与浅沟槽隔离结构的深度相匹配。例如当BCD中CMOS的STI深度为0.4μm时，将第一沟槽11的深度相应设为0.4μm。
在一个实施例中，步骤S120的刻蚀采用干法刻蚀。
S130，在第一沟槽的侧壁形成氧化阻挡层。
氧化物阻挡层将第一沟槽11的侧壁保护起来，以防止第一沟槽11的侧壁的衬底材料在后续工艺中被氧化。
在一个实施例中，氧化物阻挡层包括氮化硅层32，步骤S130包括：
在晶圆(wafer)表面沉积氮化硅层32，参见图4。
去除第一沟槽11底部和硬掩膜20表面的氮化硅层32，参见图5。可以用各向异性刻蚀去除第一沟槽11底部和硬掩膜20表面的氮化硅层32，第一沟槽11侧壁的氮化硅层32被保留。
在一个实施例中，沉积氮化硅层32之前还包括在第一沟槽11的内表面形成衬垫氧化层的步骤。衬垫氧化层的材质可以是硅氧化物，例如二氧化硅。
S140，对第一沟槽向下刻蚀，形成从第一沟槽底部向下延伸的第二沟槽。
以硬掩膜20和氧化阻挡层32为刻蚀阻挡层对第一沟槽11向下进行各向异性刻蚀，形成从第一沟槽11底部向下延伸的第二沟槽13，参见图6。第一沟槽11+第二沟槽13的结构即为BCD器件所需的深沟槽，因此第一沟槽11+第二沟槽13的槽深应为DTI的设计槽深。
由于硬掩膜20作为步骤S140中深槽刻蚀的刻蚀阻挡层，因此硬掩膜20在刻蚀时表面也会被消耗一定的厚度，故步骤S110形成的硬掩膜20的厚度要根据第二沟槽13的槽深来设计。在一个实施例中，硬掩膜20包括位于硬掩膜上表面的硅氧化物层，由硅氧化物层作为步骤S140刻蚀的阻挡层。在图2所示的实施例中，硬掩膜20为ONO结构，即硬掩膜20层从下到上包括二氧化硅层22、氮化硅层24、二氧化硅层26，二氧化硅层26作为步骤S140刻蚀的阻挡层，因此二氧化硅层26的厚度根据第二沟槽13的槽深来设计。
S150，通过热氧化工艺在第二沟槽的内表面热生长绝缘氧化层。
在一个实施例中，是使用炉管进行热氧化反应，在第二沟槽13内表面热生长一定厚度的二氧化硅层作为DTI中填充的绝缘物质。由于本申请的BCD器件的沟槽的制造方法特别适用于深沟槽隔离结构，因此第二沟槽13的深宽比一般会比较高，从第二沟槽13的侧壁向沟槽中间热生长的绝缘氧化层42会在中间留下缝隙，如图7所示。
热氧化生长绝缘氧化层42会将第二沟槽13内表面一定量的衬底材料消耗掉。步骤S130中在第一沟槽11侧壁形成的氧化物阻挡层能够防止步骤S150中的热氧化将第一沟槽11侧壁的衬底材料氧化，防止因沟槽开口尺寸的增大导致沟槽实际尺寸偏离设计尺寸。
S160，去除氧化阻挡层。
通过刻蚀去除氧化阻挡层。
S170，向第一沟槽内填充绝缘氧化物。
向第一沟槽11内填充绝缘氧化物，使第一沟槽11被绝缘氧化物填满，第二沟槽13的顶部被绝缘氧化物封口。
在一个实施例中，向第一沟槽11内填充绝缘氧化物的步骤之前，还包括用绝缘氧化物将第二沟槽13的顶部封口的步骤。具体地，可以使用溅射速率大于沉积速率的高密度等离子体化学气相沉积工艺将第二沟槽13的顶部封口，即将绝缘氧化层42中间的缝隙的顶部封住，如图8所示。封口的方法不限于HDP再沉积(Re-Dep)方式，其他能够促进封口的方法同样适用。使用溅射/沉积比(S/D ratio)较大的高密度等离子体化学气相沉积工艺，可以使得封口的位置相对于缝隙顶部有一定的下移，从而可以保证第一沟槽11的槽深与STI相同时，空洞的高度低于STI底部，实现对空洞高度较为准确的控制。封口的步骤可以在步骤S160之前进行，也可以在步骤S160之后进行。
封口后需要填充第一沟槽11，在一个实施例中，步骤S170是采用BCD器件的常规CMOS工艺的HDPCVD STI菜单(Recipe)向第一沟槽11内沉积硅氧化物(例如二氧化硅)进行填充。在其他实施例中也可以用其他合适的方法进行填充。填充完成后的结构如图9所示。
上述BCD器件的沟槽的制造方法，通过两步刻蚀形成深沟槽，因此可以保证第一沟槽11被填满，将深沟槽的空洞高度控制在浅沟槽隔离结构下方，能够避免后续工艺的酸液或腐蚀液将空洞上方的绝缘氧化物蚀穿而倒灌进空洞的现象，保持沟槽优异的绝缘性能。且上述制造方法与BCD器件兼容性好，能够适用于深宽比非常大的深沟槽。上述BCD器件的沟槽的制造方法特别适用于深宽比＞15，槽深大于20μm的深沟槽隔离结构工艺，并且基本不受DTI的深宽比影响，能满足不同深度DTI结构的制造，例如可以用于深宽比＞20的深沟槽隔离结构工艺。另外，上述制造方法的制备过程简单，无特殊设备要求，生产成本较低。
在一个实施例中，步骤S170完成之后还包括对填充的绝缘氧化物进行化学机械研磨(CMP)处理的步骤，研磨停止层为氮化硅24。研磨完成后再通过刻蚀将氮化硅24去除，形成超结结构的深沟槽隔离结构。
在一个实施例中，上述BCD器件的沟槽的制造方法的各步骤在STI工艺之前进行，即DTI形成后再进行包括STI工艺在内的常规BCD流程，对常规BCD工艺没有影响，因此也保证了与常规BCD工艺的兼容性。
在一个实施例中，第一沟槽11的深宽比小于第二沟槽13的深宽比。
步骤S130中氧化阻挡层的厚度根据步骤S140刻蚀的关键尺寸(CD)及步骤S150中热氧化工艺厚度决定，氧化阻挡层越厚、步骤S140刻蚀出的第二沟槽13的CD就会越小，越利于DTI的填充，因此可以在满足第一沟槽11和第二沟槽13的设计尺寸的前提下尽量加厚氧化阻挡层。
本申请相应提出一种BCD器件。图10是一实施例中BCD器件的部分结构的示意图，包括栅极140、设于栅极140的一侧的源极区134、设于栅极140的另一侧的漏极区136、设于栅极140和漏极区136之间的浅沟槽隔离结构114、及设于源极区134远离漏极区136的一侧的深沟槽隔离结构112。其中深沟槽隔离结构112是通过前述任一实施例所述的BCD器件的沟槽的制造方法制造形成。图10中示出的器件剖面结构为轴对称结构，因此图中对于对称设置的区域只标出一侧的标号。
在图10所示的实施例中，BCD器件还包括衬底110，外延层124，衬底110和外延层124之间的第一导电类型埋层122，外延层124上的第一导电类型阱区126、第二导电类型阱区128、漂移区132，以及层间介质(ILD)层150。漏极区136设于第一导电类型阱区126中，源极区134设于第二导电类型阱区128中，漂移区132设于第一导电类型阱区126与第二导电类型阱区128之间。第一导电类型埋层122、第一导电类型阱区126、第二导电类型阱区128、漂移区132、源极区134及漏极区136位于第一器件区域中，深沟槽隔离结构112设于第一器件区域的两侧(第一器件区域的外侧)，从而在横向上将第一器件区域中的各器件结构与第一器件区域外的半导体结构进行隔离，以防止器件间相互串扰。
源极区134、漏极区136、外延层124及漂移区132具有第一导电类型，衬底110具有第二导电类型。第一导电类型埋层122的掺杂浓度大于外延层124的掺杂浓度，源极区134和漏极区136的掺杂浓度大于外延层124的掺杂浓度。一般来说，漂移区132的掺杂浓度较低，其低于漏极区136和源极区134的掺杂浓度，相当于在源极和漏极之间形成一个电阻较高的区域，能够提高击穿电压，并减小了源极和漏极之间的寄生电容，有利于提高器件的频率特性。
在图10所示的实施例中，第一导电类型是N型，第二导电类型是P型；在另一个实施例中，第一导电类型是P型，第二导电类型是N型。
在一个实施例中，衬底110为半导体衬底，其材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。在图10所示的实施例中，衬底110的构成材料选用单晶硅。
在一个实施例中，栅极140为多晶硅材料，在其他实施例中也可使用金属、金属氮化物、金属硅化物或类似化合物作为栅极140的材料。
在一个实施例中，栅极140下还设有栅极介电层。栅极介电层可以包括传统的电介质材料诸如具有电介质常数从大约4到大约20(真空中测量)的硅的氧化物、氮化物和氮氧化物，或者，栅极介电层可以包括具有电介质常数从大约20到至少大约100的通常较高电介质常数电介质材料。这种较高电介质常数电介质材料可以包括但不限于：氧化铪、硅酸铪、氧化钛、钛酸锶钡(BSTs)和锆钛酸铅(PZTs)。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种BCD器件的沟槽的制造方法，包括：
在衬底上形成硬掩膜；
光刻并刻蚀所述硬掩膜和衬底，形成第一沟槽；所述第一沟槽的深度大于或等于所述BCD器件的浅沟槽隔离结构的深度；
在所述第一沟槽的侧壁形成氧化阻挡层；
以所述硬掩膜和氧化阻挡层为刻蚀阻挡层对所述第一沟槽向下进行各向异性刻蚀，形成从所述第一沟槽底部向下延伸的第二沟槽；
通过热氧化工艺在第二沟槽的内表面热生长绝缘氧化层；
去除所述氧化阻挡层；
向所述第一沟槽内填充绝缘氧化物，使所述第一沟槽被绝缘氧化物填满，所述第二沟槽的顶部被所述绝缘氧化物封口。
2.根据权利要求1所述的BCD器件的沟槽的制造方法，其特征在于，所述第二沟槽的顶部被所述绝缘氧化物封口是使用溅射速率大于沉积速率的高密度等离子体化学气相沉积工艺将所述第二沟槽的顶部封口，所述向所述第一沟槽内填充绝缘氧化物是在所述封口后进行。
3.根据权利要求2所述的BCD器件的沟槽的制造方法，其特征在于，所述向所述第一沟槽内填充绝缘氧化物的步骤，包括采用高密度等离子体化学气相沉积工艺、所述BCD器件的浅沟槽隔离结构沉积硅氧化物的菜单向所述第一沟槽内沉积硅氧化物。
4.根据权利要求1所述的BCD器件的沟槽的制造方法，其特征在于，所述向所述第一沟槽内填充绝缘氧化物的步骤之后还包括形成所述BCD器件的浅沟槽隔离结构的步骤。
5.根据权利要求1所述的BCD器件的沟槽的制造方法，其特征在于，所述硬掩膜包括位于硬掩膜上表面的硅氧化物层。
6.根据权利要求1所述的BCD器件的沟槽的制造方法，其特征在于，所述硬掩膜为二氧化硅-氮化硅-二氧化硅三层结构，所述向所述第一沟槽内填充绝缘氧化物的步骤之后还包括对填充的绝缘氧化物进行化学机械研磨的步骤，研磨停止层为所述硬掩膜中的氮化硅。
7.根据权利要求1所述的BCD器件的沟槽的制造方法，其特征在于，所述形成第一沟槽的步骤中，所述第一沟槽的深度与所述浅沟槽隔离结构的深度相匹配。
8.根据权利要求1所述的BCD器件的沟槽的制造方法，其特征在于，所述在所述第一沟槽的侧壁形成氧化阻挡层的步骤包括：
沉积氮化硅层；
去除所述第一沟槽底部和所述硬掩膜表面的氮化硅层。
9.根据权利要求1所述的BCD器件的沟槽的制造方法，其特征在于，所述第二沟槽的深度大于所述第一沟槽的深度。
10.一种BCD器件，包括栅极、设于所述栅极的一侧的源极区、设于所述栅极的另一侧的漏极区、设于所述栅极和所述漏极区之间的浅沟槽隔离结构、及设于所述源极区远离所述漏极区的一侧的深沟槽隔离结构，其特征在于，所述深沟槽隔离结构是通过权利要求1-9中任一项所述的BCD器件的沟槽的制造方法制造。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010355253.6A CN113571464A (zh) | 2020-04-29 | 2020-04-29 | Bcd器件的沟槽的制造方法及bcd器件 |
| PCT/CN2020/140526 WO2021218219A1 (zh) | 2020-04-29 | 2020-12-29 | Bcd器件的沟槽的制造方法及bcd器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010355253.6A CN113571464A (zh) | 2020-04-29 | 2020-04-29 | Bcd器件的沟槽的制造方法及bcd器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113571464A true CN113571464A (zh) | 2021-10-29 |
Family
ID=78158428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010355253.6A Pending CN113571464A (zh) | 2020-04-29 | 2020-04-29 | Bcd器件的沟槽的制造方法及bcd器件 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN113571464A (zh) |
| WO (1) | WO2021218219A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117877974A (zh) * | 2024-03-11 | 2024-04-12 | 合肥晶合集成电路股份有限公司 | 深沟槽结构的制备方法及深沟槽结构 |
| CN118016593A (zh) * | 2024-04-09 | 2024-05-10 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制备方法 |
| CN117877974B (zh) * | 2024-03-11 | 2024-06-11 | 合肥晶合集成电路股份有限公司 | 深沟槽结构的制备方法及深沟槽结构 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117174649B (zh) * | 2023-10-31 | 2024-01-19 | 粤芯半导体技术股份有限公司 | 一种隔离结构及其制作方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012028459A (ja) * | 2010-07-21 | 2012-02-09 | Sony Corp | 半導体装置、固体撮像装置、半導体装置の製造方法、固体撮像装置の製造方法、電子機器 |
| US9799527B2 (en) * | 2014-10-21 | 2017-10-24 | Sandisk Technologies Llc | Double trench isolation |
| CN110911342A (zh) * | 2018-09-14 | 2020-03-24 | 长鑫存储技术有限公司 | 浅沟槽隔离结构及其制备方法 |
| CN110911343A (zh) * | 2018-09-14 | 2020-03-24 | 长鑫存储技术有限公司 | 浅沟槽隔离结构及其制备方法 |
| CN109755174B (zh) * | 2019-01-23 | 2021-04-02 | 上海华虹宏力半导体制造有限公司 | Bcd器件深沟槽隔离方法 |
-
2020
- 2020-04-29 CN CN202010355253.6A patent/CN113571464A/zh active Pending
- 2020-12-29 WO PCT/CN2020/140526 patent/WO2021218219A1/zh active Application Filing
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117877974A (zh) * | 2024-03-11 | 2024-04-12 | 合肥晶合集成电路股份有限公司 | 深沟槽结构的制备方法及深沟槽结构 |
| CN117877974B (zh) * | 2024-03-11 | 2024-06-11 | 合肥晶合集成电路股份有限公司 | 深沟槽结构的制备方法及深沟槽结构 |
| CN118016593A (zh) * | 2024-04-09 | 2024-05-10 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2021218219A1 (zh) | 2021-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7915155B2 (en) | Double trench for isolation of semiconductor devices | |
| CN103258846B (zh) | 双栅极横向mosfet | |
| US8502308B2 (en) | Semiconductor device with a trench isolation and method of manufacturing trenches in a semiconductor body | |
| JP5105835B2 (ja) | 突起型トランジスタ製造方法 | |
| CN101292340A (zh) | 使用自对准沟槽隔离的减小电场dmos | |
| CN103545370A (zh) | 用于功率mos晶体管的装置和方法 | |
| US20110057259A1 (en) | Method for forming a thick bottom oxide (tbo) in a trench mosfet | |
| CN113571464A (zh) | Bcd器件的沟槽的制造方法及bcd器件 | |
| USRE45106E1 (en) | Semiconductor structure and method of manufacture | |
| CN110767740A (zh) | 半导体器件及其制造方法 | |
| US6331470B1 (en) | Process for manufacturing a semiconductor material wafer having power regions dielectrically insulated from circuitry regions | |
| CN104253050B (zh) | 一种槽型横向mosfet器件的制造方法 | |
| CN110416152A (zh) | 深槽隔离结构及工艺方法 | |
| US6642536B1 (en) | Hybrid silicon on insulator/bulk strained silicon technology | |
| CN109216439B (zh) | 具有沟槽内渐变厚度的场板结构的半导体器件的制造方法 | |
| TWI460823B (zh) | 製造溝槽式金屬氧化物半導體場效電晶體的方法 | |
| CN113745158A (zh) | 具有引出结构的沟槽侧壁栅极及其制造方法 | |
| KR100226429B1 (ko) | 채널영역과 표류영역이 절연막으로 격리된 고내압 소자 및 그 제조방법 | |
| CN106328651B (zh) | 一种用于soi工艺的介质隔离结构及其方法 | |
| CN103165510B (zh) | 浅沟槽隔离结构及形成方法，半导体器件结构及形成方法 | |
| US11127622B2 (en) | Deep trench isolation and substrate connection on SOI | |
| WO2024103691A1 (zh) | 沟槽隔离结构及其制造方法、半导体结构 | |
| CN102737993B (zh) | 沟槽dmos器件及其制造方法 | |
| JP4572541B2 (ja) | 半導体装置の製造方法 | |
| JP2007081167A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |