JP5105835B2 - 突起型トランジスタ製造方法 - Google Patents
突起型トランジスタ製造方法 Download PDFInfo
- Publication number
- JP5105835B2 JP5105835B2 JP2006314879A JP2006314879A JP5105835B2 JP 5105835 B2 JP5105835 B2 JP 5105835B2 JP 2006314879 A JP2006314879 A JP 2006314879A JP 2006314879 A JP2006314879 A JP 2006314879A JP 5105835 B2 JP5105835 B2 JP 5105835B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- sog
- oxide film
- forming
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 238000000034 method Methods 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- 239000010703 silicon Substances 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 18
- 238000010438 heat treatment Methods 0.000 claims description 11
- 150000004767 nitrides Chemical class 0.000 claims description 7
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 5
- 239000012298 atmosphere Substances 0.000 claims description 3
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 2
- 238000004140 cleaning Methods 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は、半導体素子の製造方法に関し、より詳しくは、半導体素子の性能及び歩留まりを増大させることができる突起型トランジスタ（Fin Transistor）製造方法に関する。
メモリ素子のデザインルールが急激に減少することにつれて、それに対応してトランジスタのチャンネル長さ（length）及び幅（width）は非常に短くなった反面、接合領域のドーピング濃度は増加して、電界（electric field）の増加による接合漏洩電流が増加することになった。これによって、既存の２次元平面（planar）型チャンネル構造を有するトランジスタでは高集積素子で要求されるしきい電圧値を得ることが困難になり、併せて、リフレッシュ特性を向上させることが限界に至ることになった。
ここに、最近、チャンネル長さを拡張させることができる３次元チャンネル構造を有するトランジスタの具現に対する研究が活発に進行しており、このような研究結果の１つで、最近に３次元チャンネル構造を有する突起型トランジスタ（Fin Transistor）が提案された。
前記突起型トランジスタは、フィールド領域に存在するフィールド酸化膜を全部または一部エッチングして活性領域部分を突出させる。したがって、前記活性領域が突出することによって、３次元チャンネル構造を有することになり、これによって、電流駆動（current drive）特性を向上させることができる。したがって、前記突起型トランジスタは、次世代超高集積素子が具現できる最も理想的な構造として注目されている。特に、前記突起型トランジスタは、ＤＲＡＭメモリ素子におけるリフレッシュタイムを増加させることができる長所を有しているので、最近大きく注目されている。
一方、素子の集積度が増加することにつれて、活性領域間を分離するフィールド酸化膜の形成が非常に困難になった。特に、フィールド領域間の間隔が非常に狭くなることにつれて、絶縁膜によるトレンチ埋込みが非常に困難になった。したがって、既存にトレンチ埋込み用絶縁膜として使用するＨＤＰ（High Density Plasma）酸化膜の単独使用の代りに、トレンチ埋込みに有利なＳＯＧ（Spin On Glass）膜とＨＤＰ酸化膜の積層膜を使用することになった。即ち、トレンチ埋込みの際、トレンチの下部層はＳＯＧ膜で埋込み、上部層はＨＤＰ酸化膜で埋込む構造を使用するようになった。このような方式は、トレンチの深さに関わらず、トレンチ埋込みを非常に容易にすることができる。
しかしながら、活性領域を突出させるためのフィールド酸化膜のエッチングの際、エッチング液に対するエッチング率の大きいＳＯＧ膜が露出しながら後続の洗浄工程で露出したＳＯＧ膜の側面がエッチングされる問題が発生している。このようにＳＯＧ膜の側面がエッチングされれば、ゲート配線物質であるポリシリコン膜がエッチングされたＳＯＧ膜の側面から除去されずに残留して、ゲート間、並びにゲート及びビットライン間のショットが生じて、素子歩留まりが減少することは勿論、寄生容量により素子の駆動速度が低下する等の素子特性の低下をもたらす。
従って、本発明は、前記したような従来の問題を解決するために案出したものであって、ＳＯＧ膜の希望しないエッチングが防止できる突起型トランジスタ製造方法を提供することをその目的とする。
また、本発明は、ＳＯＧ膜の希望しないエッチングを防止することによって、素子特性低下及び歩留まりの減少が防止できる突起型トランジスタ製造方法を提供することをその他の目的とする。
前記のような目的を達成するために、本発明は、活性領域及びフィールド領域を有するシリコン基板上に前記フィールド領域を露出させるハードマスク膜を形成するステップと、前記露出した基板フィールド領域をエッチングしてトレンチを形成するステップと、前記トレンチ内にＳＯＧ膜を埋込むステップと、前記ハードマスク膜を除去して基板活性領域を露出させるステップと、前記露出した基板活性領域上にエピシリコン膜を形成するステップと、前記トレンチ内の下層部のみ埋込むようにＳＯＧ膜をエッチングするステップと、前記トレンチを埋込むようにエッチングされたＳＯＧ膜上にＨＤＰ酸化膜を形成して、前記ＳＯＧ膜とＨＤＰ酸化膜からなるフィールド酸化膜を形成するステップと、前記エピシリコン膜の両側面が露出するようにフィールド酸化膜のＨＤＰ酸化膜をエッチングするステップと、前記両側面が露出したエピシリコン膜及びフィールド酸化膜上にゲートを形成するステップと、を含む突起型トランジスタ製造方法を提供する。
ここで、本発明において、前記ハードマスク膜は、パッド酸化膜とパッド窒化膜の積層膜であることを特徴とする。
本発明において、前記ハードマスク膜は、３００〜１０００Åの厚さで形成することを特徴とする。
本発明において、前記エピシリコン膜を形成するステップは、ファーネスで６００〜１０００℃の温度で遂行することを特徴とする。
本発明において、前記エピシリコン膜は、ＳｉＨ4、Ｓｉ2Ｈ6及びＳｉＣｌ2Ｈ2から構成されたグループから選択されるいずれか１つをソースガスとして使用して形成することを特徴とする。
本発明において、前記エピシリコン膜は、ＧｅまたはＰの不純物をドーピングさせて形成することを特徴とする。
本発明において、前記エピシリコン膜は、ＳｉとＳｉＧｅとを順次に積層して形成する、または、ＳｉとＳｉＧｅとを所望する厚さが得られるまで少なくとも２回以上交互に積層して形成することを特徴とする。
本発明において、前記エピシリコン膜は、ハードマスク膜よりも９０〜１１０Å薄く形成することを特徴とする。
本発明において、前記ＳＯＧ膜のエッチングは、トレンチ上段から１５０〜２００Å下の深さから残留するように遂行することを特徴とする。
本発明において、前記ＳＯＧ膜のエッチング後、そして、前記ＨＤＰ酸化膜の形成前、前記ＳＯＧ膜の緻密化のために熱処理を遂行するステップを更に含むことを特徴とする。
本発明において、前記熱処理は、ファーネスでＮ2雰囲気及び６００〜１０００℃の温度で遂行することを特徴とする。
本発明において、前記ＨＤＰ膜の形成後、前記ＨＤＰ膜を緻密化させるために熱処理を遂行するステップを更に含むことを特徴とする。
本発明において、前記熱処理は、ファーネスでＮ2またはＯ2雰囲気で７００〜１０００℃の温度で遂行することを特徴とする。
以上、本発明によれば、ＳＯＧ膜とＨＤＰ酸化膜とでフィールド酸化膜を形成することによって、ボイドフリーのフィールド酸化膜を形成することができる。また、本発明によれば、基板活性領域上に選択的エピシリコン膜を形成することによって、活性領域の両側面を露出させるためのフィールド酸化膜のエッチングの際、ＳＯＧ膜が露出及びエッチングされることを防止することができる。これによって、後続する洗浄工程で前記ＳＯＧ膜がエッチングされることを防止することができ、その結果、後続のゲート形成工程を信頼性よく進行することができるので、素子特性及び歩留まりを向上させることができる。その上、本発明によれば、エピシリコン膜の形成の際、不純物をドーピングさせることにより、トランジスタチャンネル地域のストレーン（strain）が調節できるので、チャンネルキャリアの移動度を増加させることができ、これによって、トランジスタの動作特性を向上させることができる。
本発明によれば、フィールド領域のトレンチ埋込み特性を向上させることができ、突起型トランジスタの性能を向上させることができるので、素子の歩留まりの増大は勿論、特性改善の効果を期待することができ、延いては、より微細なパターンを使用する更に高集積化した半導体素子を製造することができる。
以下、添付の図面を参照しつつ本発明の好ましい実施形態を詳細に説明する。
図１は本発明に係る突起型トランジスタ製造方法を説明するための平面図である。
図１は本発明に係る突起型トランジスタ製造方法を説明するための平面図である。
図示の通り、シリコン基板１０は多数の活性領域１２及び前記活性領域１２を限定するフィールド領域１４を有する。フィールド酸化膜９０が前記フィールド領域１４に形成される。ゲート１００が前記活性領域１２及びフィールド領域１４上に配置されるように形成される。
図２Ａ乃至図２Ｆは図１のＸ−Ｘ’線による工程別断面図であり、図３Ａ乃至図３Ｆは図１のＹ−Ｙ’線による工程別断面図である。
図２Ａ及び図３Ａを参照して、活性領域及びフィールド領域が備えられたシリコン基板１０上に３００〜１０００Åの厚さでハードマスク膜２０を形成する。前記ハードマスク膜２０は、パッド酸化膜とパッド窒化膜との積層膜で形成する。次に、前記ハードマスク膜２０をエッチングして基板フィールド領域を露出させた後、前記露出した基板フィールド領域をエッチングしてトレンチ３０を形成する。
次に、前記トレンチ３０が形成された基板結果物に対して側壁酸化工程を遂行し、これを通じて、前記トレンチ３０の表面に側壁酸化膜４０を形成する。その後、前記側壁酸化膜４０を含んだ基板の全面上にライナー窒化膜５０を蒸着する。
図２Ｂ及び図３Ｂを参照して、前記トレンチ３０を埋込むようにライナー窒化膜５０上に流動性の良いＳＯＧ膜６０を蒸着した後、前記ハードマスク膜２０が露出する時までＳＯＧ膜６０とライナー窒化膜５０とをＣＭＰ（Chemical Mechanical Polishing：化学機械研磨）する。ここで、前記ＳＯＧ膜６０は、ＳＯＧ溶液をスピンコーティングした後、ベーキング（baking）を行ってＳＯＧ溶液内に残留するソルベントを排出させ、そして、ファーネス（furnace）で３００〜７００℃の温度で熱処理して硬化させることによって形成される。前記トレンチ３０の埋込みが流動性の良いＳＯＧ膜６０を用いてなされることによってボイドフリー（void free）の埋込み特性が得られる。
図２Ｃ及び図３Ｃを参照して、前記ハードマスク膜を除去して基板活性領域を露出させる。その後、前記露出した基板活性領域上に選択的エピタキシャル成長（Selective Epitaxial Growth；ＳＥＧ）工程によりエピシリコン膜７０を形成する。前記ＳＥＧ工程はファーネスで６００〜１０００℃の温度で進行し、そして、ＳｉＨ4、Ｓｉ2Ｈ6またはＳｉＣｌ2Ｈ2のうち、いずれか１つをソースガスとして使用して進行する。
前記エピシリコン膜７０は、ハードマスク膜よりも９０〜１１０Å程度薄く形成し、併せて、ＧｅまたはＰの不純物がドーピングされるように形成する。前記エピシリコン膜７０はＳｉとＳｉＧｅとを順次に積層して形成したり、または、ＳｉとＳｉＧｅとを所望する厚さが得られるまで少なくとも２回以上交互に積層して形成する。
ここで、本発明によれば、活性領域に選択的にエピシリコン膜を形成することによって、後続での前記エピシリコン膜の両側面を露出させるためのフィールド酸化膜のエッチングの際、ＳＯＧ膜の露出が防止でき、これによって、後続の洗浄工程でＳＯＧ膜の側面がエッチングされることを防止することができる。したがって、本発明によれば、前記ＳＯＧ膜の側面がエッチングされることによって問題が生じることを防止することができる。
また、本発明によれば、エピシリコン膜７０の形成の際、不純物を添加することによって、チャンネルキャリア（channel carrier）の移動度を増加させることができ、これによって、トランジスタの動作性能を向上させることができる。
図２Ｄ及び図３Ｄを参照して、ＳＯＧ膜６０をふっ酸（ＨＦ）溶液を利用して前記ＳＯＧ膜６０がトレンチの上段から１５０〜２００Å下の深さから残留するようにエッチングする。その後、前記ＳＯＧ膜６０がエッチングされた基板結果物に対して前記ＳＯＧ膜６０の緻密化のためにファーネス内でＮ2雰囲気及び６００〜１０００℃の温度で熱処理を遂行する。次に、前記ＳＯＧ膜６０を含んだエピシリコン膜７０の上にＨＤＰ酸化膜８０を蒸着した後、前記エピシリコン膜７０が露出する時まで前記ＨＤＰ酸化膜８０をＣＭＰしてフィールド酸化膜９０を形成する。
ここで、本発明によれば、トレンチ３０の下層部は流動性の良いＳＯＧ膜で埋込み、トレンチの上層部はＨＤＰ酸化膜で埋込むことによって、トレンチの深さに関わらず、 ボイドフリー（void free）のフィールド酸化膜９０を形成することができる。
一方、前記ＨＤＰ酸化膜８０を形成した後には前記ＨＤＰ酸化膜８０を緻密化させるために基板結果物に対して熱処理を遂行することが好ましく、この時の熱処理はファーネスでＮ2またはＯ2雰囲気及び７００〜１０００℃の温度で遂行する。
図２Ｅ及び図３Ｅを参照して、前記エピシリコン膜７０の両側面が露出するようにフィールド酸化膜９０のＨＤＰ酸化膜８０をエッチングする。この際、前記ＳＯＧ膜６０はエッチングされない。
ここで、本発明によれば、基板活性領域上にエピシリコン膜７０を形成することによって、前記活性領域の両側面を突出させるためのフィールド酸化膜９０のエッチングの際、ＳＯＧ膜６０の露出を防止することができる。したがって、本発明によれば、前記ＳＯＧ膜６０が後続の洗浄工程でエッチングされることが防止でき、結局、素子歩留まりの低下及び素子特性の低下を防止することができる。
図２Ｆ及び図３Ｆを参照して、前記両側面が露出したエピシリコン膜７０を含んだフィールド酸化膜９０上にゲート絶縁膜１００ａとゲート導電膜１００ｂ及びゲートハードマスク膜１００ｃとを順次に形成した後、ゲートハードマスク膜１００ｃとゲート導電膜１００ｂ及びゲート絶縁膜１００ａとをエッチングしてゲート１００を形成する。
以後、図示してはいないが、前記ゲートの両側のエピシリコン膜７０内にソース／ドレーン領域を形成する工程を含む公知された一連の後続工程を順次に進行して本発明に係る突起型トランジスタを製造する。
以上、ここでは、本発明を特定の実施形態に関連して図示及び説明したが、本発明がそれに限るのではなく、特許請求範囲は本発明の精神と分野から外れない限度内で、本発明が多様に改造及び変形できるということを当業界で通常の知識を有する者であれば容易に分かる。
１０ シリコン基板
１２ 活性領域
１４ フィールド領域
２０ ハードマスク膜
３０ トレンチ
４０ 側壁酸化膜
５０ ライナー窒化膜
６０ ＳＯＧ膜
７０ エピシリコン膜
８０ ＨＤＰ酸化膜
９０ フィールド酸化膜
１００ ゲート
１００ａ ゲート絶縁膜
１００ｂ ゲート導電膜
１００ｃ ゲートハードマスク膜
１２ 活性領域
１４ フィールド領域
２０ ハードマスク膜
３０ トレンチ
４０ 側壁酸化膜
５０ ライナー窒化膜
６０ ＳＯＧ膜
７０ エピシリコン膜
８０ ＨＤＰ酸化膜
９０ フィールド酸化膜
１００ ゲート
１００ａ ゲート絶縁膜
１００ｂ ゲート導電膜
１００ｃ ゲートハードマスク膜
Claims (13)
- 活性領域及びフィールド領域を有するシリコン基板上に前記フィールド領域を露出させるハードマスク膜を形成するステップと、
前記露出した基板フィールド領域をエッチングしてトレンチを形成するステップと、
前記トレンチ内にＳＯＧ（Spin On Glass）膜を埋込むステップと、
前記ハードマスク膜を除去して基板活性領域を露出させるステップと、
前記露出した基板活性領域上にエピシリコン膜を形成するステップと、
前記トレンチ内の下層部のみ埋込むようにＳＯＧ膜をエッチングするステップと、
前記トレンチを埋込むようにエッチングされたＳＯＧ膜上にＨＤＰ（High Density Plasma）酸化膜を形成して、前記ＳＯＧ膜とＨＤＰ酸化膜からなるフィールド酸化膜を形成するステップと、
前記エピシリコン膜の両側面が露出するようにフィールド酸化膜のＨＤＰ酸化膜をエッチングするステップと、
前記両側面が露出したエピシリコン膜及びフィールド酸化膜上にゲートを形成するステップと、
を含むことを特徴とする突起型トランジスタ製造方法。 - 前記ハードマスク膜は、パッド酸化膜とパッド窒化膜の積層膜であることを特徴とする請求項１に記載の突起型トランジスタ製造方法。
- 前記ハードマスク膜は、３００〜１０００Åの厚さで形成することを特徴とする請求項１に記載の突起型トランジスタ製造方法。
- 前記エピシリコン膜を形成するステップは、ファーネスで６００〜１０００℃の温度で遂行することを特徴とする請求項１に記載の突起型トランジスタ製造方法。
- 前記エピシリコン膜は、ＳｉＨ4、Ｓｉ2Ｈ6及びＳｉＣｌ2Ｈ2から構成されたグループから選択されるいずれか１つをソースガスとして使用して形成することを特徴とする請求項１に記載の突起型トランジスタ製造方法。
- 前記エピシリコン膜は、ＧｅまたはＰの不純物をドーピングさせて形成することを特徴とする請求項１に記載の突起型トランジスタ製造方法。
- 前記エピシリコン膜は、ＳｉとＳｉＧｅとを順次に積層して形成する、または、ＳｉとＳｉＧｅとを所望する厚さが得られるまで少なくとも２回以上交互に積層して形成することを特徴とする請求項１に記載の突起型トランジスタ製造方法。
- 前記エピシリコン膜は、ハードマスク膜よりも９０〜１１０Å薄く形成することを特徴とする請求項１に記載の突起型トランジスタ製造方法。
- 前記ＳＯＧ膜のエッチングは、トレンチ上段から１５０〜２００Å下の深さから残留するように遂行することを特徴とする請求項１に記載の突起型トランジスタ製造方法。
- 前記ＳＯＧ膜のエッチング後、そして、前記ＨＤＰ酸化膜の形成前、前記ＳＯＧ膜の緻密化のために熱処理を遂行するステップを更に含むことを特徴とする請求項１に記載の突起型トランジスタ製造方法。
- 前記熱処理は、ファーネスでＮ2雰囲気及び６００〜１０００℃の温度で遂行することを特徴とする請求項１０に記載の突起型トランジスタ製造方法。
- 前記ＨＤＰ膜の形成後、前記ＨＤＰ膜を緻密化させるために熱処理を遂行するステップを更に含むことを特徴とする請求項１に記載の突起型トランジスタ製造方法。
- 前記熱処理は、ファーネスでＮ2またはＯ2雰囲気で７００〜１０００℃の温度で遂行することを特徴とする請求項１２に記載の突起型トランジスタ製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050128607A KR100713924B1 (ko) | 2005-12-23 | 2005-12-23 | 돌기형 트랜지스터 및 그의 형성방법 |
| KR10-2005-0128607 | 2005-12-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007173789A JP2007173789A (ja) | 2007-07-05 |
| JP5105835B2 true JP5105835B2 (ja) | 2012-12-26 |
Family
ID=38194360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006314879A Expired - Fee Related JP5105835B2 (ja) | 2005-12-23 | 2006-11-21 | 突起型トランジスタ製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7655534B2 (ja) |
| JP (1) | JP5105835B2 (ja) |
| KR (1) | KR100713924B1 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100843016B1 (ko) | 2007-03-14 | 2008-07-01 | 주식회사 하이닉스반도체 | 반도체 소자의 액티브 구조 |
| US7687355B2 (en) | 2007-03-30 | 2010-03-30 | Hynix Semiconductor Inc. | Method for manufacturing fin transistor that prevents etching loss of a spin-on-glass insulation layer |
| KR100929636B1 (ko) | 2007-03-30 | 2009-12-03 | 주식회사 하이닉스반도체 | 핀 트랜지스터 제조방법 |
| KR100870297B1 (ko) * | 2007-04-27 | 2008-11-25 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR100984859B1 (ko) * | 2008-04-29 | 2010-10-04 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 및 그 형성방법 |
| KR20110100464A (ko) * | 2010-03-04 | 2011-09-14 | 삼성전자주식회사 | 반도체 메모리 장치 |
| US9761666B2 (en) * | 2011-06-16 | 2017-09-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strained channel field effect transistor |
| US9012286B2 (en) | 2012-04-12 | 2015-04-21 | Globalfoundries Inc. | Methods of forming FinFET semiconductor devices so as to tune the threshold voltage of such devices |
| US8580642B1 (en) | 2012-05-21 | 2013-11-12 | Globalfoundries Inc. | Methods of forming FinFET devices with alternative channel materials |
| US8673718B2 (en) | 2012-07-09 | 2014-03-18 | Globalfoundries Inc. | Methods of forming FinFET devices with alternative channel materials |
| US8815659B2 (en) | 2012-12-17 | 2014-08-26 | Globalfoundries Inc. | Methods of forming a FinFET semiconductor device by performing an epitaxial growth process |
| KR102025309B1 (ko) * | 2013-08-22 | 2019-09-25 | 삼성전자 주식회사 | 반도체 장치 및 그 제조 방법 |
| US9379106B2 (en) | 2013-08-22 | 2016-06-28 | Samsung Electronics Co., Ltd. | Semiconductor devices having 3D channels, and methods of fabricating semiconductor devices having 3D channels |
| US9269628B1 (en) | 2014-12-04 | 2016-02-23 | Globalfoundries Inc. | Methods of removing portions of at least one fin structure so as to form isolation regions when forming FinFET semiconductor devices |
| US10141305B2 (en) * | 2016-09-15 | 2018-11-27 | Qualcomm Incorporated | Semiconductor devices employing field effect transistors (FETs) with multiple channel structures without shallow trench isolation (STI) void-induced electrical shorts |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100332108B1 (ko) * | 1999-06-29 | 2002-04-10 | 박종섭 | 반도체 소자의 트랜지스터 및 그 제조 방법 |
| KR100500923B1 (ko) * | 2000-05-23 | 2005-07-14 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| US6429061B1 (en) * | 2000-07-26 | 2002-08-06 | International Business Machines Corporation | Method to fabricate a strained Si CMOS structure using selective epitaxial deposition of Si after device isolation formation |
| JP4832629B2 (ja) * | 2000-10-04 | 2011-12-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| KR100354439B1 (ko) * | 2000-12-08 | 2002-09-28 | 삼성전자 주식회사 | 트렌치 소자 분리막 형성 방법 |
| KR100512167B1 (ko) * | 2001-03-12 | 2005-09-02 | 삼성전자주식회사 | 트렌치 소자 분리형 반도체 장치 및 트렌치형 소자 분리막형성방법 |
| US20020171107A1 (en) * | 2001-05-21 | 2002-11-21 | Baohong Cheng | Method for forming a semiconductor device having elevated source and drain regions |
| CN100437970C (zh) * | 2003-03-07 | 2008-11-26 | 琥珀波系统公司 | 一种结构及用于形成半导体结构的方法 |
| JP2004311487A (ja) * | 2003-04-02 | 2004-11-04 | Hitachi Ltd | 半導体装置の製造方法 |
| KR100487567B1 (ko) * | 2003-07-24 | 2005-05-03 | 삼성전자주식회사 | 핀 전계효과 트랜지스터 형성 방법 |
| KR100506460B1 (ko) * | 2003-10-31 | 2005-08-05 | 주식회사 하이닉스반도체 | 반도체소자의 트랜지스터 및 그 형성방법 |
| US7118987B2 (en) * | 2004-01-29 | 2006-10-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of achieving improved STI gap fill with reduced stress |
| US7045432B2 (en) * | 2004-02-04 | 2006-05-16 | Freescale Semiconductor, Inc. | Method for forming a semiconductor device with local semiconductor-on-insulator (SOI) |
| US7154159B2 (en) * | 2004-02-24 | 2006-12-26 | Nanya Technology Corporation | Trench isolation structure and method of forming the same |
| US7154118B2 (en) * | 2004-03-31 | 2006-12-26 | Intel Corporation | Bulk non-planar transistor having strained enhanced mobility and methods of fabrication |
| TWI299519B (en) * | 2005-09-28 | 2008-08-01 | Promos Technologies Inc | Method of fabricating shallow trench isolation structure |
-
2005
- 2005-12-23 KR KR1020050128607A patent/KR100713924B1/ko not_active IP Right Cessation
-
2006
- 2006-11-08 US US11/594,579 patent/US7655534B2/en not_active Expired - Fee Related
- 2006-11-21 JP JP2006314879A patent/JP5105835B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20070148840A1 (en) | 2007-06-28 |
| KR100713924B1 (ko) | 2007-05-07 |
| US7655534B2 (en) | 2010-02-02 |
| JP2007173789A (ja) | 2007-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5105835B2 (ja) | 突起型トランジスタ製造方法 | |
| CN107887264B (zh) | 在半导体条中形成掺杂区 | |
| US9343551B2 (en) | Methods for manufacturing a fin structure of semiconductor device | |
| JP6106310B2 (ja) | ハイブリッド能動フィールドギャップ拡張ドレインｍｏｓトランジスタ | |
| KR100657098B1 (ko) | 전계 효과 트랜지스터 및 전계 효과 트랜지스터 제조 방법 | |
| US7704808B2 (en) | Methods of forming semiconductor-on-insulating (SOI) field effect transistors with body contacts | |
| US20160163700A1 (en) | Fin Deformation Modulation | |
| TW201806157A (zh) | 半導體結構及其製作方法 | |
| US9601568B2 (en) | Semiconductor device including STI structure | |
| JP2008533705A (ja) | 高電圧コンポーネントを備えた、トレンチ絶縁されたｓｏｉ集積回路へのキャリア基板コンタクトの作製 | |
| CN1835248A (zh) | 悬空硅层的金属氧化物半导体场效应晶体管及其制造方法 | |
| CN104425520B (zh) | 半导体器件及形成方法 | |
| CN104332410A (zh) | 一种鳍式场效应晶体管的制造方法 | |
| US7858489B2 (en) | Method for manufacturing semiconductor device capable of increasing current drivability of PMOS transistor | |
| CN108878361A (zh) | 半导体器件及其制造方法 | |
| US8816400B2 (en) | SiGe HBT having deep pseudo buried layer and manufacturing method thereof | |
| US11387138B2 (en) | Integrated circuit isolation feature and method of forming the same | |
| JP2021153163A (ja) | 半導体装置の製造方法、および半導体装置 | |
| KR100730466B1 (ko) | 트렌치 트랜지스터 및 그의 제조 방법 | |
| EP4231343A2 (en) | Semiconductor device and method for fabricating the same | |
| JP4572541B2 (ja) | 半導体装置の製造方法 | |
| US7563654B2 (en) | Method of manufacturing semiconductor device for formation of pin transistor | |
| KR100519648B1 (ko) | 반도체 소자의 제조 방법 | |
| CN116525450A (zh) | 一种ldmos器件及其制造方法 | |
| CN104362097A (zh) | 一种鳍式场效应晶体管的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090918 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20120227 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20120418 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120911 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120913 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121002 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151012 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |