CN104362097A - 一种鳍式场效应晶体管的制造方法 - Google Patents

一种鳍式场效应晶体管的制造方法 Download PDF

Info

Publication number
CN104362097A
CN104362097A CN201410619396.8A CN201410619396A CN104362097A CN 104362097 A CN104362097 A CN 104362097A CN 201410619396 A CN201410619396 A CN 201410619396A CN 104362097 A CN104362097 A CN 104362097A
Authority
CN
China
Prior art keywords
fin
hard mask
effect transistor
field effect
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410619396.8A
Other languages
English (en)
Inventor
鲍宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410619396.8A priority Critical patent/CN104362097A/zh
Publication of CN104362097A publication Critical patent/CN104362097A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Abstract

本发明提供一种鳍式场效应晶体管的制造方法,在回刻蚀介质层以形成鳍部之间的浅沟槽隔离结构之前,先将鳍部上表面预先形成的两层硬掩膜层中的顶层去除,然后在整个器件表面形成盖层,所述盖层相当于增加浅沟槽填充物的宽度,并改善浅沟槽填充物的形貌,降低回刻蚀窗口的深宽比,从而改善回刻蚀后浅沟槽隔离结构表面的平坦度,同时剩余的硬掩膜层可以保持鳍部暴露出的侧面结构,最终提高鳍式场效应晶体管的器件性能。

Description

一种鳍式场效应晶体管的制造方法
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种鳍式场效应晶体管的制造方法。
背景技术
MOS晶体管通过在栅极施加电压,调节通过沟道区域的电流来产生开关信号。但当半导体技术进入45纳米以下节点时,传统的平面式MOS晶体管对沟道电流的控制能力变弱,造成严重的漏电流。即所谓的短沟道效应(SCE:short-channel effects)更容易发生。
由于这样的原因,平面CMOS晶体管渐渐向三维(3D)鳍式场效应晶体管(Fin Field Effect Transistor,FinFET)器件结构过渡。在FinFET中,栅至少可以从两侧对超薄体进行控制,具有比平面MOSFET器件强得多的栅对沟道的控制能力,能够很好的抑制短沟道效应,而且相对其它器件具有更好的集成电路生产技术的兼容性。
鳍式场效应晶体管(Fin FET)是一种常见的多栅器件,图1示出了现有技术的一种鳍式场效应晶体管的立体结构示意图。如图1所示,其为鳍式场效应晶体管示意图,鳍式场效应晶体管是具有一从衬底10突出的有源区域,此结构狭长,故被称为鳍式结构(fin)12;相邻两个鳍式结构12之间形成有浅沟道隔离(STI)11;鳍式结构12和浅沟道隔离11的表面形成有栅极结构13;源/漏区(未示出)位于鳍式结构12上,栅极结构13的两侧;沟道区则位于栅极结构13下方、源/漏区之间的有源区域中(未图示)。对于Fin FET,鳍式结构12的顶部以及两侧的侧壁与栅极结构13相接触的部分都成为沟道区,即具有多个栅,有利于增大驱动电流,改善器件性能。
FinFET需要平坦的浅沟道隔离11的表面形貌。然而,现有技术中形成的方法是先刻蚀形成鳍,然后在鳍之间填充氧化物,并回刻蚀氧化物,露出足够的鳍高度,从而形成浅沟道隔离。由于鳍式结构12竖直的鳍不利于氧化物的填充,导致填充的氧化物表面形貌不一致,进而使得回刻蚀氧化物工艺很容易造成形成的浅沟道隔离11的表面形貌不平坦。这显然将大大降低器件的稳定性。
因此,需要一种新的鳍式场效应晶体管的制造方法,以避免部分上述缺陷。
发明内容
本发明的目的在于提供一种鳍式场效应晶体管的制造方法,能够提高浅沟槽隔离结构的表面形貌的平坦度。
为解决上述问题,本发明提供一种鳍式场效应晶体管的制造方法,包括以下步骤:
提供半导体衬底,在所述半导体衬底上依次形成第一硬掩膜层和第二硬掩膜层;
选择性蚀刻所述第二硬掩膜层、第一硬掩膜层和所述半导体衬底,以形成鳍部,所述鳍部两侧形成有浅沟槽而上表面仍然覆盖所述第一硬掩膜层和第二硬掩膜层;
在所述浅沟槽中填充介质层,所述介质层的上表面与所述第二硬掩膜上表面平坦一致;
去除所述第二硬掩膜层,并在所述介质层和暴露出的鳍部表面形成盖层;
采用回刻蚀工艺完全去除盖层并部分去除所述介质层,至所述鳍部上表面距离所述介质层上表面的预定高度。
进一步的,采用次常压化学汽相沉积(SACVD)工艺形成所述盖层。
进一步的,所述方法还包括:在形成所述盖层之后,对所述盖层进行热退火处理。
进一步的,所述盖层与所述介质层的材质相同或不同。
进一步的,所述介质层为氧化硅、氮氧化硅或者氧化硅-氮化硅-氧化硅构成的堆叠结构,所述盖层为氧化硅、氮化硅或氮氧化硅。
进一步的,所述第一硬掩膜层和第二硬掩膜层的材质为SiN,SiON,α-C,SiO2,BN,TiN,金属硅化物中的至少一种。
进一步的,所述第二硬掩膜层的厚度大于
进一步的,所述回刻蚀工艺为湿法刻蚀(wet etch)或者远程等离子刻蚀(remote plasma etch)。
进一步的,所述半导体衬底为纯硅、绝缘体上硅(SOI)、锗、锗硅、碳化硅、砷化镓或者绝缘体上锗。
进一步的,所述浅沟槽的侧壁为竖直结构,所述鳍部为上下一致的竖直结构;或者所述浅沟槽的侧壁具有倾斜度,所述回刻蚀工艺后,所述鳍部位于所述介质层上方的部分为垂直结构,而埋在所述介质层中的部分为倾斜结构。
与现有技术相比,本发明提供的鳍式场效应晶体管的制造方法,在回刻蚀介质层以形成鳍部之间的浅沟槽隔离结构之前,先将鳍部上表面预先形成的两层硬掩膜层中的顶层去除,然后在整个器件表面形成盖层,所述盖层相当于增加浅沟槽填充物的宽度,并改善浅沟槽填充物的形貌,降低回刻蚀窗口的深宽比,从而改善回刻蚀后浅沟槽隔离结构表面的平坦度,同时剩余的硬掩膜层可以保持鳍部暴露出的侧面结构,最终提高鳍式场效应晶体管的器件性能。
附图说明
图1是现有技术中一种鳍式场效应晶体管的器件剖面结构示意图;
图2为本发明一实施例的鳍式场效应晶体管的制造方法流程图;
图3A至3D为图2所示的鳍式场效应晶体管制造方法中的器件剖面结构示意图;
图4A至4D为本发明另一实施例的的鳍式场效应晶体管制造方法中的器件剖面结构示意图。
具体实施方式
为使本发明的目的、特征更明显易懂,下面结合附图对本发明的具体实施方式作进一步的说明,然而,本发明可以用不同的形式实现,不应认为只是局限在所述的实施例。
请参考图2,本发明一实施例提供一种鳍式场效应晶体管的制造方法,包括以下步骤:
S1,提供半导体衬底,在所述半导体衬底上依次形成第一硬掩膜层和第二硬掩膜层;
S2,选选择性蚀刻所述第二硬掩膜层、第一硬掩膜层和所述半导体衬底,以形成鳍部,所述鳍部两侧形成有浅沟槽而上表面仍然覆盖所述第一硬掩膜层和第二硬掩膜层;
S3,在所述浅沟槽中填充介质层,所述介质层的上表面与所述第二硬掩膜上表面平坦一致;
S4,去除所述第二硬掩膜层,并在所述介质层和暴露出的鳍部表面形成盖层;
S5,采用回刻蚀工艺完全去除盖层并部分去除所述介质层,至所述鳍部上表面距离所述介质层上表面的预定高度。
请参考图3A,在步骤S1中,提供的半导体衬底300可以是任何半导体材料且可以包括已知结构,例如可以包括梯度层或埋氧层。在实施例中,半导体衬底300包括可以是非掺杂的或掺杂的(诸如p型、n型或它们的组合)块状硅。也可以使用适用于半导体器件形成的其他材料。诸如锗、石英、蓝宝石以及玻璃的其他材料可以可选地用于半导体衬底300。可选地,半导体衬底300可以是硅或者绝缘体上硅(SOI)、锗、锗硅、碳化硅、砷化镓或者绝缘体上锗,本实施中所述半导体衬底300的材料为硅。在所述半导体衬底300上沉积SiN(氮化硅)、SiON(氮氧化硅)、α-C(阿尔法碳)、SiO2(二氧化硅)、BN(氮化硼)、TiN(氮化钛)或金属硅化物等硬掩膜材料分别形成第一硬掩膜层302a和第二硬掩膜层302b。第一硬掩膜层302a和第二硬掩膜层302b的材质可以相同,也可以不同。为实现鳍部光刻图案良好的转移效果,第二硬掩膜层30b2优选为氮化硅层,厚度大于
请继续参考图3A,在步骤S2中,以第一硬掩膜层302a和第二硬掩膜层302b为掩膜,使用光刻技术、干法刻蚀工艺通过图案化和蚀刻半导体衬底300来形成鳍部301。相邻鳍部301之间为浅沟槽306a(鳍部301两侧形成有浅沟槽306a),鳍部301上表面仍然覆盖第一硬掩膜层302a和第二硬掩膜层302b;剩余的第一硬掩膜层302a和第二硬掩膜层302b在诸如蚀刻的接下来的工艺步骤中保护下面的鳍部301。本步骤的干法刻蚀的刻蚀气体可以是例如为溴化氢、六氟化硫及氦气等气体。本实施例中,刻蚀后形成的鳍部301,其剖面结构为上下宽度一致的竖直结构(矩形),利用该竖直结构可以增强栅极对沟道的静电控制,减小整个芯片的面积,提高芯片上器件的集成密度,由此满足一些产品的制作要求。请参考图3B,在步骤S3中,在所述浅沟槽内填充介质层(即隔离材料)303,可采用已知的化学气相沉积或物理气相沉积工艺进行氧化层的填充,例如通过使用正硅酸乙酯(TEOS)和氧作为前体的化学汽相沉积(CVD)技术来形成该介质层303,或者通过将诸如氧、氮、碳等离子注入到半导体衬底300内来形成介质层303。然后,经化学机械平坦化工艺使得介质层303表面与第二硬掩膜层302b上表面齐平。
接着,请参考图3C,在步骤S4中,去除第二硬掩膜层302b,并采用例如次常压化学汽相沉积(SACVD)工艺等具有保形性的制程在器件表面形成盖层304,在形成所述盖层304之后,可以对所述盖层304进行高温退火(例如热退火处理)以增强其致密性。盖层304与介质层303的材质可以相同,也可以不同。本实施例中,盖层304与介质层303均为氧化硅。盖层304可以增加浅沟槽中填充物的宽度(可以看做是填充物宽度使得填充物延伸在浅沟槽口外),来改善浅沟槽填充物的形貌。
接着,请参考图3D,在步骤S5中,回刻蚀盖层304和介质层303,形成浅沟道隔离结构306。具体的,可以采用远程等离子干法刻蚀或者湿法刻蚀工艺进行回刻蚀,其中所述湿法刻蚀工艺为采用稀释的氢氟酸或者盐酸或者磷酸进行刻蚀。盖层304的存在,降低了回刻蚀窗口的深宽比,提高了浅沟槽填充物的表面形貌一致性,从而改善了回刻蚀后浅沟槽隔离结构表面的平坦度。第一硬掩膜层302a保护其下面的鳍部在回刻蚀过程中的形貌,尤其是侧面形貌,同时有利于形成鳍部301的双台阶结构。本实施例中,盖层304在第二硬掩膜层移除后的区域中未填满,以使得在回刻蚀工艺中起自对准的作用,提高了工艺效率和刻蚀精度,进而改善器件性能。本实施例中,回刻蚀完毕后,浅沟道隔离结构306的表面低于鳍部301的上表面,鳍部301的剖面结构为上下宽度一致的竖直结构(矩形),即暴露于介质层上方的垂直部分301a和埋在介质层303中的埋层部分301b的宽度一致。利用该竖直结构可以增强栅极对沟道的静电控制,减小整个芯片的面积,提高芯片上器件的集成密度,由此满足一些产品的制作要求。同时,调节回刻蚀深度来调节上下两部分之间的平台高度(也可以看做是上下两部分的相对位置),即垂直部分301a和埋层部分301b之间的高度比,可以实现最佳的器件性能。
本实施例中,在步骤S5之后,可以去除第一硬掩膜层302a,也可以保留。还可以继续在鳍部301位置进行离子注入,形成源区与漏区,之后在源区与漏区之间的沟道区上形成栅极氧化层及栅极。从而完成鳍式场效应晶体管的制作。
请参考图4A至4D,在本发明的另一实施例中,依照图2所示的鳍式场效应晶体管的制造方法流程,通过与图3A至3D不同的工艺参数控制,可以形成不同的鳍式场效应晶体管。例如,在步骤S2中,刻蚀后形成的鳍部301,其剖面结构可以为梯形,即上窄下宽的结构,其底角能够在后续浅沟槽中填充隔离材料时起到较优的效果,避免鳍部垂直结构不利于浅沟槽填充的缺点,可以避免填充空洞缺陷的形成。这种结构相对图3A中的结构来说,器件集成密度相对较大,可以满足另一些产品的制作要求。请参考图4D,进而在步骤S5中,回刻蚀后,鳍部301被刻蚀为斜率不同的上下两部分:暴露于介质层上方的垂直部分301a和埋在介质层303中的埋层部分301b。且调节回刻蚀深度来调节上下两部分之间的平台高度(也可以看做是上下两部分的相对位置),即垂直部分301a和埋层部分301b之间的平台高度,可以实现最佳的器件性能。
综上所述,本发明提供的鳍式场效应晶体管的制造方法,在回刻蚀介质层以形成鳍部之间的浅沟槽隔离结构之前,先将鳍部上表面预先形成的两层硬掩膜层中的顶层去除,然后在整个器件表面形成盖层,所述盖层相当于增加浅沟槽填充物的宽度,并改善浅沟槽填充物的形貌,降低回刻蚀窗口的深宽比,从而改善回刻蚀后浅沟槽隔离结构表面的平坦度,同时剩余的硬掩膜层可以保持鳍部暴露出的侧面结构,最终提高鳍式场效应晶体管的器件性能。
显然,本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种鳍式场效应晶体管的制造方法,其特征在于,包括:
提供半导体衬底,在所述半导体衬底上依次形成第一硬掩膜层和第二硬掩膜层;
选择性蚀刻所述第二硬掩膜层、第一硬掩膜层和所述半导体衬底,以形成鳍部,所述鳍部两侧形成有浅沟槽而上表面仍然覆盖所述第一硬掩膜层和第二硬掩膜层;
在所述浅沟槽中填充介质层,所述介质层的上表面与所述第二硬掩膜上表面平坦一致;
去除所述第二硬掩膜层,并在所述介质层和暴露出的鳍部表面形成盖层;
采用回刻蚀工艺完全去除盖层并部分去除所述介质层,至所述鳍部上表面距离所述介质层上表面的预定高度。
2.如权利要求1所述的鳍式场效应晶体管的制造方法,其特征在于,采用次常压化学汽相沉积工艺形成所述盖层。
3.如权利要求2所述的鳍式场效应晶体管的制造方法,其特征在于,还包括:在形成所述盖层之后,对所述盖层进行热退火处理。
4.如权利要求1所述的鳍式场效应晶体管的制造方法,其特征在于,所述盖层与所述介质层的材质相同或不同。
5.如权利要求4所述的鳍式场效应晶体管的制造方法,其特征在于,所述介质层为氧化硅、氮氧化硅或者氧化硅-氮化硅-氧化硅构成的堆叠结构,所述盖层为氧化硅、氮化硅或氮氧化硅。
6.如权利要求1所述的鳍式场效应晶体管的制造方法,其特征在于,所述第一硬掩膜层和第二硬掩膜层的材质为SiN,SiON,α-C,SiO2,BN,TiN,金属硅化物中的至少一种。
7.如权利要求1所述的鳍式场效应晶体管的制造方法,其特征在于,所述第二硬掩膜层的厚度大于
8.如权利要求1所述的鳍式场效应晶体管的制造方法,其特征在于,所述回刻蚀工艺为湿法刻蚀或远程等离子刻蚀。
9.如权利要求1所述的鳍式场效应晶体管的制造方法,其特征在于,所述半导体衬底为纯硅、绝缘体上硅、锗、锗硅、碳化硅、砷化镓或者绝缘体上锗。
10.如权利要求1所述的鳍式场效应晶体管的制造方法,其特征在于,所述浅沟槽的侧壁为竖直结构,所述鳍部为上下一致的竖直结构;或者所述浅沟槽的侧壁具有倾斜度,所述回刻蚀工艺后,所述鳍部位于所述介质层上方的部分为垂直结构,而埋在所述介质层中的部分为倾斜结构。
CN201410619396.8A 2014-11-05 2014-11-05 一种鳍式场效应晶体管的制造方法 Pending CN104362097A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410619396.8A CN104362097A (zh) 2014-11-05 2014-11-05 一种鳍式场效应晶体管的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410619396.8A CN104362097A (zh) 2014-11-05 2014-11-05 一种鳍式场效应晶体管的制造方法

Publications (1)

Publication Number Publication Date
CN104362097A true CN104362097A (zh) 2015-02-18

Family

ID=52529349

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410619396.8A Pending CN104362097A (zh) 2014-11-05 2014-11-05 一种鳍式场效应晶体管的制造方法

Country Status (1)

Country Link
CN (1) CN104362097A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111446211A (zh) * 2019-01-17 2020-07-24 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1202726A (zh) * 1997-06-13 1998-12-23 日本电气株式会社 一种半导体器件的制造方法
US6114220A (en) * 1998-11-18 2000-09-05 United Microelectronics Corp. Method of fabricating a shallow trench isolation
CN103515282A (zh) * 2012-06-20 2014-01-15 中芯国际集成电路制造(上海)有限公司 一种鳍式场效应晶体管及其形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1202726A (zh) * 1997-06-13 1998-12-23 日本电气株式会社 一种半导体器件的制造方法
US6114220A (en) * 1998-11-18 2000-09-05 United Microelectronics Corp. Method of fabricating a shallow trench isolation
CN103515282A (zh) * 2012-06-20 2014-01-15 中芯国际集成电路制造(上海)有限公司 一种鳍式场效应晶体管及其形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111446211A (zh) * 2019-01-17 2020-07-24 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111446211B (zh) * 2019-01-17 2022-10-04 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Similar Documents

Publication Publication Date Title
US11380589B2 (en) Selective removal of semiconductor fins
US10355108B2 (en) Method of forming a fin field effect transistor comprising two etching steps to define a fin structure
US9343551B2 (en) Methods for manufacturing a fin structure of semiconductor device
KR101372603B1 (ko) 핀 전계 효과 트랜지스터의 게이트 스택
TWI570915B (zh) 半導體裝置以及製造鰭式場效電晶體裝置的方法
TWI509736B (zh) 半導體結構及其形成方法
TWI699885B (zh) 半導體結構與其製作方法
US20080001187A1 (en) Bulk FinFET Device
KR20200017281A (ko) 반도체 소자
CN107342324A (zh) 半导体器件
TW202013518A (zh) 半導體裝置的製作方法
KR20140101259A (ko) 감소된 기생 캐패시턴스를 갖는 fⅰnfet 및 그 형성방법
KR20160059862A (ko) 반도체 장치 및 그 제조 방법
CN105529357A (zh) 用于FinFET的方法和结构
CN111106176B (zh) 半导体器件及其制造方法及包括该半导体器件的电子设备
CN104037088A (zh) 鳍式场效应晶体管的制造方法
CN104332410B (zh) 一种鳍式场效应晶体管的制造方法
KR102246280B1 (ko) 반도체 소자 및 그 제조 방법
TWI807067B (zh) 半導體結構與其形成方法、鰭狀場效電晶體裝置、與閘極結構
CN103839820A (zh) 半导体器件制造方法
CN103839819A (zh) 半导体器件及其制造方法
US20180219079A1 (en) Spacers for tight gate pitches in field effect transistors
US7858489B2 (en) Method for manufacturing semiconductor device capable of increasing current drivability of PMOS transistor
CN103839818A (zh) 半导体器件制造方法
CN104103506A (zh) 半导体器件制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150218

RJ01 Rejection of invention patent application after publication