CN104037088A - 鳍式场效应晶体管的制造方法 - Google Patents

鳍式场效应晶体管的制造方法 Download PDF

Info

Publication number
CN104037088A
CN104037088A CN201410275989.7A CN201410275989A CN104037088A CN 104037088 A CN104037088 A CN 104037088A CN 201410275989 A CN201410275989 A CN 201410275989A CN 104037088 A CN104037088 A CN 104037088A
Authority
CN
China
Prior art keywords
fin formula
hard mask
formula structure
field effect
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410275989.7A
Other languages
English (en)
Inventor
鲍宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410275989.7A priority Critical patent/CN104037088A/zh
Publication of CN104037088A publication Critical patent/CN104037088A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • H01L29/1033Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure

Abstract

本发明提供一种鳍式场效应晶体管的制造方法,在一半导体衬底上形成用于定义栅极的栅极硬掩膜以及围绕在所述栅极硬掩膜侧面的侧墙硬掩膜,通过利用侧墙硬掩膜作为自对准硬掩膜,先对半导体衬底形成具有倾斜侧面的第一鳍式结构,然后在第一鳍式结构之间形成浅沟槽隔离,接着移除侧墙硬掩膜,进行第二次刻蚀,最终获得了上下宽度不同的鳍式场效应晶体管,由于在填充氧化层形成所述浅沟槽隔离时第一鳍式结构的侧面为倾斜斜面,从而增加了填充工艺窗口,减少填充空隙,提高器件性能。

Description

鳍式场效应晶体管的制造方法
技术领域
本发明涉及半导体制造领域,尤其涉及一种鳍式场效应晶体管的制造方法。
背景技术
为了跟上摩尔定律的脚步,人们不得不不断地缩小MOSFET晶体管的特征尺寸。这样做可以带来增加芯片密度,提高MOSFET的开关速度等好处。随着器件的特征尺寸(CD,Critical Dimension)进一步下降,器件沟道长度缩短,漏极与源极的距离也随之缩短,这样一来栅极对沟道的控制能力变差,栅极电压夹断(pinch off)沟道的难度也越来越大,如此便使亚阀值漏电(Subthreshold leakage)现象,即所谓的短沟道效应(SCE:short-channel effects)更容易发生。
由于这样的原因,平面CMOS晶体管渐渐向三维(3D)鳍式场效应晶体管(Fin Field Effect Transistor,FinFET)器件结构过渡。在FinFET中,栅至少可以从两侧对超薄体进行控制,具有比平面MOSFET器件强得多的栅对沟道的控制能力,能够很好的抑制短沟道效应。而且相对其它器件具有更好的集成电路生产技术的兼容性。
鳍式场效应晶体管(Fin FET)是一种常见的多栅器件,图1示出了现有技术的一种鳍式场效应晶体管的立体结构示意图。如图1所示,其为鳍式场效应晶体管示意图,鳍式场效应晶体管是具有一从衬底10突出的有源区域,此结构狭长,故被称为鳍式结构(fin)12;相邻两个鳍式结构12之间形成有浅沟道隔离(STI)11;鳍式结构12和浅沟道隔离11的表面形成有栅极结构13;源/漏区(未示出)位于鳍式结构12上,栅极结构13的两侧;沟道区14则位于栅极结构13下方,源/漏区之间的有源区域中。对于Fin FET,鳍式结构12的顶部以及两侧的侧壁与栅极结构13相接触的部分都成为沟道区,即具有多个栅,有利于增大驱动电流,改善器件性能。
鳍式结构12是一种特殊的Fin FET结构,分为上下两部分,上部分为垂直的侧面,而下部分为倾斜的侧面。现有技术中形成的方法是先刻蚀形成上部分的鳍,再形成下部分的鳍,然后填充氧化物形成浅沟道隔离。
由于鳍式结构12上部分竖直的鳍不利于氧化物的填充,从而使得浅沟道隔离11内有空隙15,这显然将大大降低器件的稳定性。
因此,需要一种新的鳍式场效应晶体管的制造方法,以避免部分上述缺陷。
发明内容
本发明的目的在于提供一种鳍式场效应晶体管的制造方法,在保持上下两部分鳍宽度不同的特殊鳍式结构的基础上,避免填充氧化物形成的空隙问题,提高器件的稳定。
为解决上述问题,本发明提出一种鳍式场效应晶体管的制造方法,包括:
提供一半导体衬底,在所述半导体衬底上形成用于定义栅极的栅极硬掩膜以及围绕在所述栅极硬掩膜侧面的侧墙硬掩膜;
以所述栅极硬掩膜和侧墙硬掩膜为掩膜,刻蚀所述半导体衬底形成多个具有倾斜侧面的第一鳍式结构,相邻第一鳍式结构之间为隔离沟道;
在所述隔离沟道内填充隔离材料,形成浅沟道隔离,所述浅沟道隔离的侧壁具有倾斜度,所述浅沟道隔离的上表面低于所述第一鳍式结构的上表面;
移除所述侧墙硬掩膜,以所述栅极掩膜层为掩膜,刻蚀所述第一鳍式结构至所述浅沟道隔离的表面,形成宽度小于第一鳍式结构的第二鳍式结构。
进一步的,所述栅极硬掩膜和侧墙硬掩膜的材质为SiN,SiON,α-C,SiO2,BN,TiN中的至少一种。
进一步的,所述栅极硬掩膜的厚度大于10nm,所述侧墙硬掩膜的宽度大于5nm。
进一步的,在所述隔离沟道内填充隔离材料,形成浅沟道隔离的步骤包括:
在包含第一鳍式结构的半导体衬底表面沉积氧化层至填满所述隔离沟道;
化学机械平坦化所述氧化层直至暴露出所述栅极硬掩膜的上表面;
回刻蚀一定深度的所述氧化层,形成上表面低于所述第一鳍式结构的上表面的所述浅沟道隔离。
进一步的,所述第一鳍式结构与所述第二鳍式结构的侧面斜率相等或者不相等。
进一步的,所述第二鳍式结构的侧面为垂直于所述浅沟道隔离的上表面的竖直侧面。
进一步的,移除所述侧墙硬掩膜之前或者之后,形成第二鳍式结构之前,对所述所述第一鳍式结构进行倾斜角度的离子注入。
进一步的,所述注入离子为氮、氩或碳。
与现有技术相比,本发明提供的鳍式场效应晶体管的制造方法,在一半导体衬底上形成用于定义栅极的栅极硬掩膜以及围绕在所述栅极硬掩膜侧面的侧墙硬掩膜,通过利用侧墙硬掩膜作为自对准硬掩膜,先对半导体衬底形成具有倾斜侧面的第一鳍式结构,然后在第一鳍式结构之间形成浅沟槽隔离,接着移除侧墙硬掩膜,进行第二次刻蚀,最终获得了上下宽度不同的鳍式场效应晶体管,同时由于在填充氧化层形成所述浅沟槽隔离时第一鳍式结构的侧面为倾斜斜面,从而增加了填充工艺窗口,避免了所形成的浅沟道隔离具有竖直部分,也就避免了竖直部分不利于氧化物的填充,造成浅沟道隔离内有空隙的问题,同时侧墙硬掩膜在第二次刻蚀工艺前进行移除,移除后的区域在第二次刻蚀工艺中起到了自对准的作用,提高了工艺效率和刻蚀精度,进而改善了器件性能。
附图说明
图1是现有技术的鳍式场效应晶体管结构的剖面示意图;
图2是本发明具体实施例的鳍式场效应晶体管制造方法流程图;
图3A至3E是图2所示的制造方法中的器件结构的剖面示意图;
图4A和4B是本发明具体实施例的器件结构的剖面示意图。
具体实施方式
为使本发明的目的、特征更明显易懂,下面结合附图对本发明的具体实施方式作进一步的说明,然而,本发明可以用不同的形式实现,不应认为只是局限在所述的实施例。
请参考图2,本实施例提供一种鳍式场效应晶体管的制造方法,包括:
S1,提供一半导体衬底,在所述半导体衬底上形成用于定义栅极的栅极硬掩膜以及围绕在所述栅极硬掩膜侧面的侧墙硬掩膜;
S2,以所述栅极硬掩膜和侧墙硬掩膜为掩膜,刻蚀所述半导体衬底形成多个具有倾斜侧面的第一鳍式结构,相邻第一鳍式结构之间为隔离沟道;
S3,在所述隔离沟道内填充隔离材料,形成浅沟道隔离,所述浅沟道隔离的侧壁具有倾斜度,所述浅沟道隔离的上表面低于所述第一鳍式结构的上表面;
S4,移除所述侧墙硬掩膜,以所述栅极掩膜层为掩膜,刻蚀所述第一鳍式结构至所述浅沟道隔离的表面,形成宽度小于第一鳍式结构的第二鳍式结构。
请参考图3A,在步骤S1中,提供半导体衬底100,所述半导体衬底100可以为硅衬底,或者掺杂锗之类的衬底,或者绝缘层上覆硅(SOI)等,可以包括各类掺杂区,深埋层等。在本实施例中,首先,在所述半导体衬底100上沉积硬掩膜材料,然后通过光刻、干法刻蚀工艺将待形成的鳍式场效应晶体管的栅极光刻图案转移到硬掩膜材料,形成栅极硬掩膜101,所述栅极硬掩膜101可以为SiN(氮化硅),SiON(氮氧化硅),α-C(阿尔法碳),SiO2(二氧化硅),BN(氮化硼),TiN(氮化钛)。接着请继续参考图3A,在形成栅极硬掩膜101的器件表面沉积SiN(氮化硅)、SiON(氮氧化硅)、α-C(阿尔法碳)、SiO2(二氧化硅)、BN(氮化硼)、TiN(氮化钛)等侧墙材料,干法刻蚀形成围绕栅极硬掩膜102的侧墙硬掩膜102。考虑到后续步骤形成的鳍式场效应晶体管的形状和调整空间,所述栅极硬掩膜的厚度优选大于10nm,所述侧墙硬掩膜的宽度优选大于5nm。栅极硬掩膜101和侧墙硬掩膜102均可以是单层结构,也可以是多层结构。为实现栅极光刻图案良好的转移效果,栅极硬掩膜101优选为氮化硅层、氧化硅层两层结构氮或者化硅层、氧化硅层、氮化硅层三层结构。
请参考图3B,在步骤S2,经可行工艺的光刻、刻蚀形成多个第一鳍式结构100a,相邻第一鳍式结构100a之间为隔离沟道100c,刻蚀后形成的第一鳍式结构100a,其剖面结构为梯形,即第一鳍式结构100a上窄下宽,其底角能够在后续填充隔离材料时起到较优的效果,避免垂直结构不利于浅沟道填充的缺点。本步骤的刻蚀方法为干法刻蚀,刻蚀气体例如为溴化氢、六氟化硫及氦气等。
请参考图3C,在步骤S3中,首先,在所述隔离沟道100c内填充隔离材料,可采用已知的化学气象沉积或物理气相沉积工艺进行氧化层的填充,由于第一鳍式结构101a的侧面为倾斜斜面,从而在填充氧化层形成所述浅沟槽隔离103时增加了填充工艺窗口,避免了所形成的浅沟道隔离103具有竖直部分,也就避免了竖直部分不利于氧化物的填充而造成浅沟道隔离内有空隙的问题;然后,经平坦化工艺使得氧化层表面与栅极硬掩膜101齐平;接着,请继续参考图3C,回刻蚀所述氧化层,形成浅沟道隔离103。具体的,可以采用干法刻蚀或者湿法刻蚀工艺,其中所述湿法刻蚀工艺为采用稀释的氢氟酸或者盐酸或者磷酸进行刻蚀。此时,浅沟道隔离103的表面低于所述第一鳍式结构101的上表面。本实施例中,侧墙硬掩膜102在第二次刻蚀工艺前进行移除,移除后的区域在第二次刻蚀工艺中起到了自对准的作用,提高了工艺效率和刻蚀精度,进而改善了器件性能。可见,步骤S3具体包括:在包含第一鳍式结构的半导体衬底表面沉积氧化层至填满所述隔离沟道;
化学机械平坦化所述氧化层直至暴露出所述栅极硬掩膜的上表面;
回刻蚀一定深度的所述氧化层,形成上表面低于所述第一鳍式结构的上表面的所述浅沟道隔离。
请参考图3D和3E,在步骤S4中,首先,通过湿法腐蚀或者干法刻蚀工艺移除侧墙硬掩膜,移除侧墙硬掩膜后的区域为后续第二鳍式结构的制造提供了自对准区域,提高工艺精度和效率;接着,以栅极硬掩膜101为掩膜,采用干法刻蚀工艺或者湿法腐蚀工艺来刻蚀所述第一鳍式结构形成第二鳍式结构100b和剩余第一鳍式结构100d,所述第二鳍式结构100b的底面与所述浅沟道隔离103的上表面齐平,底面宽度小于剩余第一鳍式结构100d的上表面宽度(即第一鳍式结构100a位于所述浅沟道隔离103的上表面处的宽度),由此形成一种台阶式的鳍式结构,高出所述浅沟道隔离103的上表面的上半部分(第二鳍式结构100b)的底面宽度小于埋藏在所述浅沟道隔离103中的下半部分(剩余第一鳍式结构100d)的上表面宽度。其中,所述剩余第一鳍式结构100d与所述第二鳍式结构100b的侧面斜率相等或者不相等,第二鳍式结构100b的侧面可以为垂直于所述浅沟道隔离103的上表面的竖直侧面。其中,上下两部分之间的平台高度(也可以看做是上下两部分的相对位置),即剩余第一鳍式结构100d和第二鳍式结构100b之间的平台高度,可以通过步骤S3中隔离材料的填充(包括沉积、CMP和回刻蚀)方法来调节。
本实施例中,在步骤S4制作完由剩余第一鳍式结构100d与所述第二鳍式结构100b构成的鳍式结构后,还在鳍式结构上预定位置进行离子注入形成源区与漏区,之后在源区与漏区之间的沟道区上形成栅极氧化层及栅极。相应地,上述完成了鳍式场效应晶体管的制作。
请参考图4A和4B,在本发明的其他实施例中,为了进一步调整形成第二鳍式结构100b的侧面,在移除所述侧墙硬掩膜之前或者之后,形成第二鳍式结构之前,可以对所述所述第一鳍式结构100a高出所述浅沟道隔离103的上表面的上半部分进行单次或者多次倾斜角度的离子注入,所述注入离子为氮、氩或碳。由此可以使得在刻蚀形成第二鳍式结构100b时,侧面的刻蚀速率不同,从而调整第二鳍式结构100b侧面的形状,调高器件性能。
综上所述,本发明提供的鳍式场效应晶体管的制造方法中,所形成第一鳍式结构的侧面具有倾斜度,使得隔离沟道的侧壁具有倾斜度,即避免了现有技术中鳍式结构竖直部分不利于隔离沟道氧化物的填充,造成浅沟道隔离内有空隙的问题。之后对第一鳍式结构进行再加工形成第二鳍式结构,使得第二鳍式结构的宽度小于所述浅沟道隔离的表面所在平面的鳍式结构的宽度,形成台阶,满足鳍式场效应晶体管所需要的特殊结构。最终,大大的提高了器件的稳定性。
显然,本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种鳍式场效应晶体管的制造方法,其特征在于,包括:
提供一半导体衬底,在所述半导体衬底上形成用于定义栅极的栅极硬掩膜以及围绕在所述栅极硬掩膜侧面的侧墙硬掩膜;
以所述栅极硬掩膜和侧墙硬掩膜为掩膜,刻蚀所述半导体衬底形成多个具有倾斜侧面的第一鳍式结构,相邻第一鳍式结构之间为隔离沟道;
在所述隔离沟道内填充隔离材料,形成浅沟道隔离,所述浅沟道隔离的侧壁具有倾斜度,所述浅沟道隔离的上表面低于所述第一鳍式结构的上表面;
移除所述侧墙硬掩膜,以所述栅极掩膜层为掩膜,刻蚀所述第一鳍式结构至所述浅沟道隔离的表面形成底面宽度小于第一鳍式结构上表面宽度的第二鳍式结构。
2.如权利要求1所述的鳍式场效应晶体管的制造方法,其特征在于,所述栅极硬掩膜和侧墙硬掩膜的材质为SiN,SiON,α-C,SiO2,BN,TiN中的至少一种。
3.如权利要求1所述的鳍式场效应晶体管的制造方法,其特征在于,所述栅极硬掩膜的厚度大于10nm,所述侧墙硬掩膜的宽度大于5nm。
4.如权利要求1所述的鳍式场效应晶体管的制造方法,其特征在于,在所述隔离沟道内填充隔离材料,形成浅沟道隔离的步骤包括:
在包含第一鳍式结构的半导体衬底表面沉积氧化层至填满所述隔离沟道;
化学机械平坦化所述氧化层直至暴露出所述栅极硬掩膜的上表面;
回刻蚀一定深度的所述氧化层,形成上表面低于所述第一鳍式结构的上表面的所述浅沟道隔离。
5.如权利要求1所述的鳍式场效应晶体管的制造方法,其特征在于,所述第一鳍式结构与所述第二鳍式结构的侧面斜率相等或者不相等。
6.如权利要求5所述的鳍式场效应晶体管的制造方法,其特征在于,所述第二鳍式结构的侧面为垂直于所述浅沟道隔离的上表面的竖直侧面。
7.如权利要求1所述的鳍式场效应晶体管的制造方法,其特征在于,采用干法刻蚀工艺刻蚀所述第一鳍式结构形成第二鳍式结构。
8.如权利要求4所述的鳍式场效应晶体管的制造方法,其特征在于,采用干法刻蚀工艺或者湿法腐蚀工艺回刻蚀一定深度的所述氧化层。
9.如权利要求1至7中任一项所述的鳍式场效应晶体管的制造方法,其特征在于,移除所述侧墙硬掩膜之前或者之后,形成第二鳍式结构之前,对所述所述第一鳍式结构进行倾斜角度的离子注入。
10.如权利要求9所述的鳍式场效应晶体管的制造方法,其特征在于,所述注入离子为氮、氩或碳。
CN201410275989.7A 2014-06-19 2014-06-19 鳍式场效应晶体管的制造方法 Pending CN104037088A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410275989.7A CN104037088A (zh) 2014-06-19 2014-06-19 鳍式场效应晶体管的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410275989.7A CN104037088A (zh) 2014-06-19 2014-06-19 鳍式场效应晶体管的制造方法

Publications (1)

Publication Number Publication Date
CN104037088A true CN104037088A (zh) 2014-09-10

Family

ID=51467812

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410275989.7A Pending CN104037088A (zh) 2014-06-19 2014-06-19 鳍式场效应晶体管的制造方法

Country Status (1)

Country Link
CN (1) CN104037088A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465398A (zh) * 2014-11-28 2015-03-25 上海华力微电子有限公司 一种FinFET制备方法
CN104465397A (zh) * 2014-11-28 2015-03-25 上海华力微电子有限公司 一种FinFET制备方法
CN104733325A (zh) * 2015-03-31 2015-06-24 上海华力微电子有限公司 鳍式场效应晶体管器件的制造方法
CN109417094A (zh) * 2016-07-01 2019-03-01 英特尔公司 自-对准栅极边缘三栅极和finFET器件
CN109478566A (zh) * 2016-06-17 2019-03-15 英特尔公司 具有与半导体鳍自对齐的栅电极的场效应晶体管
CN110957219A (zh) * 2018-09-26 2020-04-03 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110957220A (zh) * 2018-09-27 2020-04-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11476338B2 (en) 2015-09-11 2022-10-18 Intel Corporation Aluminum indium phosphide subfin germanium channel transistors

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1581431A (zh) * 2003-08-14 2005-02-16 三星电子株式会社 多结构的硅鳍形及制造方法
US20080265322A1 (en) * 2007-04-24 2008-10-30 Chin-Hsiang Lin Metal oxide semiconductor transistor with y shape metal gate and fabricating method thereof
CN103515230A (zh) * 2012-06-19 2014-01-15 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN103515282A (zh) * 2012-06-20 2014-01-15 中芯国际集成电路制造(上海)有限公司 一种鳍式场效应晶体管及其形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1581431A (zh) * 2003-08-14 2005-02-16 三星电子株式会社 多结构的硅鳍形及制造方法
US20080265322A1 (en) * 2007-04-24 2008-10-30 Chin-Hsiang Lin Metal oxide semiconductor transistor with y shape metal gate and fabricating method thereof
CN103515230A (zh) * 2012-06-19 2014-01-15 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN103515282A (zh) * 2012-06-20 2014-01-15 中芯国际集成电路制造(上海)有限公司 一种鳍式场效应晶体管及其形成方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465398A (zh) * 2014-11-28 2015-03-25 上海华力微电子有限公司 一种FinFET制备方法
CN104465397A (zh) * 2014-11-28 2015-03-25 上海华力微电子有限公司 一种FinFET制备方法
CN104465398B (zh) * 2014-11-28 2018-04-03 上海华力微电子有限公司 一种FinFET制备方法
CN104733325A (zh) * 2015-03-31 2015-06-24 上海华力微电子有限公司 鳍式场效应晶体管器件的制造方法
US11476338B2 (en) 2015-09-11 2022-10-18 Intel Corporation Aluminum indium phosphide subfin germanium channel transistors
CN109478566A (zh) * 2016-06-17 2019-03-15 英特尔公司 具有与半导体鳍自对齐的栅电极的场效应晶体管
US11276755B2 (en) 2016-06-17 2022-03-15 Intel Corporation Field effect transistors with gate electrode self-aligned to semiconductor fin
CN109417094A (zh) * 2016-07-01 2019-03-01 英特尔公司 自-对准栅极边缘三栅极和finFET器件
US11581315B2 (en) 2016-07-01 2023-02-14 Intel Corporation Self-aligned gate edge trigate and finFET devices
CN110957219A (zh) * 2018-09-26 2020-04-03 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110957219B (zh) * 2018-09-26 2023-12-22 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110957220A (zh) * 2018-09-27 2020-04-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110957220B (zh) * 2018-09-27 2023-04-25 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Similar Documents

Publication Publication Date Title
CN104037088A (zh) 鳍式场效应晶体管的制造方法
CN106711213B (zh) 半导体元件及其制作方法
TWI509736B (zh) 半導體結構及其形成方法
US8728885B1 (en) Methods of forming a three-dimensional semiconductor device with a nanowire channel structure
US7508048B2 (en) Methods of fabricating a semiconductor device having multi-gate insulation layers and semiconductor devices fabricated thereby
KR20080099485A (ko) 반도체 소자의 트랜지스터 및 그 제조 방법
CN103489784A (zh) 具有改良的栅极高度均匀性的半导体装置及其制造方法
CN104103516A (zh) 浅沟槽隔离结构及其形成方法
CN103515282A (zh) 一种鳍式场效应晶体管及其形成方法
US20110057261A1 (en) Semiconductor device having recess channel structure and method for manufacturing the same
CN104332410B (zh) 一种鳍式场效应晶体管的制造方法
CN205749689U (zh) 一种鳍式场效应晶体管寄生电容的测试结构
CN103811323A (zh) 鳍部的制作方法、鳍式场效应晶体管及其制作方法
US20060019447A1 (en) Process for the self-aligning production of a transistor with a U-shaped gate
CN113782441A (zh) FinFET的制造方法
US7858489B2 (en) Method for manufacturing semiconductor device capable of increasing current drivability of PMOS transistor
CN104064469A (zh) 半导体器件制造方法
CN103594362A (zh) 鳍式场效应晶体管及其制造方法
US10522619B2 (en) Three-dimensional transistor
TW201314792A (zh) 單邊存取元件及其製造方法
CN108074974B (zh) 半导体装置的形成方法
CN103474353B (zh) 一种鳍片和sti结构制作方法
CN104332408A (zh) 一种鳍式场效应晶体管鳍部的制作方法
TW202306162A (zh) 電晶體結構
CN105336624A (zh) 鳍式场效应晶体管及其假栅的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140910