CN105336624A - 鳍式场效应晶体管及其假栅的制造方法 - Google Patents

Abstract

本发明公开了一种鳍式场效应晶体管的假栅的制造方法，包括：提供衬底，所述衬底上形成有鳍及隔离层；覆盖鳍及隔离层以形成掩盖层；沿与鳍垂直的方向进行掩盖层的刻蚀，直至暴露隔离层，以形成开口；进行填充，以在开口中形成假栅；去除掩盖层。本发明通过刻蚀形成用于形成假栅的开口，这样会形成倒梯形的开口，进而使得假栅具有倒梯形的形状，即假栅的上部宽、下部窄，这会利于后续工艺中替代栅极尤其是金属栅极的填充，同时不会损伤鳍以及衬底，具有良好的器件性能。

Description

鳍式场效应晶体管及其假栅的制造方法

技术领域

本发明属于半导体制造领域，尤其涉及一种鳍式场效应晶体管及其假栅的制造方法。

背景技术

随着半导体器件的高度集成，MOSFET沟道长度不断缩短，一系列在MOSFET长沟道模型中可以忽略的效应变得愈发显著，甚至成为影响器件性能的主导因素，这种现象统称为短沟道效应。短沟道效应会恶化器件的电学性能，如造成栅极阈值电压下降、功耗增加以及信噪比下降等问题。

全耗尽(Fully-Depleted)非平面器件，如FinFET(鳍型场效应晶体管)，是20纳米及以下技术代的理想选择。由于FinFET可以实现对极短沟道中的短沟道效应的有效控制，显著减少沟道中的严重漏电现象，降低期间S因子，减少器件工作电压，实现低压低耗运作。同时，FinFET的导电沟道能够提供更高的导电电流，显著增加器件和电路性能。

目前，在FinFET的制造工艺中，采用高k-金属栅(高k介质材料和金属栅极)的结构和后栅工艺成为主流，后栅工艺是先按照传统工艺先形成假栅和源漏，而后，将该假栅去除，在形成的沟槽中重新淀积栅极。然而，问题在于，在栅长逐渐减小后，沟槽变得很窄且深宽比大，往往会大于3:1，这使得在重新淀积栅极时容易形成空洞，影响器件的性能。通常希望能形成形貌为上宽下窄的倒梯形的假栅，这样，会有利于高k金属栅的填充，但对于一般的等离子体刻蚀，要形成这样的形貌，同时对衬底或鳍无损伤，会非常难以实现。

发明内容

本发明的目的在于克服现有技术中的不足，提供一种鳍式场效应晶体管及其假栅的制造方法。

为实现上述目的，本发明的技术方案为：

一种鳍式场效应晶体管的假栅的制造方法，包括：

提供衬底，所述衬底上形成有鳍及隔离层；

覆盖鳍及隔离层以形成掩盖层；

沿与鳍垂直的方向进行掩盖层的刻蚀，直至暴露隔离层，以形成开口；

填满开口，以在开口中形成假栅；

去除掩盖层。

可选的，形成掩膜层的步骤具体包括：

依次淀积第一掩盖层和第二掩盖层，第一掩盖层相对隔离层具有刻蚀选择性；

进行平坦化，形成覆盖鳍及隔离层的掩盖层。

可选的，在形成开口之后，进行填充之前，还包括步骤：

在开口的鳍上形成栅介质层。

可选的，在形成掩盖层之前还包括步骤：在鳍表面上形成栅介质层；

在去除掩盖层之后，还包括步骤：去除假栅两侧的栅介质层。

此外，本发明还提供了一种鳍式场效应晶体管的制造方法，在利用上述方法形成假栅之后；进一步地，

在假栅两侧的鳍中形成源漏区；

覆盖源漏区以形成层间介质层；

去除假栅，以形成沟槽；

填满沟槽，以在沟槽中形成替代栅。

可选的，在去除假栅的步骤中，进一步包括：去除假栅下的栅介质层；

在沟槽中形成替代栅的步骤中，进一步包括：在沟槽中的鳍上形成替代栅介质层。

本发明的鳍式场效应晶体管及其假栅的制造方法，在鳍上形成覆盖鳍的掩盖层之后，通过刻蚀形成开口，进而通过填充开口来形成假栅，这样，在刻蚀之后，通常会形成倒梯形的开口，进而使得假栅具有倒梯形的形状，即假栅的上部宽、下部窄，这会利于后续工艺中替代栅极尤其是金属栅极的填充，同时不会损伤鳍以及衬底，具有良好的器件性能。

附图说明

为了更清楚地说明本发明实施的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出了本发明的鳍式场效应晶体管的制造方法的流程图；

图2-图11为根据本发明实施例制造鳍式场效应晶体管的各个制造过程中的立体结构示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

正如背景技术的描述，为了提高替代栅极的填充能力，本发明提出了一种鳍式场效应晶体管的假栅的制造方法，参考图1所示，包括步骤：

提供衬底，所述衬底上形成有鳍及隔离层；

覆盖鳍及隔离层以形成掩盖层；

沿与鳍垂直的方向进行掩盖层的刻蚀，直至暴露隔离层，以形成开口；

填满开口，以在开口中形成假栅；

去除掩盖层。

在本发明中，通过刻蚀形成开口，进而通过填充开口来形成假栅，这样，在刻蚀之后，通常会形成倒梯形的开口，进而使得假栅具有倒梯形的形状，即假栅的上部宽、下部窄，这会利于后续工艺中替代栅极尤其是金属栅极的填充，同时不会损伤鳍以及衬底，具有良好的器件性能。

为了更好的理解本发明的技术方案和技术效果，以下将结合具体的流程示意图图1对具体的实施例进行详细的描述。

首先，在步骤S01，提供衬底100，所述衬底上形成有鳍110和隔离层120，参考图2所示。

在本发明实施例中，所述衬底为半导体衬底，可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，SiliconOnInsulator)或GOI(绝缘体上锗，GermaniumOnInsulator)等。在其他实施例中，所述半导体衬底还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以其他外延结构，例如SGOI(绝缘体上锗硅)等。在本实施例中，所述衬底为体硅衬底。

所述隔离层120为分隔开鳍沟道的隔离材料，在本实施例中为氧化硅。

在一个具体的实施例中，可以通过如下步骤来提供鳍110以及隔离层120，首先，可以通过在体硅的衬底100上形成氮化硅的第一硬掩膜(图未示出)；而后，采用刻蚀技术，例如RIE(反应离子刻蚀)的方法，刻蚀衬底100来形成鳍100，从而形成了衬底100上的鳍110，如图2所示。

接着，进行填充二氧化硅的隔离材料(图未示出)，并进行化学机械平坦化，以第一硬掩膜为停止层；而后，可以使用湿法腐蚀，如高温磷酸去除氮化硅的硬掩膜；接着，使用氢氟酸腐蚀去除一定厚度的隔离材料，保留部分的隔离材料在鳍之间，从而形成了隔离层120，如图2所示。

接着，在步骤S02，覆盖鳍110及隔离层120以形成掩盖层1301、1302，参考图3所示。

在本实施例中，掩盖层采用两层的结构，即氮化硅的第一掩盖层1301和氧化硅的第二掩盖层氧化硅1302，第一掩盖层1301与隔离层120具有刻蚀选择性，使得后续刻蚀工艺中，停止在隔离层上。具体地，首先淀积一层氮化硅的第一掩盖层1301；接着，可以采用PETEOS来进行氧化硅的第二掩盖层1302的淀积，直至鳍110的顶部上淀积有一定厚度的掩盖层；而后，进行平坦化，使得鳍110及隔离层120完全被第一和第二掩盖层1301、1302覆盖，如图3所示。

此处形成掩盖层的方法仅为示例，还可以采用其他材料、结构和方法来形成该掩盖层，以用于将鳍覆盖，以便进行后续假栅开口的形成。

而后，在步骤S03，沿与鳍垂直的方向进行掩盖层1301、1302的刻蚀，直至暴露隔离层120，以形成开口，参考图6所示。

在本实施例中，首先，在第二掩盖层1302上形成第二掩膜140，如光刻胶，如图4所示；接着，以第二掩膜为掩蔽，进行掩盖层1301、1302的图案化，可以采用RIE(反应离子刻蚀)的方法先将第二掩膜层1302刻蚀掉，停止在第二掩膜层1301上，如图5所示，接着将第一掩膜层1301刻蚀掉，并停止在隔离层120上，从而，形成了与鳍110方向垂直的开口150，该开口用于形成假栅，如图6所示，而后，去除第二掩膜。由于该开口利用刻蚀技术形成，天然的其为倒梯形的结构，即开口上部较宽、下部较窄的结构，利用假栅及替代栅的填充，提高了填充质量和器件的性能。

接着，在步骤S04，填满开口，以在开口中形成假栅。

在进行假栅填充之前，可以先形成栅介质层160，如图7所示，根据器件的需要，该栅介质层160可以为氧化硅或高k栅介质材料(例如，和氧化硅相比，具有高介电常数的材料)或其他合适的介质材料，高k介质材料例如铪基氧化物，HFO2、HfSiO、HfSiON、HfTaO、HfTiO等。

所述假栅可以为多晶硅或非晶硅等，在本实施例中，首先，进行非晶硅的假栅170的淀积填充，如图8所示；接着，进行假栅170平坦化，如CMP(化学机械研磨)的方法，直至暴露第二掩盖层1302，从而，在开口150中形成了填满开口的假栅170，如图9所示。

最后，在步骤S05，去除掩盖层，参考图11所示。

可以采用湿法腐蚀，先去除第二掩盖层1302，停止在第一掩盖层1301上，如图10所示，接着，去除第一掩盖层1301，停止在隔离层120上，从而，形成了FinFET器件的假栅170，如图11所示。

在本实施例中，栅介质层160在形成开口后形成，在其他实施例中，该栅介质层可以在形成鳍110和隔离层120之后形成，参考图2所示，此时，在鳍的表面上形成栅介质层，并且在去除掩盖层的步骤中，一并将假栅两侧栅介质层去除。

至此，形成了本发明实施例的FinFET器件的假栅结构。此外，本发明还进一步提供了FinFET器件的制造方法，在利用上述方法得到假栅结构后，可以利用传统的方法完成器件后续的工艺，形成FinFET器件(图未示出)。

以下将以具体的实施例进行详细的描述。

接着，在步骤S06，在假栅两侧的鳍中形成源漏区。

可以通过根据期望的晶体管结构，注入p型或n型掺杂物或杂质到所述衬底中形成源漏区，并进行退火以激活掺杂。

而后，在步骤S07，覆盖源漏区以形成层间介质层。

可以通过合适的淀积方法淀积介质材料，例如未掺杂的氧化硅(SiO₂)、掺杂的氧化硅(如硼硅玻璃、硼磷硅玻璃等)、氮化硅(Si₃N₄)或其他低k介质材料，而后进行平坦化，例如CMP(化学机械抛光)，来形成所述层间介质层(ILD)。

接着，在步骤S08，去除假栅，以形成沟槽。

可以使用刻蚀技术，例如使用湿法腐蚀去除非晶硅的假栅170，在优选的实施例中，可以进一步将栅介质层去除，并重新形成替代栅介质层，以提高栅介质层的质量。

而后，在步骤S09，进行填充，在沟槽中形成替代栅。

在本实施例中，替代栅可以为金属栅极，可以为一层或多层结构，可以包括金属材料或多晶硅或他们的组合，金属材料例如Ti、TiAl_x、TiN、TaN_x、HfN、TiC_x、TaC_x等等。通过淀积一层或多层的替代栅后，进行平坦化，以在沟槽中形成替代栅。

至此，形成了本发明实施例的FinFET器件。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。

虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (6)

1.一种鳍式场效应晶体管的假栅的制造方法，其特征在于，包括步骤：

提供衬底，所述衬底上形成有鳍及隔离层；

覆盖鳍及隔离层以形成掩盖层；

沿与鳍垂直的方向进行掩盖层的刻蚀，直至暴露隔离层，以形成开口；

填满开口，以在开口中形成假栅；

去除掩盖层。

2.根据权利要求1所述的制造方法，其特征在于，形成掩膜层的步骤具体包括：

依次淀积第一掩盖层和第二掩盖层，第一掩盖层相对隔离层具有刻蚀选择性；

进行平坦化，形成覆盖鳍及隔离层的掩盖层。

3.根据权利要求1所述的制造方法，其特征在于，在形成开口之后，进行填充之前，还包括步骤：

在开口的鳍上形成栅介质层。

4.根据权利要求1所述的制造方法，其特征在于，在形成掩盖层之前还包括步骤：在鳍表面上形成栅介质层；

在去除掩盖层之后，还包括步骤：去除假栅两侧的栅介质层。

5.一种鳍式场效应晶体管的制造方法，其特征在于，包括步骤：

采用如权利要求1-4中任一项所述的方法形成假栅；

在假栅两侧的鳍中形成源漏区；

覆盖源漏区以形成层间介质层；

去除假栅，以形成沟槽；

填满沟槽，以在沟槽中形成替代栅。

6.根据权利要求5所述的鳍式场效应晶体管的制造方法，其特征在于，在去除假栅的步骤中，进一步包括：去除假栅下的栅介质层；

在沟槽中形成替代栅的步骤中，进一步包括：在沟槽中的鳍上形成替代栅介质层。