CN104465398B - 一种FinFET制备方法 - Google Patents
一种FinFET制备方法 Download PDFInfo
- Publication number
- CN104465398B CN104465398B CN201410710202.5A CN201410710202A CN104465398B CN 104465398 B CN104465398 B CN 104465398B CN 201410710202 A CN201410710202 A CN 201410710202A CN 104465398 B CN104465398 B CN 104465398B
- Authority
- CN
- China
- Prior art keywords
- hard mask
- mask layer
- layer
- side wall
- remaining
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- 238000000034 method Methods 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 11
- 125000006850 spacer group Chemical group 0.000 claims abstract description 9
- 238000000151 deposition Methods 0.000 claims abstract description 5
- 239000000463 material Substances 0.000 claims description 17
- 238000005516 engineering process Methods 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 238000001020 plasma etching Methods 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims 1
- 229910052799 carbon Inorganic materials 0.000 claims 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000001815 facial effect Effects 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种FinFET制备方法，包括如下步骤：在一半导体衬底顶部依次沉积第一硬掩模层和第二硬掩模层；刻蚀第二硬掩模层，在第一硬掩模层之上保留有剩余第二硬掩模层；在剩余第二硬掩模层的侧壁制备侧墙；利用具有侧墙的剩余第二硬掩模层为刻蚀掩模向下刻蚀至半导体衬底中，以在半导体衬底中形成若干鳍状结构；移除侧墙，以将部分剩余的第一硬掩模层的上表面予以暴露；沉积氧化层并进行平坦化处理，以使该氧化层的上表面与剩余第二硬掩模层的顶部平面齐平；移除剩余第二硬掩模层；回蚀氧化层，以将各鳍状结构的部分侧壁予以外露。本发明通过引入spacer作为掩膜的一部分，优化双层硬质掩膜的结构，最终得到平坦的FinFET STI OX recess结构。
Description
技术领域
本发明涉及半导体制备领域，具体涉及一种FinFET制备方法。
背景技术
随着半导体技术的不断发展，传统的平面性器件已经不能满足人们对高性能器件的需求。FinFET(Fin Field‐Effect Transistor，鳍式场效应晶体管)是一种立体型器件，包括在衬底上竖直形成的鳍以及与鳍相交的堆叠栅。这种设计可以大幅改善电路控制并减少漏电流(leakage)，也可以大幅缩短晶体管的闸长。由于FinFET具有功耗低，面积小的优点，目前已被各晶圆厂商所广泛应用。
图1为FinFET的立体结构图，1为衬底，2为刻蚀衬底1所形成的鳍状结构(Fin)，3为填充在相邻鳍状结构之间的氧化层，栅电极材料层4覆盖在鳍状结构2和氧化层3之上。在FinFET器件中，需要氧化层3具有较为平整的上表面。但是在目前工艺中，氧化层3的顶面平整度很难满足技术人员的需求。这是由于在采用湿法回蚀形成图1所示的氧化层3后，由于湿法刻蚀对氧化层的刻蚀比较高，在刻蚀过程中很难控制，导致氧化层的表面不平整。
因此，如何有效的改善鳍状结构之间的氧化层的平坦性一直为本领域技术人员致力研究的方向。
发明内容
本发明提供了一种FinFET制备方法，其中，包括如下步骤：
提供一半导体衬底，在所述半导体衬底顶部自下而上依次沉积有第一硬掩模层和第二硬掩模层；
进行图案化处理并刻蚀所述第二硬掩模层，在所述第一硬掩模层之上保留有剩余第二硬掩模层；
在所述剩余第二硬掩模层的侧壁制备侧墙；
利用具有侧墙的剩余第二硬掩模层为刻蚀掩模向下刻蚀至所述半导体衬底中，以在所述半导体衬底中形成若干鳍状结构；
移除所述侧墙，以将部分剩余的第一硬掩模层的上表面予以暴露；
沉积氧化层并进行平坦化处理，以使该氧化层的上表面与剩余第二硬掩模层的顶部平面齐平；
移除剩余第二硬掩模层；
回蚀所述氧化层，以将各所述鳍状结构的部分侧壁予以外露。
上述的方法，其中，所述第一硬掩模层为SiN。
上述的方法，其中，所述第二硬掩模层为SiN、SiON、BN、无定形碳、TiN中的任意一种材料。
上述的方法，其中，所述第一硬掩模层和所述第二硬掩模层的厚度均大于
上述的方法，其中，所述侧墙厚度至少大于5nm。
上述的方法，其中，形成所述侧墙的步骤包括：
沉积一层侧墙材料层，将第一硬掩模层和剩余第二硬掩模层暴露的表面进行覆盖；
对所述侧墙材料层进行刻蚀，并保留位于剩余第二硬掩模层侧壁处的侧墙材料层以作为所述侧墙。
上述的方法，其中，采用湿法刻蚀工艺或者等离子刻蚀工艺回蚀所述氧化层。
上述的方法，其中，所述平坦化处理为化学机械研磨。
上述的方法，其中，所述方法还包括：
移除所述第一硬掩模层，并沉积栅极材料层。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图，重点在于示出本发明的主旨。
图1为FinFET器件的立体结构图；
图2A‐2H为本发明提供的一种FinFET制备方法的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
本发明提供了一种用于形成鳍式场效应晶体管的方法，具体如下。
首先，参照图2A所示，提供一半导体衬底100，在该半导体衬底100的顶部自下而上依次制备有第一硬掩模层101和第二硬掩模层102。可选但非限制，第一硬掩模层101为SiN；第二硬掩模层102为SiN、SiON、BN、无定形碳、TiN中的任意一种材料。进一步优选的，上述的第一硬掩模层101和第二硬掩模层102厚度均大于
之后，进行图案化处理并刻蚀第二硬掩模层102，在第一硬掩模层101之上保留有剩余第二硬掩模层102’，如图2B所示。具体的，可在第二硬掩模层102顶部涂覆一层光刻胶，进行曝光显影工艺，在光刻胶中形成若干开口，并以具有开口的光刻胶向下进行刻蚀至第一硬掩模层101的上表面停止，以形成图2B所示的结构。
在剩余第二硬掩模层102’的侧壁制备侧墙103，如图2C所示。具体的，制备侧墙103的步骤包括：沉积一层侧墙材料层，将第一硬掩模层101和剩余第二硬掩模层102’暴露的表面进行覆盖；之后对侧墙材料层进行刻蚀，并保留位于剩余第二硬掩模层102’侧壁处的侧墙材料层以作为侧墙103。可选但非限制，该侧墙103的厚度至少大于5nm。
利用具有侧墙103的剩余第二硬掩模层102’为刻蚀掩模向下刻蚀至半导体衬底100中，以在半导体衬底100中形成若干鳍状结构(Fin)100a，如图2D所示。
移除侧墙103，以将部分剩余的第一硬掩模层101的上表面予以暴露，如图2E所示。在本发明中，由于侧墙103与第一硬掩模层101、剩余第二硬掩模层102’的材质均不相同，因此在移除侧墙103的过程中，鳍状结构100a、第一硬掩模层101和剩余第二硬掩模层102’受到的损伤较小。
沉积氧化层104并进行平坦化处理，以使该氧化层104的上表面与剩余第二硬掩模层102’的顶部平面齐平，如图2F所示。可选但非限制，可选用化学机械研磨(CMP)来对氧化层104进行平坦化处理至剩余第二硬掩模层102’的顶部平面。
移除剩余第二硬掩模层102’，如图2G所示。由于剩余第二硬掩模层102’的材质与氧化层104明显不同，例如当剩余第二硬掩模层102’为无定形碳时，可在高温下通入氧气，无定形碳与氧气生成气态的二氧化碳即可实现移除剩余第二硬掩模层102’。
回蚀氧化层104，以将各鳍状结构100a的侧壁予以外露，同时在相邻鳍状结构100a之间区域的底部保留部分氧化层104，如图2H所示。可选但非限制，可采用湿法刻蚀工艺或者等离子刻蚀工艺回蚀氧化层104。在回蚀氧化层104的过程中，由于在顶部保留有剩余的第一硬掩模层101，因此可保护鳍状结构100a免受刻蚀损伤，同时氧化层104经回蚀时，也能具有一较为平坦的表面。
完成上述步骤后，可选的进行如下步骤：移除剩余的一硬掩模层101，之后沉积栅极材料层，进而可形成图1所示的结构。
综上所述，由于本发明采用了如上技术方案，通过引入spacer作为掩模的一部分，优化双层硬质掩模的结构，最终得到平坦的FinFET STI OX recess结构。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (8)
1.一种FinFET制备方法，其特征在于，包括如下步骤：
提供一半导体衬底，在所述半导体衬底顶部自下而上依次沉积有第一硬掩膜层和第二硬掩膜层；
进行图案化处理并刻蚀所述第二硬掩膜层，在所述第一硬掩膜层之上保留有剩余第二硬掩膜层；
在所述剩余第二硬掩膜层的侧壁制备侧墙；
利用具有侧墙的剩余第二硬掩膜层为刻蚀掩模向下刻蚀至所述半导体衬底中，以在所述半导体衬底中形成若干鳍状结构；
移除所述侧墙，以将部分剩余的第一硬掩膜层的上表面予以暴露；
沉积氧化层并进行平坦化处理，以使该氧化层的上表面与剩余第二硬掩膜层的顶部平面齐平；
移除剩余第二硬掩膜层；
回蚀所述氧化层，以将各所述鳍状结构的部分侧壁予以外露；
其中形成所述侧墙的步骤包括：
沉积一层侧墙材料层，将第一硬掩膜层和剩余第二硬掩膜层暴露的表面进行覆盖；
对所述侧墙材料层进行刻蚀，并保留位于剩余第二硬掩膜层侧壁处的侧墙材料层以作为所述侧墙。
2.如权利要求1所述的方法，其特征在于，所述第一硬掩膜层为SiN。
3.如权利要求1所述的方法，其特征在于，所述第二硬掩膜层为SiN、SiON、BN、无定形碳、TiN中的任意一种材料。
4.如权利要求1所述的方法，其特征在于，所述第一硬掩膜层和所述第二硬掩膜层的厚度均大于
5.如权利要求1所述的方法，其特征在于，所述侧墙厚度至少大于5nm。
6.如权利要求1所述的方法，其特征在于，采用湿法刻蚀工艺或者等离子刻蚀工艺回蚀所述氧化层。
7.如权利要求1所述的方法，其特征在于，所述平坦化处理为化学机械研磨。
8.如权利要求1所述的方法，其特征在于，所述方法还包括：
移除所述第一硬掩膜层，并沉积栅极材料层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410710202.5A CN104465398B (zh) | 2014-11-28 | 2014-11-28 | 一种FinFET制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410710202.5A CN104465398B (zh) | 2014-11-28 | 2014-11-28 | 一种FinFET制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104465398A CN104465398A (zh) | 2015-03-25 |
| CN104465398B true CN104465398B (zh) | 2018-04-03 |
Family
ID=52911256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410710202.5A Active CN104465398B (zh) | 2014-11-28 | 2014-11-28 | 一种FinFET制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104465398B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100338937B1 (ko) * | 1999-11-10 | 2002-05-31 | 박종섭 | 반도체 장치의 분리구조 제조방법 |
| CN103972093A (zh) * | 2013-01-30 | 2014-08-06 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管牺牲栅极的制作方法 |
| CN104037088A (zh) * | 2014-06-19 | 2014-09-10 | 上海华力微电子有限公司 | 鳍式场效应晶体管的制造方法 |
| CN104157573A (zh) * | 2014-07-25 | 2014-11-19 | 武汉新芯集成电路制造有限公司 | 一种FinFET结构的制备方法 |
-
2014
- 2014-11-28 CN CN201410710202.5A patent/CN104465398B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100338937B1 (ko) * | 1999-11-10 | 2002-05-31 | 박종섭 | 반도체 장치의 분리구조 제조방법 |
| CN103972093A (zh) * | 2013-01-30 | 2014-08-06 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管牺牲栅极的制作方法 |
| CN104037088A (zh) * | 2014-06-19 | 2014-09-10 | 上海华力微电子有限公司 | 鳍式场效应晶体管的制造方法 |
| CN104157573A (zh) * | 2014-07-25 | 2014-11-19 | 武汉新芯集成电路制造有限公司 | 一种FinFET结构的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104465398A (zh) | 2015-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8772860B2 (en) | FINFET transistor structure and method for making the same | |
| CN103545193B (zh) | 用双重间隔物图案化技术形成半导体器件精细图案的方法 | |
| CN107731846B (zh) | 提高沟道通孔均一性的三维存储器形成方法 | |
| CN104009036B (zh) | 制造多栅极器件的方法 | |
| CN105280496B (zh) | 具有鳍状结构的半导体元件及其制作方法 | |
| CN105448984B (zh) | 一种FinFET及其制备方法 | |
| CN104779147B (zh) | 一种金属栅极结构及其制备方法 | |
| TW201434109A (zh) | ＦｉｎＦＥＴ元件與其形成方法 | |
| CN102412128B (zh) | 倒梯形替代栅极及倒梯形金属栅电极的制作方法 | |
| CN104183473B (zh) | 金属栅极晶体管的形成方法及半导体器件 | |
| TWI456702B (zh) | 具有埋入式字元線的ｄｒａｍ結構及其製造方法與ｉｃ結構及其製造方法 | |
| CN108807532A (zh) | 半导体装置及其制造方法 | |
| CN102222636B (zh) | 浅沟槽隔离的制作方法 | |
| CN105185702A (zh) | 高k金属栅极结构的制造方法 | |
| CN104465398B (zh) | 一种FinFET制备方法 | |
| CN105118866B (zh) | 浮栅型闪存结构及其制备方法 | |
| CN104701173B (zh) | FinFET器件及其形成方法 | |
| CN108122840A (zh) | 一种半导体器件及制备方法、电子装置 | |
| CN105225963B (zh) | 一种FinFET半导体器件的制备方法 | |
| CN103855021A (zh) | 一种FinFET器件的制造方法 | |
| CN107768375B (zh) | 一种分裂栅的栅极形成方法 | |
| CN103943500B (zh) | 鳍式场效应晶体管的制作方法 | |
| CN103474353B (zh) | 一种鳍片和sti结构制作方法 | |
| US20180006112A1 (en) | Three-dimensional transisor | |
| CN106558610B (zh) | 一种半导体器件及其制备方法、电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |