CN103943500B - 鳍式场效应晶体管的制作方法 - Google Patents
鳍式场效应晶体管的制作方法 Download PDFInfo
- Publication number
- CN103943500B CN103943500B CN201310023629.3A CN201310023629A CN103943500B CN 103943500 B CN103943500 B CN 103943500B CN 201310023629 A CN201310023629 A CN 201310023629A CN 103943500 B CN103943500 B CN 103943500B
- Authority
- CN
- China
- Prior art keywords
- hard mask
- mask layer
- groove
- semiconductor substrate
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 26
- 238000002360 preparation method Methods 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 239000004065 semiconductor Substances 0.000 claims abstract description 57
- 238000005530 etching Methods 0.000 claims abstract description 29
- 238000001259 photo etching Methods 0.000 claims abstract description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 30
- 229910052710 silicon Inorganic materials 0.000 claims description 30
- 239000010703 silicon Substances 0.000 claims description 30
- 239000000377 silicon dioxide Substances 0.000 claims description 20
- 238000007254 oxidation reaction Methods 0.000 claims description 19
- 230000003647 oxidation Effects 0.000 claims description 17
- 239000000243 solution Substances 0.000 claims description 16
- 238000001039 wet etching Methods 0.000 claims description 16
- 238000005516 engineering process Methods 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 239000008367 deionised water Substances 0.000 claims description 8
- 229910021641 deionized water Inorganic materials 0.000 claims description 8
- 239000007864 aqueous solution Substances 0.000 claims description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 238000003701 mechanical milling Methods 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 230000008859 change Effects 0.000 claims description 3
- 239000003795 chemical substances by application Substances 0.000 claims description 3
- 238000004064 recycling Methods 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 2
- 239000007788 liquid Substances 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 230000008569 process Effects 0.000 description 4
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 244000208734 Pisonia aculeata Species 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012895 dilution Substances 0.000 description 2
- 238000010790 dilution Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 101001053391 Homo sapiens Thyroxine 5-deiodinase Proteins 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 102100024373 Thyroxine 5-deiodinase Human genes 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000002353 field-effect transistor method Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
Abstract
一种鳍式场效应晶体管的制作方法，包括：提供半导体衬底；在所述半导体衬底上形成硬掩膜层；利用光刻和刻蚀工艺，在所述硬掩膜层和半导体衬底中形成若干间距相等的沟槽；利用回蚀工艺将沟槽和沟槽之间的硬掩膜层变窄；在沟槽中部分填充氧化层，所述氧化层在各沟槽中的高度一致；利用变窄的硬掩膜层作为掩模，去除所述沟槽之间的半导体衬底，刻至所述氧化层的表面；去除所述硬掩膜层，以使得所述半导体衬底高于所述氧化层的表面的部分构成所述鳍式场效应晶体管的鳍。本发明中，由于沟槽中氧化层的高度和硬掩膜层变窄后的宽度能够在刻蚀工艺中进行有效的控制，从而使得形成的鳍的大小相貌能够被控制。
Description
技术领域
本发明涉及半导体制作领域，尤其涉及一种鳍式场效应晶体管的制作方法。
背景技术
随着半导体产业向22纳米技术节点的发展，渐渐开始从平面CMOS晶体管向三维FinFET（3D鳍式场效应晶体管）器件结构的过渡。FinFET中，栅至少可以从两侧对沟道进行控制，具有比平面MOSFET器件强得多的栅对沟道的控制能力，能够很好的抑制短沟道效应。而且相对其它器件具有更好的与现有的集成电路生产技术的兼容性。
图1示出了现有技术的一种FinFET的立体结构示意图。如图1所示，FinFET（鳍式场效应晶体管）包括：半导体衬底10，所述半导体衬底10上形成有凸出结构（图中未标示）；氧化层11，覆盖所述半导体衬底10的表面以及凸出结构的部分侧壁，凸出结构超出氧化层11的部分成为FinFET的鳍（Fin）14；栅极结构，横跨在所述鳍14上，覆盖所述鳍14的顶部和侧壁，栅极结构包括栅介质层（图中未示出）和位于栅介质层上的栅电极12。对于FinFET，鳍14的顶部以及两侧的侧壁与栅极结构相接触的部分都成为沟道区，即鳍14的三面都具有栅，这样的结构有利于增大驱动电流，改善器件性能。
而在制作FinFET的过程中必须保证鳍的宽度和高度具有良好的一致性，否则便会对器件的阈值电压等性能参数造成影响，导致电路中各个晶体管的性能参数彼此差异过大。
现有技术中在体硅上形成FinFET的鳍的方法可参考如图2至图7所示：首先，如图2所示，在体硅衬底100上形成垫氧化层110，在垫氧化层110上形成硬掩膜层120，在硬掩膜层120上形成光刻胶层130。
接下来，如图3所示，利用曝光显影形成沟槽的光刻胶图形，然后利用所述光刻胶图形作为掩模刻蚀所述硬掩膜层120、垫氧化层110和体硅衬底100，以在所述体硅衬底100中形成沟槽，同时在沟槽和沟槽之间形成狭小的硅凸条10。
接下来，如图4所示，去除体硅衬底100上的光刻胶层130、硬掩膜层120、垫氧化层110，然后沉积氧化硅140，以填满所述沟槽并覆盖过硅凸条10。所述沉积的工艺为HARP（high aspect ratio process，高纵横比工艺）。利用化学机械研磨技术磨平所述氧化硅140的表面。
接下来，如图5所示，利用回蚀技术去除部分氧化硅140，以部分暴露出所述硅凸条10，所述暴露出来的硅凸条的高度略高于预设的鳍的高度。
接下来，如图6所示，利用臭氧氧化暴露出来的硅凸条10，使得所述硅凸条10的表面的硅被氧化生成氧化硅层141，同时，所述硅凸条10被氧化硅140暴露出来的部分被消耗。
接下来，如图7所示，利用HF蒸气刻蚀，直至硅凸条10被氧化硅140暴露出来的部分表面的氧化硅层141都被去除。然后再利用臭氧进行氧化，然后再利用HF刻蚀，……，所述臭氧氧化和HF刻蚀交替进行，直至所述硅凸条10被氧化硅140暴露出来的部分的形貌、大小和高度形成符合条件的鳍11。
但是这样的方式并不容易控制，不容易使得鳍的尺寸能够达到一致。
发明内容
本发明解决的问题是现有技术制造鳍的工艺不容易控制，不容易使得鳍的尺寸能够达到一致。
为解决上述问题，本发明提供一种鳍式场效应晶体管的制作方法，包括：
提供半导体衬底；
在所述半导体衬底上形成硬掩膜层；
利用光刻和刻蚀工艺，在所述硬掩膜层和半导体衬底中形成至少两个沟槽；
利用回蚀工艺将沟槽和沟槽之间的硬掩膜层变窄；
在沟槽中填充氧化层，所述氧化层的高度低于所述沟槽的高度，所述氧化层在各沟槽中的高度一致；
利用变窄的硬掩膜层作为掩模，去除被所述硬掩膜层和所述氧化层暴露出来的半导体衬底；
去除所述硬掩膜层，以使得所述半导体衬底高于所述氧化层的表面的部分构成所述鳍式场效应晶体管的鳍。
可选的，在所述硬掩膜层和半导体衬底中形成沟槽的刻蚀工艺采用等离子体干法刻蚀。
可选的，去除所述硬掩膜层形成鳍之后还包括：利用DIO3氧化露出来的半导体衬底，使得所述半导体衬底的表面形成氧化硅；利用DHF进行刻蚀以去除所述氧化硅；所述利用DIO3氧化和利用DHF进行刻蚀的工艺交替进行，直至所述鳍的表面变得光滑。
可选的，所述硬掩膜层为垫氧化层和氮化硅层的双层结构，所述垫氧化层位于所述氮化硅层和半导体衬底之间。
可选的，去除所述硬掩膜层的方法为湿法刻蚀工艺。
可选的，所述湿法刻蚀工艺采用DHF进行。
可选的，所述湿法刻蚀工艺先采用热磷酸进行，再利用DHF进行。
可选的，将沟槽和沟槽之间的硬掩膜层变窄的回蚀工艺为湿法刻蚀工艺。
可选的，所述在沟槽中填充氧化层、所述氧化层的高度低于所述沟槽的高度的工艺包括：利用沉积工艺在所述沟槽中和硬掩膜层表面形成所述氧化层，所述氧化层覆盖过所述硬掩膜层；利用化学机械研磨工艺磨平所述氧化层的表面；利用回蚀工艺刻蚀所述氧化层直至露出沟槽之间的部分半导体衬底。
可选的，刻蚀所述氧化层直至露出沟槽之间的部分半导体衬底的回蚀工艺为湿法刻蚀，所述湿法刻蚀的刻蚀剂为HF水溶液或者BOE溶液。
可选的，在所述硬掩膜层和半导体衬底中形成的所述沟槽之间的间距相等。
与现有技术相比，本发明具有以下优点：
其中，在沟槽中部分填充氧化层使得沟槽之间的半导体衬底部分露出来，所述部分露出来的半导体衬底的高度直接影响在后续工艺中形成的鳍高。在将沟槽和沟槽之间的硬掩膜层变窄后，所述变窄的硬掩膜层的宽度直接影响在后续工艺中形成的鳍的宽度。由于沟槽中氧化层的高度和硬掩膜层变窄后的宽度能够在刻蚀工艺中进行有效的控制，从而使得形成的鳍的大小相貌能够被有效的控制。
并且，本发明的技术方案中刻蚀所述沟槽之间的半导体衬底以形成鳍式场效应晶体管的鳍的工艺包括：利用DIO3氧化露出来的半导体衬底，使得所述半导体衬底的表面形成氧化硅；利用DHF进行刻蚀以去除所述氧化硅；所述利用DIO3氧化和利用DHF进行刻蚀的工艺交替进行。其中，DIO3和DHF都是水溶液，使得实施的设备也可以比较简单，工艺操作比较简便。
附图说明
图1是现有技术的一种FinFET的立体结构示意图；
图2至图7为现有技术的一种FinFET的制作方法的示意图；
图8至图15为本发明的实施例中提供的形成FinFET中的鳍的制作方法的示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
具体的，本发明的技术方案中提供的形成鳍式场效应晶体管的工艺包括图8至图15所示的工艺：
首先，如图8所示，在半导体衬底200上形成硬掩膜层，在硬掩膜层上形成光刻胶层230。所述硬掩膜层包括在半导体衬底上的垫氧化层210和在垫氧化层210上的氮化硅层220。
所述半导体衬底200为体硅衬底，在其它的实施方式中，所述半导体衬底200还可以为绝缘体上硅（SOI）衬底，也可以是硅、锗、砷化镓或硅锗化合物，或者其它半导体材料，这里不再一一列举。
所述硬掩膜层作为光刻胶的辅助掩膜层，一般采用氮化硅层。其中，所述垫氧化层210起到缓冲氮化硅层220对半导体衬底200的应力的作用。
接下来，如图9所示，利用曝光显影形成沟槽的光刻胶图形（未标示），然后利用具有所述光刻胶图形的光刻胶层230作为掩模刻蚀所述氮化硅层220、垫氧化层210和半导体衬底200，以在所述氮化硅层220、垫氧化层210和半导体衬底200中形成沟槽，同时在沟槽和沟槽之间形成狭小的硅凸条20。
所述硅凸条20为相邻两沟槽之间的半导体衬底200，其影响着后续工艺中形成的鳍式场效应晶体管的鳍的形貌。为了保证最终形成的鳍具有一致的形貌和大小，在这一步骤中，曝光时，用来曝光的掩膜版上的沟槽的曝光图形彼此间距相等，以使得形成的光刻胶图形中的沟槽图形间距相等，从而最终在氮化硅层220、垫氧化层210和半导体衬底200中形成的间距相等的沟槽。
所述鳍式场效应晶体管的沟道的宽度由所述鳍的宽度决定。在这一步骤中，所述沟槽之间的间距，即所述硅凸条20的宽度也会影响到后续形成鳍的宽度。这一步骤中，由光刻的精度决定着所述硅凸条20的宽度。
其中，所述沟槽的宽度受晶体管和晶体管之间的间距设计的大小影响。
并且，为了确保所述硅凸条20的侧壁的垂直性，刻蚀所述半导体衬底200时，采用具有良好的各向异性的等离子体干法刻蚀工艺。
形成好沟槽之后，去除光刻胶230。
接下来，如图10所示，利用回蚀工艺刻蚀剩下的硬掩膜层，以进行“拉后”（pull-back）工艺，所述Pull-back工艺是指把硬掩膜层往两端退后几纳米。
所述回蚀工艺为湿法刻蚀，去除部分所述硬掩膜层两侧的材质，使得硬掩膜层两端被刻蚀掉部分，从而实现硬掩膜层变窄的效果。所述硬掩膜层在后续工艺中为刻蚀硅凸条20使之成为鳍的掩膜，其变窄后的宽度以及宽度的统一性直接影响到形成鳍的宽度和鳍的形貌的统一型。在这一步中，所述回蚀工艺进行的程度可以通过工艺进行的时间来控制，从而控制最终形成的硬掩膜层的宽度。由于采用的是湿法刻蚀工艺，其在各处刻蚀的均匀性也能够得到满足，使得各处最终形成的硬掩膜层的宽度保持一致。
接下来，如图11所示，利用沉积工艺形成氧化层240，所述氧化层240填满所述沟槽，并且覆盖过所述硬掩膜层，然后利用化学机械研磨工艺磨平所述氧化层240的表面。
接下来，如图12所示，利用回蚀工艺刻蚀所述氧化层直至氧化层240仅填充部分沟槽，从而露出部分硅凸条20，所述露出来的半导体衬底的高度直接影响到后续工艺中形成的鳍高。为了确保鳍高的一致性，所述氧化层240在各沟槽中的高度要保持一致。前面工艺中的利用化学机械研磨工艺磨平所述氧化层240确保了在进行回蚀工艺之前，所述氧化层240的表面是平整的。在本步骤中，所述回蚀工艺为湿法刻蚀，湿法刻蚀的刻蚀剂为BOE溶液（氧化硅蚀刻缓冲液）或者稀释的HF水溶液。所述BOE溶液或者稀释的HF水溶液的反应比较平缓且稳定，确保所述回蚀工艺进行时各处被刻蚀的均匀性，从而确保最终形成的氧化层240的高度各处相等。并且，所述平缓且稳定的湿法刻蚀过程能够被很好的控制反应进行的程度，使得所述氧化层240最终的高度能够被控制，从而能够实现控制被暴露出来的硅凸条20的高度，使得最终形成的鳍的高度能够被控制。
接下来，如图13所示，利用变窄的硬掩膜层作为掩模，去除被硬掩膜层暴露出来的半导体衬底200直至所述氧化层240的表面（从而提高沟槽侧壁的倾斜度），以形成所述鳍式场效应晶体管的鳍的初始形貌，所述鳍为半导体衬底中未被所述氧化层240遮挡而露出来的部分。其中，所述去除半导体衬底的方式为等离子体干法刻蚀。
接下来，如图14所示，去除所述硬掩膜层。类似的前面步骤的，本步骤中去除所述硬掩膜层的方法也为湿法刻蚀工艺。具体的，如果硬掩膜层窄，利用DHF（HF去离子水溶液）刻蚀以去除所述垫氧化硅去除氧化硅时，硬掩膜层可同时被带掉；如果硬掩膜层比较宽，可先用热磷酸去除硬掩膜，再用利用DHF去除垫氧化硅。在利用DHF刻蚀垫氧化硅时，所述沟槽内的氧化层240也会被去除部分，由于垫氧化层的厚度是一定的，保持DHF刻蚀的时间恰好刻蚀掉垫氧化层，会使得去除掉的氧化层240的厚度也是一定的。从而使得氧化层240露出的半导体衬底（鳍）的高度能够被控制。
接下来，如图15所示，对形成的鳍进行角光滑工艺，所述角光滑工艺包括：利用DIO3（O3去离子水溶液）氧化露出来的半导体衬底200，使得所述半导体衬底200的表面形成氧化硅；然后利用DHF（HF去离子水溶液）进行刻蚀以去除所述氧化硅；所述利用DIO3氧化和利用DHF进行刻蚀的工艺交替进行，以使得所形成的鳍的角部光滑。
采用所述DIO3氧化露出来的半导体衬底200（鳍）的方式，其氧化的过程比较温和平缓，每次氧化的厚度一定，容易控制，然后采用DHF去除被DIO3氧化形成的氧化硅。在去除被DIO3氧化鳍的表面形成的氧化硅时，在沟槽底部的氧化层240也会被部分去除，但由于每次DIO3氧化形成的氧化硅的厚度一致，可通过保持每次DHF去除氧化形成的氧化硅的时间为固定值，这样氧化层240的损失量也是固定的。这样，最终能够实现控制鳍的高度。并且用DIO3氧化硅凸条20-DHF去除被DIO3氧化形成的氧化硅交替进行的过程，使得去除鳍的棱角的过程可控并且对鳍的损伤不大。确保了最终形成的鳍的质量，从而保证最终形成的鳍式场效应晶体管的性能稳定。
并且，DIO3和DHF都是水溶液，工艺操作起来比较方便，设备要求低。具体的，与利用气体进行刻蚀相比，不需要提供密闭性以及耐压性要求很高的气体储备装置和气体传送装置，也不需要提供等离子体腔室，只需要提供水溶液以及清洗槽就可以实施了。
后续还包括：形成栅极、生成侧墙，对鳍两端进行源漏掺杂等步骤，以形成了较完整的FinFET结构。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。
虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (11)
1.一种鳍式场效应晶体管的制作方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上形成硬掩膜层；
利用光刻和刻蚀工艺，在所述硬掩膜层和半导体衬底中形成至少两个沟槽；
利用回蚀工艺将沟槽和沟槽之间的硬掩膜层变窄；
在沟槽中填充氧化层，所述氧化层的高度低于所述沟槽的高度，所述氧化层在各沟槽中的高度一致；
利用变窄的硬掩膜层作为掩模，去除被所述硬掩膜层和所述氧化层暴露出来的半导体衬底；
去除所述硬掩膜层，以使得所述半导体衬底高于所述氧化层的表面的部分构成所述鳍式场效应晶体管的鳍。
2.如权利要求1所述的鳍式场效应晶体管的制作方法，其特征在于，在所述硬掩膜层和半导体衬底中形成沟槽的刻蚀工艺采用等离子体干法刻蚀。
3.如权利要求1所述的鳍式场效应晶体管的制作方法，其特征在于，去除所述硬掩膜层形成鳍之后还包括：利用O3去离子水溶液氧化露出来的半导体衬底，使得所述半导体衬底的表面形成氧化硅；利用HF去离子水溶液进行刻蚀以去除所述氧化硅；所述利用O3去离子水溶液氧化和利用HF去离子水溶液进行刻蚀的工艺交替进行，直至所述鳍的表面变得光滑。
4.如权利要求1所述的鳍式场效应晶体管的制作方法，其特征在于，所述硬掩膜层为垫氧化层和氮化硅层的双层结构，所述垫氧化层位于所述氮化硅层和半导体衬底之间。
5.如权利要求4所述的鳍式场效应晶体管的制作方法，其特征在于，去除所述硬掩膜层的方法为湿法刻蚀工艺。
6.如权利要求5所述的鳍式场效应晶体管的制作方法，其特征在于，所述湿法刻蚀工艺采用HF去离子水溶液进行。
7.如权利要求5所述的鳍式场效应晶体管的制作方法，其特征在于，所述湿法刻蚀工艺先采用热磷酸进行，再利用HF去离子水溶液进行。
8.如权利要求1所述的鳍式场效应晶体管的制作方法，其特征在于，将沟槽和沟槽之间的硬掩膜层变窄的回蚀工艺为湿法刻蚀工艺。
9.如权利要求1所述的鳍式场效应晶体管的制作方法，其特征在于，所述在沟槽中填充氧化层、所述氧化层的高度低于所述沟槽的高度的工艺包括：利用沉积工艺在所述沟槽中和硬掩膜层表面形成所述氧化层，所述氧化层覆盖过所述硬掩膜层；利用化学机械研磨工艺磨平所述氧化层的表面；利用回蚀工艺刻蚀所述氧化层直至所述氧化层仅填充部分沟槽，从而露出部分硅凸条。
10.如权利要求9所述的鳍式场效应晶体管的制作方法，其特征在于，刻蚀所述氧化层直至露出沟槽之间的部分半导体衬底的回蚀工艺为湿法刻蚀，所述湿法刻蚀的刻蚀剂为HF水溶液或者氧化硅蚀刻缓冲液。
11.如权利要求1所述的鳍式场效应晶体管的制作方法，其特征在于，在所述硬掩膜层和半导体衬底中形成的所述沟槽之间的间距相等。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310023629.3A CN103943500B (zh) | 2013-01-22 | 2013-01-22 | 鳍式场效应晶体管的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310023629.3A CN103943500B (zh) | 2013-01-22 | 2013-01-22 | 鳍式场效应晶体管的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103943500A CN103943500A (zh) | 2014-07-23 |
| CN103943500B true CN103943500B (zh) | 2016-08-31 |
Family
ID=51191111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310023629.3A Active CN103943500B (zh) | 2013-01-22 | 2013-01-22 | 鳍式场效应晶体管的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103943500B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104157574B (zh) * | 2014-07-31 | 2018-06-05 | 上海集成电路研发中心有限公司 | 双重图形化鳍式晶体管的鳍结构线顶端切断方法 |
| CN105590858B (zh) * | 2014-10-28 | 2018-09-07 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
| KR102274750B1 (ko) * | 2015-01-27 | 2021-07-07 | 삼성전자주식회사 | 반도체 장치 제조 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1941319A (zh) * | 2005-09-29 | 2007-04-04 | 中芯国际集成电路制造(上海)有限公司 | 用于浅沟槽隔离的双制衬的方法与结构 |
| CN101577249A (zh) * | 2008-05-06 | 2009-11-11 | 海力士半导体有限公司 | 具有鳍结构沟道的半导体器件及其制造方法 |
| CN101789395A (zh) * | 2009-01-26 | 2010-07-28 | 台湾积体电路制造股份有限公司 | 半导体装置的制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100587672B1 (ko) * | 2004-02-02 | 2006-06-08 | 삼성전자주식회사 | 다마신 공법을 이용한 핀 트랜지스터 형성방법 |
| KR20050106306A (ko) * | 2004-05-04 | 2005-11-09 | 삼성전자주식회사 | 둥근 활성코너를 갖는 핀 전계효과 트랜지스터의 제조방법 |
| KR100652419B1 (ko) * | 2005-07-28 | 2006-12-01 | 삼성전자주식회사 | 핀형 트랜지스터의 게이트 형성 방법 |
-
2013
- 2013-01-22 CN CN201310023629.3A patent/CN103943500B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1941319A (zh) * | 2005-09-29 | 2007-04-04 | 中芯国际集成电路制造(上海)有限公司 | 用于浅沟槽隔离的双制衬的方法与结构 |
| CN101577249A (zh) * | 2008-05-06 | 2009-11-11 | 海力士半导体有限公司 | 具有鳍结构沟道的半导体器件及其制造方法 |
| CN101789395A (zh) * | 2009-01-26 | 2010-07-28 | 台湾积体电路制造股份有限公司 | 半导体装置的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103943500A (zh) | 2014-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103985711B (zh) | 具有减少的寄生电容量的FinFET及其制造方法 | |
| TWI588879B (zh) | 鰭式場效電晶體元件的製備方法與控制鰭狀結構高度的製程 | |
| US20060231907A1 (en) | Semiconductor device with FinFET and method of fabricating the same | |
| TWI511292B (zh) | 形成具有替代通道材料之鰭式場效電晶體設備的方法 | |
| US8497198B2 (en) | Semiconductor process | |
| JP2014199942A (ja) | バルクＦｉｎＦＥＴ中のＳｉフィンのフィン下部近くのＳＴＩ形状 | |
| KR20110049679A (ko) | 인터디바이스 ｓｔｉ 영역의 제조 및 상이한 유전체 물질을 이용한 인트라디바이스 ｓｔｉ 영역 | |
| CN108735813A (zh) | 半导体结构及其形成方法 | |
| JP2010258124A (ja) | 半導体装置及び半導体装置の製造方法 | |
| TWI528556B (zh) | 鰭式場效電晶體結構與形成鰭式場效電晶體結構之方法 | |
| CN105513965A (zh) | 晶体管的形成方法 | |
| CN108122843B (zh) | 鳍式场效应管的形成方法以及半导体结构 | |
| CN103943500B (zh) | 鳍式场效应晶体管的制作方法 | |
| CN104425264B (zh) | 半导体结构的形成方法 | |
| CN111370488A (zh) | 半导体结构及其形成方法 | |
| CN103594362B (zh) | 鳍式场效应晶体管及其制造方法 | |
| TWI728966B (zh) | 半導體元件及其製作方法 | |
| US10522619B2 (en) | Three-dimensional transistor | |
| TWI719100B (zh) | 鰭型場效電晶體及其製作方法 | |
| TWI518792B (zh) | 半導體製程 | |
| CN106449761B (zh) | 半导体器件的形成方法 | |
| CN112151360B (zh) | 半导体结构及其形成方法 | |
| US20170263730A1 (en) | Semiconductor process | |
| WO2022237080A1 (zh) | 半导体器件及其制作方法 | |
| KR100732269B1 (ko) | 반도체 소자 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |