CN103972093A - 鳍式场效应晶体管牺牲栅极的制作方法 - Google Patents
鳍式场效应晶体管牺牲栅极的制作方法 Download PDFInfo
- Publication number
- CN103972093A CN103972093A CN201310036546.8A CN201310036546A CN103972093A CN 103972093 A CN103972093 A CN 103972093A CN 201310036546 A CN201310036546 A CN 201310036546A CN 103972093 A CN103972093 A CN 103972093A
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon nitride
- grid
- manufacture method
- fin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 230000005669 field effect Effects 0.000 title claims abstract description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 43
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000004065 semiconductor Substances 0.000 claims abstract description 27
- 238000000151 deposition Methods 0.000 claims abstract description 14
- 238000000227 grinding Methods 0.000 claims abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 229920005591 polysilicon Polymers 0.000 claims description 16
- 239000000126 substance Substances 0.000 claims description 15
- 238000005498 polishing Methods 0.000 claims description 14
- 230000008021 deposition Effects 0.000 claims description 12
- 239000000428 dust Substances 0.000 claims description 8
- 239000004094 surface-active agent Substances 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 238000002955 isolation Methods 0.000 claims description 6
- ONIBWKKTOPOVIA-BYPYZUCNSA-N L-Proline Chemical compound OC(=O)[C@@H]1CCCN1 ONIBWKKTOPOVIA-BYPYZUCNSA-N 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- ONIBWKKTOPOVIA-UHFFFAOYSA-N Proline Natural products OC(=O)C1CCCN1 ONIBWKKTOPOVIA-UHFFFAOYSA-N 0.000 claims description 3
- 230000003287 optical effect Effects 0.000 claims description 3
- 238000005530 etching Methods 0.000 abstract description 7
- 239000000463 material Substances 0.000 description 8
- FBVVGPMIPAZFAW-RZVRUWJTSA-N (2S)-pyrrolidine-2-carboxylic acid Chemical compound OC(=O)[C@@H]1CCCN1.OC(=O)[C@@H]1CCCN1 FBVVGPMIPAZFAW-RZVRUWJTSA-N 0.000 description 7
- 239000002280 amphoteric surfactant Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000012530 fluid Substances 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229960002429 proline Drugs 0.000 description 2
- 238000012163 sequencing technique Methods 0.000 description 2
- -1 sulfuric acid ester Chemical class 0.000 description 2
- 239000002888 zwitterionic surfactant Substances 0.000 description 2
- FXOPDDJMUJWNOR-MOBQZEGBSA-N (2S)-pyrrolidine-2-carboxylic acid Chemical compound OC(=O)[C@@H]1CCCN1.OC(=O)[C@@H]1CCCN1.OC(=O)[C@@H]1CCCN1 FXOPDDJMUJWNOR-MOBQZEGBSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- KWIUHFFTVRNATP-UHFFFAOYSA-N Betaine Natural products C[N+](C)(C)CC([O-])=O KWIUHFFTVRNATP-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 241000611838 Leiostomus Species 0.000 description 1
- KWIUHFFTVRNATP-UHFFFAOYSA-O N,N,N-trimethylglycinium Chemical compound C[N+](C)(C)CC(O)=O KWIUHFFTVRNATP-UHFFFAOYSA-O 0.000 description 1
- 229910019142 PO4 Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- AXQKVSDUCKWEKE-UHFFFAOYSA-N [C].[Ge].[Si] Chemical compound [C].[Ge].[Si] AXQKVSDUCKWEKE-UHFFFAOYSA-N 0.000 description 1
- CTNCAPKYOBYQCX-UHFFFAOYSA-N [P].[As] Chemical compound [P].[As] CTNCAPKYOBYQCX-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229940024606 amino acid Drugs 0.000 description 1
- 150000001413 amino acids Chemical class 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229960003237 betaine Drugs 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 150000001732 carboxylic acid derivatives Chemical class 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 239000010452 phosphate Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- BDHFUVZGWQCTTF-UHFFFAOYSA-M sulfonate Chemical compound [O-]S(=O)=O BDHFUVZGWQCTTF-UHFFFAOYSA-M 0.000 description 1
- QAOWNCQODCNURD-UHFFFAOYSA-N sulfuric acid Substances OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
本发明提供的鳍式场效应晶体管牺牲栅极的制作方法，包括：提供半导体衬底；在所述半导体衬底上形成氮化硅层；蚀刻所述氮化硅层和所述半导体衬底，以形成鳍部；沉积第一牺牲栅极层；采用化学机械平坦化方法研磨所述第一牺牲栅极层，研磨至接触到所述氮化硅层后停止；沉积第二牺牲栅极层，所述第二牺牲栅极层位于所述鳍部的上方。本发明所提供的鳍式场效应晶体管牺牲栅极的制作方法通过形成厚度均一的第一牺牲栅极层和第二牺牲栅极层，为后续形成的真正栅极达到厚度均一要求提供了可靠保证。
Description
技术领域
本发明涉及半导体制造领域，特别涉及一种鳍式场效应晶体管牺牲栅极的制作方法。
背景技术
在即将到来的20nm以下技术工艺节点的半导体工艺时代，鳍片场效应晶体管(FinFET)是目前研究的主流方向。
现有的FinFET制作过程中，如美国授权专利US7732874中所公开，通常需要先形成牺牲栅极达到占位的目的，再将该牺牲栅极除去以形成真正的栅极。
如图1所示，现有方法在制作牺牲栅极的过程中，首先在半导体衬底100上形成垂直鳍部101（或鳍片），鳍部101两侧为凹槽(未标注)。然后形成栅氧化层（未图示）于所述鳍部101表面。最后沉积牺牲栅极110填充凹槽，并且该牺牲栅极110会高出于鳍部101一段厚度，如图1所示。此时的牺牲栅极110表面不平坦，需要对其进行平坦化（因为只有平坦的牺牲栅极才能形成平坦的真正栅极）。
现有工艺通常是通过控制平坦化的时间等参数来达到控制平坦化的程度，并且牺牲栅极110平坦化的终点一般在牺牲栅极110内部（如图2所示），此时形成的牺牲栅极110’整个地覆盖鳍部101的左侧、右侧和上侧。这种制作方法容易导致同一个晶圆内部（within-wafer,WIW）的牺牲栅极厚度不均一（non-uniformity），例如晶圆中央与晶圆边缘的牺牲栅极厚度不一致，也容易导致同一芯片内部（within-die,WID）的牺牲栅极厚度不均一，并更容易导致晶圆与晶圆之间（wafer to wafer,WTW）的各牺牲栅极厚度不均一。
如果缺少严格控制，上述厚度不均一的情况将会带来一系列的工艺整合问题，比如：栅极电阻波动，栅极填充不足，源/漏极暴露等等。这些问题最终都会损害芯片性能。为了确保芯片的优良性能和可靠性，制造工艺必须严格控制WIW、WID以及WTW的牺牲栅极厚度均一性（uniformity）。
发明内容
为此，本发明提供了一种鳍式场效应晶体管牺牲栅极的制作方法，以解决现有工艺中同一个晶圆内部、同一个芯片内部和晶圆与晶圆之间的牺牲栅极厚度不均一的问题。
本发明提供的鳍式场效应晶体管牺牲栅极的制作方法，包括：
提供半导体衬底；
在所述半导体衬底上形成氮化硅层；
蚀刻所述氮化硅层和所述半导体衬底，以形成鳍部；所述鳍部两侧形成凹槽而上表面仍然覆盖所述氮化硅层；
沉积第一牺牲栅极层，所述第一牺牲栅极层填充所述鳍部两侧的所述凹槽，并覆盖所述氮化硅层；
采用化学机械平坦化方法研磨所述第一牺牲栅极层，研磨至接触到所述氮化硅层后停止，此时剩下的所述第一牺牲栅极层位于所述鳍部的两侧；
沉积第二牺牲栅极层，所述第二牺牲栅极层位于所述鳍部的上方。
可选的，所述第一牺牲栅极层和/或所述第二牺牲栅极层包括多晶硅层。
可选的，在沉积所述第一牺牲栅极层之前，先进行热氧化处理，以在所述鳍部的暴露表面形成栅极氧化层。
可选的，在进行所述热氧化处理之前，先进行高密度等离子体化学气相淀积工艺以在所述凹槽内形成绝缘介质层，再回蚀刻部分所述绝缘介质层，以在所述凹槽底部形成绝缘隔离层。
可选的，所述氮化硅层的厚度为300埃至800埃。
可选的，所述第一牺牲栅极层的厚度为500埃至2000埃。
可选的，所述化学机械平坦化方法采用固结磨料抛光垫。
可选的，所述化学机械平坦化方法采用脯氨酸同系物作为表面活性剂参与研磨。
可选的，所述化学机械平坦化方法在PH值为5.5~5.8的范围内进行。
可选的，所述化学机械平坦化方法的下压压力为0.5psi~3.0psi。
可选的，所述化学机械平坦化方法采用的所述固结磨料抛光垫的研磨转速为10rpm~40rpm。
可选的，所述化学机械平坦化采用光学终点侦测器或者电动电势终点侦测器来侦测研磨终点。
与现有技术相比，本发明具有以下优点：
本发明所提供的鳍式场效应晶体管牺牲栅极的制作方法通过形成第一牺牲栅极层和第二牺牲栅极层，使得所述鳍部的左侧、右侧和上侧均形成有牺牲栅极，这样就为后续真正的栅极占据了所需位置。并且由于所形成的第一牺牲栅极层和第二牺牲栅极层厚度均一，使得形成的整个牺牲栅极层（包括第一牺牲栅极层和第二牺牲栅极层）厚度均一，这就为后续形成的真正栅极达到厚度均一要求提供了可靠保证。
本发明所提供的鳍式场效应晶体管牺牲栅极的制作方法通过在5.5~5.8的PH值范围内对多晶硅层进行化学机械平坦化，并且所述化学机械平坦化能够在平坦至氮化硅层时正好停止，从而能够形成厚度均一的第一牺牲栅极层，为后续形成厚度均一的整个牺牲栅极层提供了保证。
附图说明
图1至图2为现有技术平坦化牺牲栅极各步骤结构示意图；
图3至图11为本发明实施例各步骤结构示意图和原理示意图。
具体实施方式
本发明实施例提供一种鳍式场效应晶体管牺牲栅极的制作方法，利用该制作方法可制作出厚度均一的牺牲栅极，以便后续能够形成厚度均一的真正栅极。
本发明实施例所提供的制作方法包括步骤S1至S7，下面将结合图3至图11，对各步骤加以说明。本实施例以S1至S7来命名步骤只是为了方便区分各步骤，并不是限定各步骤的先后顺序，在本发明的不同实施例中，各步骤可根据相应工艺的调节来调整先后顺序。
步骤S1，提供半导体衬底。
请参考图3，本实施例首先提供半导体衬底200，该半导体衬底200可以是晶体硅衬底（如晶圆），根据设计需要该半导体衬底200可包括如p-型衬底或n-型衬底。同时，该半导体衬底200可包括各种掺杂区域（未图示），可使用p-型掺杂剂如硼，n-型掺杂剂如磷或砷，或其组合掺杂所述掺杂区域。
在其它实施例中，该半导体衬底200可由一些其它合适的元素（如碳或锗），合适的化合物（如砷化镓、碳化硅、砷化铟或磷化铟），或者合适的合金（如碳锗硅、磷砷镓、或磷铟镓）制造。另外，该半导体衬底200还可以包括外延层和/或绝缘体上硅(SOI)结构。
步骤S2，在所述半导体衬底上形成氮化硅层。
请继续参考图3，该氮化硅层210作为硬掩膜层形成于半导体衬底200上面。该氮化硅层210一方面作为后续蚀刻半导体衬底200的硬掩膜，另一方面，本实施例将用它作为平坦化停止层。
本实施例优选的，所述氮化硅层210的厚度可以为300埃至800埃。如果该氮化硅层210太薄，可能使得在后续平坦化时，该氮化硅层210无法起到作为平坦化停止层的作用（即如果氮化硅层210太薄，平坦化终点检测时，不容易检测到恰好到达氮化硅层210）。而如果该氮化硅层210太厚，由于要先蚀刻完该氮化硅层210，才能蚀刻在它下面的半导体衬底200，因而会加重蚀刻负担。因此，该氮化硅层的厚度优选为300埃至800埃。
从图3中还可以看到，本实施例在氮化硅层210上形成有一层光阻220。该光阻220经过曝光和显影，形成特定的图案。
步骤S3，蚀刻所述氮化硅层和所述半导体衬底，以形成鳍部，所述鳍部两侧形成凹槽而上表面仍然覆盖所述氮化硅层。
参考图4可以看到，本实施例用上述光阻220对半导体衬底200进行选择性蚀刻，形成如图4所示结构。此时，在半导体衬底200中形成有两个鳍部201，该两个鳍部201的左右两侧均形成凹槽（未标注）。图4中的氮化硅层210’为在蚀刻半导体衬底200过程中同时被蚀刻后保留下来的部分。
请参考图5，在完成了凹槽的蚀刻之后，可以用相应的化学溶液清洗掉所述光阻220，形成如图5所示结构。
步骤S4，沉积第一牺牲栅极层，所述第一牺牲栅极层填充所述鳍部两侧的所述凹槽，并覆盖所述氮化硅层。
需要说明的是，本实施例在沉积第一牺牲栅极层之前，可以先进行热氧化处理，以在所述鳍部的暴露表面形成栅极氧化层。并且进一步优选的，在进行所述热氧化处理之前，还可以包括：先进行高密度等离子体化学气相淀积工艺以在所述凹槽内形成绝缘介质层230，再回蚀刻部分所述绝缘介质层230的步骤，如图6和图7所示。
先进行高密度等离子体化学气相淀积工艺以在所述凹槽内形成绝缘介质层230，再回蚀刻部分所述绝缘介质层230的步骤目的是为了在所述凹槽底部形成绝缘隔离层230’，以使得两个鳍部201之间绝缘隔离。除了上述方法以外，在其它实施例中，也可以采用旋涂玻璃（spin-on-glass,SOG）工艺或者高纵横比工艺（high aspect ration process,HARP）来制作该绝缘隔离层230’。
请继续参考图7，在形成该绝缘隔离层230’之后，可以进行热氧化处理，以在如图7所述鳍部201的暴露表面形成栅极氧化层（未图示）。
请参考图8，本实施例中，沉积第一牺牲栅极层240填充所述鳍部201两侧的所述凹槽，此时第一牺牲栅极层240同时覆盖氮化硅层210’。本实施例优选的，所述第一牺牲栅极层240为多晶硅层。此时，该第一牺牲栅极层240的表面不平坦，其大致厚度为500埃至2000埃。如果该第一牺牲栅极层240太薄，可能会填不满所述凹槽。而如果该第一牺牲栅极层240太厚，则可能加重后续平坦化的负担。因而本实施例优选的，选择将该第一牺牲栅极层240的厚度范围设置在500埃至2000埃之间。
步骤S5，采用化学机械平坦化方法研磨所述第一牺牲栅极层，研磨至接触到所述氮化硅层后停止，此时剩下的所述第一牺牲栅极层位于所述鳍部的两侧。
请参考图9，本实施例通过化学机械平坦化（Chemical MechanicalPolishing/Planarization,CMP）方法，去除图8中所示的不平坦部分的多晶硅层240（亦即第一牺牲栅极层240），并且该平坦化步骤停止于氮化硅层210’，得到的结构如图9所示，平坦化后得到平整的多晶硅层240’（亦即第一牺牲栅极层240’）。
现有技术中，通常是在碱性（指抛光液的PH值大于7，呈碱性）条件下进行CMP，并且现有CMP所去除的通常是氧化物层（例如氧化硅层）。而本实施例采用在5.5~5.8的PH值（指CMP时抛光液的PH值，可用PH调节剂调节）范围内进行CMP，并且本实施例CMP去除的是部分多晶硅层240（请参考图8），平坦化的停止层是氮化硅层210’。
本实施例采用固结磨料抛光垫（Fixed abrasive pad,FAP）来进行CMP。抛光垫是CMP中的重要组成部分，其磨损均匀性能是影响加工后工件平面度的重要因素。本实施例采用固结磨料抛光垫进行平坦化得到的表面质量优异且平稳，并且去除效率高。
本实施例采用两性离子表面活性剂作为表面活性剂参与CMP研磨。CMP包括了化学和机械两重作用，表面活性剂在平坦化过程中起着非常重要的作用。它不仅影响着抛光液的分散性、颗粒吸附后清洗难易程度以及金属离子沾污等问题，更重要的是表面活性剂可以提高质量传递速率以提高平坦化平整度并降低表面张力，降低损伤层厚度，减少损伤。
本实施例所选用的两性离子表面活性剂可以包括有羧酸盐型(包括氨基酸型和甜菜碱型)两性表面活性剂，硫酸酯型两性表面活性剂，磺酸盐型两性表面活性剂以及磷酸酯盐型两性表面活性剂等。本实施例进一步优选的，用脯氨酸同系物作为表面活性剂参与研磨。
本实施例采用CeO2参与CMP研磨。CeO2具有化学活性高和硬度较小的特点，并且在研磨过程不容易刮伤研磨面，因而能够保证有好的表面平整度。同时，CeO2粒子研磨速度快，因而选用CeO2可以提高研磨速度。
本实施例具体以L-脯氨酸为表面活性剂，并在PH值为5.5~5.8的范围内进行CMP。所述多晶硅层240（Poly）（即第一牺牲层240）、氮化硅层210’（SiN）和L-脯氨酸（L-proline）达到等电点(IEP)时的PH值和在PH值为5.5~5.8的范围所显的电性如下表所示：
在CMP过程中，虽然各层都处于相同抛光液之中，但是它们的Zeta电位（Zeta电位又叫电动电位或电动电势，ζ-电位或ζ-电势，是指剪切面的电位）不一样。等电点(IEP)指的是固体表面的Zeta电位为零的情形。当物质所处PH值小于其达到等电点(IEP)时的PH值时，该物质会呈现正电性，反之，当物质所处PH值大于其达到等电点(IEP)的PH值时，该物质呈现负电性。综上可知，上述表格中，第三列的正号代表该行的物质在5.5~5.8PH值范围内其电位为正，正号越多，代表该物质此时的电位越正。第三列的负号代表该行物质在5.5~5.8PH值范围内的电位为负，负号越多，代表该物质此时的电位越负。
可知，在上述PH值范围（5.5~5.8）内，L-脯氨酸（L-proline）、CeO2和多晶硅层240（Poly）呈正电势，并且电势强度递增，而氮化硅层210’（SiN）呈负电势。
请结合参考图8、图9和图10。在图10中，本实施例用带正号的圆球代表L-脯氨酸（L-proline）（L-proline）。研磨粒子CeO2也呈正电势，虽然带有相同电势的带电粒子具有相互排斥的作用力，但是由于表面活性剂的两性基团的作用，仍会有部分L-脯氨酸（L-proline）定向吸附于CeO2表面。多晶硅层（Poly）呈正电势，并且电位较正（4个正号），因而L-脯氨酸（L-proline）很难吸附于多晶硅层表面，如图10所示，仅有少量L-脯氨酸（L-proline）吸附于多晶硅层表面，而氮化硅层210’（SiN）呈负电势，因而会有大量的L-脯氨酸（L-proline）吸附于氮化硅层210’（SiN）表面，如图10所示。在研磨过程中，多晶硅层240（Poly）相当于裸露在固结磨料抛光垫下被研磨，因而它会被很快研磨去除。而反过来，氮化硅层210’（SiN）被L-脯氨酸（L-proline）整面保护，不易被研磨。事实上，发明人得出，此时CMP的研磨过程对多晶硅层240（Poly）的去除速度（remove rate）达到了500埃/分钟（A/min）至4000埃/分钟，而对氮化硅层210’（SiN）的去除速度小于50埃/分钟。因而，本实施例可以采用该CMP方法来去除如图8所示的多晶硅层240（Poly）而停留在氮化硅层210’（SiN），形成如图9所示的结构。
本实施例中，所述CMP方法的下压压力为0.5psi~3.0psi，同时所述固结磨料抛光垫的研磨转速为10rpm~40rpm，并采用光学终点侦测器或者电动电势终点侦测器来侦测研磨终点。
通过上述具体工艺参数，本实施例能够制作出厚度均一（包括WIW、WID以及WTW三个指标）的第一牺牲栅极240’。
步骤S6，沉积第二牺牲栅极层，所述第二牺牲栅极层位于所述鳍部的上方。
如图11所示，本实施例沉积第二牺牲栅极层250，该第二牺牲栅极层250位于所述鳍部的上方。同样的，该第二牺牲栅极层250优选为多晶硅层250。已有工艺和方法可以较好地控制该第二牺牲栅极层250厚度达到相应的均一性要求（包括WIW、WID以及WTW三个指标）。
本实施例通过形成第一牺牲栅极层240’和第二牺牲栅极层250，使得所述鳍部201的左侧、右侧和上侧均形成有牺牲栅极，这样就为后续真正的栅极占据了所需位置。并且由于所形成的第一牺牲栅极层240’和第二牺牲栅极层250厚度均一，使得形成的整个牺牲栅极层（包括第一牺牲栅极层240’和第二牺牲栅极层250）厚度均一，这就为后续形成的真正栅极达到厚度均一要求提供了可靠保证。
本说明书中各个部分采用递进的方式描述，每个部分重点说明的都是与其他部分的不同之处，各个部分之间相同相似部分互相参见即可。
以上所述仅为本发明的具体实施例，目的是为了使本领域技术人员更好的理解本发明的精神，然而本发明的保护范围并不以该具体实施例的具体描述为限定范围，任何本领域的技术人员在不脱离本发明精神的范围内，可以对本发明的具体实施例做修改，而不脱离本发明的保护范围。
Claims (12)
1.一种鳍式场效应晶体管牺牲栅极的制作方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上形成氮化硅层；
选择性蚀刻所述氮化硅层和所述半导体衬底，以形成鳍部；所述鳍部两侧形成有凹槽而上表面仍然覆盖所述氮化硅层；
沉积第一牺牲栅极层，所述第一牺牲栅极层填充所述鳍部两侧的所述凹槽，并覆盖所述氮化硅层；
采用化学机械平坦化方法研磨所述第一牺牲栅极层，研磨至接触到所述氮化硅层后停止，剩下的所述第一牺牲栅极层位于所述鳍部的两侧；
沉积第二牺牲栅极层，所述第二牺牲栅极层位于所述鳍部的上方。
2.如权利要求1所述的制作方法，其特征在于，所述第一牺牲栅极层和/或所述第二牺牲栅极层包括多晶硅层。
3.如权利要求1所述的制作方法，其特征在于，在沉积所述第一牺牲栅极层之前，先进行热氧化处理，以在所述鳍部的暴露表面形成栅极氧化层。
4.如权利要求3所述的制作方法，其特征在于，在进行所述热氧化处理之前，先进行高密度等离子体化学气相淀积工艺以在所述凹槽内形成绝缘介质层，再回蚀刻部分所述绝缘介质层，以在所述凹槽底部形成绝缘隔离层。
5.如权利要求1所述的制作方法，其特征在于，所述氮化硅层的厚度为300埃至800埃。
6.如权利要求1所述的制作方法，其特征在于，沉积的所述第一牺牲栅极层的厚度为500埃至2000埃。
7.如权利要求1所述的制作方法，其特征在于，所述化学机械平坦化方法采用固结磨料抛光垫。
8.如权利要求7所述的制作方法，其特征在于，所述化学机械平坦化方法采用脯氨酸同系物作为表面活性剂参与研磨。
9.如权利要求8所述的制作方法，其特征在于，所述化学机械平坦化方法在PH值为5.5~5.8的范围内进行。
10.如权利要求9所述的制作方法，其特征在于，所述化学机械平坦化方法的下压压力为0.5psi~3.0psi。
11.如权利要求7所述的制作方法，其特征在于，所述化学机械平坦化方法采用的所述固结磨料抛光垫的研磨转速为10rpm~40rpm。
12.如权利要求11所述的制作方法，其特征在于，所述化学机械平坦化采用光学终点侦测器或者电动电势终点侦测器来侦测研磨终点。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310036546.8A CN103972093B (zh) | 2013-01-30 | 2013-01-30 | 鳍式场效应晶体管牺牲栅极的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310036546.8A CN103972093B (zh) | 2013-01-30 | 2013-01-30 | 鳍式场效应晶体管牺牲栅极的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103972093A true CN103972093A (zh) | 2014-08-06 |
| CN103972093B CN103972093B (zh) | 2018-03-06 |
Family
ID=51241457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310036546.8A Active CN103972093B (zh) | 2013-01-30 | 2013-01-30 | 鳍式场效应晶体管牺牲栅极的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103972093B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104465397A (zh) * | 2014-11-28 | 2015-03-25 | 上海华力微电子有限公司 | 一种FinFET制备方法 |
| CN104465398A (zh) * | 2014-11-28 | 2015-03-25 | 上海华力微电子有限公司 | 一种FinFET制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102208349A (zh) * | 2010-03-29 | 2011-10-05 | 格罗方德半导体公司 | 制造鳍状半导体器件结构的方法 |
| US8264048B2 (en) * | 2008-02-15 | 2012-09-11 | Intel Corporation | Multi-gate device having a T-shaped gate structure |
| CN102744668A (zh) * | 2011-04-20 | 2012-10-24 | 中芯国际集成电路制造(上海)有限公司 | 抛光方法以及浮栅的形成方法 |
| CN102820230A (zh) * | 2011-06-10 | 2012-12-12 | 国际商业机器公司 | 后形成鳍的置换型金属栅极finfet |
-
2013
- 2013-01-30 CN CN201310036546.8A patent/CN103972093B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8264048B2 (en) * | 2008-02-15 | 2012-09-11 | Intel Corporation | Multi-gate device having a T-shaped gate structure |
| CN102208349A (zh) * | 2010-03-29 | 2011-10-05 | 格罗方德半导体公司 | 制造鳍状半导体器件结构的方法 |
| CN102744668A (zh) * | 2011-04-20 | 2012-10-24 | 中芯国际集成电路制造(上海)有限公司 | 抛光方法以及浮栅的形成方法 |
| CN102820230A (zh) * | 2011-06-10 | 2012-12-12 | 国际商业机器公司 | 后形成鳍的置换型金属栅极finfet |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104465397A (zh) * | 2014-11-28 | 2015-03-25 | 上海华力微电子有限公司 | 一种FinFET制备方法 |
| CN104465398A (zh) * | 2014-11-28 | 2015-03-25 | 上海华力微电子有限公司 | 一种FinFET制备方法 |
| CN104465398B (zh) * | 2014-11-28 | 2018-04-03 | 上海华力微电子有限公司 | 一种FinFET制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103972093B (zh) | 2018-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103377911B (zh) | 提高化学机械平坦化工艺均匀性的方法 | |
| US6626968B2 (en) | Slurry for chemical mechanical polishing process and method of manufacturing semiconductor device using the same | |
| KR101062986B1 (ko) | Ｆｉｎｆｅｔ내의 게이트 영역의 다단계 화학 기계 연마 | |
| JP4537010B2 (ja) | 化学機械的ポリシングスラリー及びこれを用いた化学機械的研磨方法 | |
| CN106571294B (zh) | 一种半导体器件的制造方法 | |
| CN107230635A (zh) | 半导体装置的形成方法 | |
| KR100839355B1 (ko) | 기판의 재생 방법 | |
| JP4202826B2 (ja) | 有機膜の化学的機械的研磨方法および半導体装置の製造方法 | |
| JP3872925B2 (ja) | 研磨装置および半導体装置の製造方法 | |
| CN103972093A (zh) | 鳍式场效应晶体管牺牲栅极的制作方法 | |
| CN109545676A (zh) | 半导体器件栅极高度平坦化方法 | |
| CN100521108C (zh) | 半导体器件的制造方法 | |
| CN104078346A (zh) | 半导体器件的平坦化方法 | |
| US9543212B2 (en) | Preventing over-polishing of poly gate in metal-gate CMP | |
| JP2004511086A (ja) | マイクロ電子デバイスにおける均一な研磨の方法 | |
| KR100569541B1 (ko) | 반도체 소자의 제조방법 | |
| TW201824383A (zh) | 為改善層間介電層經化學機械研磨的碟狀效應的懸浮格狀冠型多晶矽 | |
| US20080045018A1 (en) | Method of chemical-mechanical polishing and method of forming isolation layer using the same | |
| KR102524807B1 (ko) | 반도체 소자의 제조 방법 | |
| CN110957215B (zh) | 平坦化工艺方法 | |
| JP4499613B2 (ja) | 絶縁膜の研磨方法 | |
| CN102956450B (zh) | 一种制作半导体器件的方法 | |
| JP2011071303A (ja) | 半導体装置の製造方法 | |
| KR100303358B1 (ko) | 에스오아이 웨이퍼 제조방법 | |
| JP2005183738A (ja) | 化学機械研磨方法及び化学機械研磨装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |