KR100839355B1 - 기판의 재생 방법 - Google Patents

기판의 재생 방법 Download PDF

Info

Publication number
KR100839355B1
KR100839355B1 KR1020060117987A KR20060117987A KR100839355B1 KR 100839355 B1 KR100839355 B1 KR 100839355B1 KR 1020060117987 A KR1020060117987 A KR 1020060117987A KR 20060117987 A KR20060117987 A KR 20060117987A KR 100839355 B1 KR100839355 B1 KR 100839355B1
Authority
KR
South Korea
Prior art keywords
substrate
chemical mechanical
mechanical polishing
slurry
polishing
Prior art date
Application number
KR1020060117987A
Other languages
English (en)
Other versions
KR20080048096A (ko
Inventor
임종흔
홍창기
윤보언
배대록
윤성규
최석헌
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060117987A priority Critical patent/KR100839355B1/ko
Priority to US11/945,359 priority patent/US20080124930A1/en
Publication of KR20080048096A publication Critical patent/KR20080048096A/ko
Application granted granted Critical
Publication of KR100839355B1 publication Critical patent/KR100839355B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02079—Cleaning for reclaiming

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

두 종류의 슬러리를 이용하여 연마하여 기판의 표면을 평탄화시킬 수 있는 기판의 재생 방법에서는 가장자리 영역에 단차가 형성된 기판을 건식 실리카(fumed silica)를 포함하는 슬러리를 사용하여, 상기 단차가 형성된 부분이 제거되도록 1차 화학적 기계적 연마한다. 콜로이드성 실리카(colloidal silica)를 포함하는 슬러리를 사용하여, 상기 기판의 표면 거칠기를 개선하기 위하여 상기 기판을 2차 화학적 기계적 연마한다. 상기 1차 및 2차 화학적 기계적 연마는 폴리우레탄 물질을 포함하는 연마 패드를 이용하여 수행한다. 이때, 상기 가장자리 영역에 상부로 단차가 형성된 기판은 에스오아이(Silicon On Insulator) 기판의 제조 공정에 사용된 도너(donor) 기판이다. 따라서, 상기와 같이 재생된 도너 기판은 이후 반도체 공정에서 다시 재활용할 수 이어 제조공정의 비용을 낮출 수 있다.

Description

기판의 재생 방법{Method of recycling a substrate}
도 1a는 본 발명의 건식 실리카를 포함하는 슬러리를 이용한 기판의 연마 속도를 나타내는 그래프이다.
도 1b는 본 발명의 콜로이드성 실리카를 포함하는 슬러리를 이용한 기판의 연마 속도를 나타내는 그래프이다.
도 2는 본 발명의 일 실시예에 따른 기판의 재생 방법을 설명하기 위한 공정 순서도이다.
도 3 내지 도 5는 도 2에 도시된 방법으로 형성되는 기판의 재생 방법을 설명하기 위한 단면도들이다.
도 6 내지 도 9는 본 발명의 기판이 재생 방법이 적용되는 SOI 기판의 제조 방법을 설명하기 위한 단면도들이다.
* 도면의 주요부분에 대한 부호의 설명 *
10 : 기판 12 : 가장자리 영역
20 : 단차 30 : 거친면
100 : 도너 기판 104 : 수소 주입 영역
106 : 표면층 108 : 사용된 도너 기판
200 : 핸들 기판 202 : 게이트 패턴
202a : 게이트 절연막 202b : 게이트 도전막
204 : 소스/드레인 205 : 반도체 구조물
206 : 산화막 패턴 300 : 개구부
302 : 콘택
본 발명은 기판의 재생 방법에 관한 것으로, 보다 상세하게는 수소 이온 주입하고 두 장의 기판을 접합한 후 분리시키는 이온 절단(ion-cut) 기술에 의해 제조되는 에스오아이(Silicon On Insulator; 이하, SOI라 한다) 기판의 제조 공정에 사용된 가장자리 영역에 단차가 형성된 기판의 재생 방법에 관한 것이다.
반도체 장치가 초고집적화되면서 기생 커패시턴스에 의한 접합 영역의 누설 전류는 소자의 전력 소모를 증가시켜 고속 동작과 저전력을 요구하는 반도체 장치의 제조에 걸림돌이 되고 있다.
특히, 반도체 장치에서 가장 많은 부분을 차지하는 트랜지스터의 채널 길이가 0.5㎛ 이하로 미세화됨에 따라 기판의 집적도는 오히려 증가되어 모스 트랜지스터의 소스/드레인 전극의 접합 커패시턴스와 누설 전류가 증가되어 기생 커패시턴스 및 누설 전류를 최소화하여 반도체 장치의 고속 동작 및 저전력을 실현하기 위하여 SOI 기판의 사용이 대두되었다.
SOI 기판은 절연체 위에 단결정 반도체층을 가지고 있는 구조의 기판이다. 상기 SOI 기판은 반도체 소자의 형성 공정에서 소자 분리가 용이하고, 형성된 전자 회로 소자의 저전압(<1V), 고속 저전력 등의 전기적 특성이 우수하기 때문에 널리 연구되고 있다. 일반적으로, 상기 SOI 기판은 고속의 ULSI 회로(Ultra Large Scale Interated Circuit) 제조, Gb-DRAM의 제조, 내 방사선 및 고온 회로, MEMS, 태양전지 등에 활용되고 있다.
상기 SOI 기판을 제조하는 방법은 일반적으로 사이목스(Separation by IMplanted OXygen, 이하 'SIMOX'라 한다) 방법 및 이온 절단(Ion-cut) 방법이 있다. 먼저, 상기 SIMOX 방법은 실리콘 기판의 소정 깊이에 산소 원자를 이온 주입하여 기판의 일정 깊이 내부로 산소 원자가 침투하게 한 후, 어닐링 공정을 수행하여 SOI 기판을 형성한다.
상기와 같은 방식으로 SOI 기판을 형성하고 상기 SOI 기판에 트렌치를 형성하여 절연물을 채워 필드 영역을 형성하고 활성 영역의 SOI 기판 상에 모스 트랜지스터의 기본 전극을 구성하면, 모스 트랜지스터의 소스/드레인 전극은 활성 영역의 실리콘막 하부에 형성된 절연막과 접하게 되어 접합 하부의 접합 커패시턴스와 누설 전류가 거의 존재하지 않게 된다. 이에 따라 소자의 저전력 및 고속 동작을 실현할 수 있게 되며, 소자와 소자간의 절연 또한 하부에 위치하는 절연막에 의해 이룰 수 있다.
상기 이온 절단 방법은 절연막이 형성된 기판을 서로 접합하고 에치백하는 방법이다. 구체적으로, 실리콘 산화막이 형성된 도너 기판에 수소 이온을 주입하고 상기 도너 기판의 내부에 이온 주입 영역을 형성한다. 이어서, 상기 도너 기판을 핸들 기판에 서로 포개어 적층체를 형성하고 고온에서 결합시킨 후 상기 이온 주입 영역에서 분리시킨다. 이어서, 상기 핸들 기판을 고온 열처리 및 화학적 기계적 연마를 통해 표면 거칠기를 완화된 SOI 기판이 제조된다. 상기 이온 절단 방법에서는 상기 SIMOX 방법에 비해 두께 균일성, 결정성 등의 기판 특성이 우수하고, 기존 반도체 공정과 호환적이다.
또한, 상기 이온 절단 방법에서는 사용된 도너 기판을 재활용시킬 수 있다. 이는 반도체 장치의 제조 원가 중 기판이 차지하는 비용을 낮추기 위한 노력으로 상기 도너 기판들을 재활용하기 위한 도너 기판 재생 방법이 대한민국 특허공개공보 제2002-0085361호(이재춘) 및 대한민국 특허공개공보 제2005-0091071호(기슬랑, 브루노)에 개시되어 있다.
상기 도너 기판의 재생 공정은 상기 분리된 도너 기판의 가장자리 영역에서 형성된 단차를 제거시키기 위해 수행한다. 상기 단차는 실리콘 웨이퍼의 에지부가 둥근 형상을 갖고 있기 때문에, 핸들 기판과 접합되지 않아 분리 공정시 가장자리 영역에서는 절단면과 수평한 라인으로 분리되지 않아 형성된다. 또한, 상기 도너 기판의 재생 공정은 분리된 도너 기판의 절단면에서 이온 주입에 의한 데미지(damage)층이 표면에서 스크래치를 형성하지 못하도록 제거한다.
종래의 일반적인 SOI 기판 제조용 도너 기판의 재생 방법은 먼저 도너 기판의 단차가 형성된 기판을 연마한다. 이어서, 상기 연마된 기판의 상면을 식각액을 이용하여 식각한다. 이어서, 상기 기판 표면을 다듬을 수 있도록 열처리한다. 추가적으로, 상기 식각 공정에서 발생된 파티클을 제거하는 세정 공정을 수행하여 SOI 기판을 제조하기 위해 재사용할 수 있다. 그러나, 상기와 같은 방법은 연마, 에칭, 열처리 공정 등을 수행하기 때문에 여러 가지 설비들로 옮겨야 되어 공정 시간이 길어 반도체 장치의 수율을 감소시키고 있다. 따라서, 공정 시간을 단축시키면서 기판을 재생시킬 수 있는 기술이 요구되고 있는 실정이다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 에스오아이 기판의 제조 공정에서 사용된 가장자리에 단차가 형성된 기판의 재생 방법을 제공하는데 있다.
상기 본 발명의 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 기판의 재생 방법은 가장자리 영역에 단차가 형성된 기판을 건식 실리카(fumed silica)를 포함하는 슬러리를 사용하여, 상기 단차가 형성된 부분이 제거되도록 1차 화학적 기계적 연마한다. 콜로이드성 실리카(colloidal silica)를 포함하는 슬러리를 사용하여, 상기 기판의 표면 거칠기를 개선하기 위하여 상기 기판을 2차 화학적 기계적 연마한다.
본 발명의 실시예에서, 상기 1차 화학적 기계적 연마 공정에 사용되는 슬러리 조성물은 건식 실리카(fumed silica) 연마 입자 5 내지 20 중량%와, pH 조절용 첨가제로서 수산화칼륨 1 내지 5 중량%와, 입자크기 조절용 첨가제로서 암모늄염 0.01 내지 1.0 중량% 및 여분의 물을 포함한다.
본 발명의 실시예에서, 상기 2차 화학적 기계적 연마 공정에 사용되는 슬러 리 조성물은 콜로이드 실리카 연마 입자 0.01 내지 20.0 중량%와, 가공 촉진용 첨가제로서 수산화칼륨 및 탄산수소칼륨 0.15 내지 1.0 중량%와, 키레이트제로서 트리에틸렌 테트라민6초산 0.03 내지 0.50 중량% 및 여분의 물을 포함한다.
이때, 본 발명의 상기 건식 실리카(fumed silica)를 포함하는 슬러리는 pH가 8 내지 12로 염기성이며, 상기 콜로이드성 실리카(colloidal silica)를 포함하는 슬러리도 pH가 8 내지 12로 염기성이다. 그리고, 상기 건식 실리카는 5 내지 500nm의 평균입자분포를 가지고, 상기 콜로이드성 실리카는 10 내지 60nm의 평균입자분포를 갖는다.
본 발명의 실시예에서, 상기 1차 화학적 기계적 연마 공정은 상기 2차 화학적 기계적 연마 공정 보다 빠른 연마 속도를 갖는다. 이때, 상기 1차 화학적 기계적 연마 공정의 연마 속도는 상기 2차 화학적 기계적 연마 공정의 연마 속도의 2 내지 6배 일 수 있다. 또한, 상기 1차 및 2차 화학적 기계적 연마 공정은 폴리우레탄 물질을 포함하는 연마 패드를 이용할 수 있다.
여기서, 상기 2차 화학적 기계적 연마 공정은 상기 기판의 거칠기 표준 편차(Root Mean Square)값이 2Å 이하가 될 때까지 수행된다. 그리고, 상기 가장자리 영역의 단차부는 상기 기판의 중앙 부위보다 높은 상부 표면을 갖으며, 상기 기판의 가장자리 영역에서 제거되는 단차의 두께는 500 내지 10000Å이다.
본 발명의 일 실시예에서는, 상기 2차 화학적 기계적 연마하는 단계 이후에 상기 기판에 존재하는 불순물을 제거하는 세정 공정을 더 수행할 수 있다. 그리고, 상기 세정 공정 수행한 후에 상기 기판의 표면 거칠기를 검사하는 검사 공정을 더 수행할 수 있다. 여기서, 상기 세정 공정은 NH4OH, H2O2 및 H2O를 포함하는 세정액을 사용한다.
본 발명의 일 실시예에서, 상기 가장자리 영역에 상부로 단차가 형성된 기판은 에스오아이(Silicon On Insulator) 기판의 제조 공정에 사용된 도너(donor) 기판이다.
본 발명에 따르면, 가장자리 영역에 단차가 형성된 기판을 건식 실리카를 포함하는 슬러리 및 콜로이드성 실리카를 포함하는 슬러리를 차례로 적용하여 연마할 경우 평탄한 상면을 갖는 기판을 형성할 수 있다. 이와 같이, 기판의 표면 평탄도가 개선되면 이후 에스오아이 기판을 제조하는데 적용되는 도너 기판으로 재활용할 수 있다. 또한, 기판의 재생 공정을 화학적 기계적 연마 설비만을 이용하여 수행할 수 있어 여러 설비들로 이송시키면서 수행하였던 종래에 비해 공정 시간이 단축되어 반도체 장치의 수율이 개선될 수 있다.
이하, 본 발명에 따른 바람직한 실시예인 기판의 재생 방법을 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다. 그러나, 본 발명은 하기의 실시예들에 한정되지 않고 다른 형태로 구현될 수도 있다. 여기서 소개되는 실시예들은 개시된 내용이 보다 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상과 특징이 충분히 전달될 수 있도록 하기 위해 제공된다. 도면들에 있어서, 기판, 막(층), 영역, 패드 또는 패턴들의 두께는 본 발명의 명확성을 기하기 위하여 과장되게 도시한 것이다. 또한, 기판, 막(층), 영역, 전극, 패드 또는 패턴들이 기판, 다른 막(층), 영역, 전극, 패드 또는 패턴들 "상에", "상부에" 또는 "하부"에 형성되는 것으로 언급되는 경우에는, 다른 막(층), 영역, 전극, 패드 또는 패턴들이 기판 상에 직접 형성되거나 그들 사이에 추가적인 막(층)이 개재될 수 있다. 또한, 물질, 화합물, 층(막), 영역, 패드, 전극 또는 패턴들이 "제1", "제2", "제3", 및/또는 "제4"로 언급되는 경우, 이러한 부재들을 한정하기 위한 것이 아니라 단지 각 물질, 가스, 화합물, 층(막), 영역, 전극, 패드 또는 패턴들을 구분하기 위한 것이다. 따라서 "제1", "제2", "제3" 및/또는 "제4"는 각 물질, 화합물, 층(막), 영역, 전극, 패드 또는 패턴들에 대하여 각기 선택적으로 또는 교환적으로 사용될 수 있다.
본 발명의 기판의 재생 방법은 가장자리 영역에 단차가 형성된 실리콘 기판에 화학적 기계적 연마 방법으로 연마하여 수행된다. 이때, 상기 화학적 기계적 연마 공정은 연마제로서 건식 실리카(fumed silica)를 포함하는 제1 슬러리를 사용하여 수행하는 제1 화학적 기계적 연마 공정 및 콜로이드성 실리카(colloidal silica)를 포함하는 제2 슬러리를 사용하여 수행하는 제2 화학적 기계적 연마 공정을 포함한다.
본 발명의 일 실시예로 적용되는 상기 제1 화학적 기계적 연마 공정을 통해 기판의 가장자리 영역에 단차가 형성된 부분을 제거한 다음, 상기 제2 화학적 기계적 연마 공정을 통해 상기 기판의 표면 거칠기를 개선시킨다. 따라서, 상기 제1 및 제2 화학적 기계적 연마 공정을 통해 평탄한 표면을 갖는 기판이 형성된다.
본 발명의 제1 화학적 기계적 연마용 상기 제1 슬러리는 건식 실리카 연마 입자와, pH 조절용 첨가제와, 입자크기 조절용 첨가제 및 분산제로서 물을 포함하는 조성을 갖는다.
이때, 상기 연마 입자로 사용되는 건식 실리카(SiO2)는 약 1100℃의 고온에서 사염화실란(SiCl4)을 수소와 산소 분위기 하에서 산화시켜 형성할 수 있다. 상기 건식 실리카 연마 입자는 전체 제1 슬러리에 대하여 약 5 내지 20중량%가 포함된다.
상기 pH 조절용 첨가제로서 제1 슬러리의 총 중량의 0.1 내지 3.0 중량%의 수산화칼륨(KOH)을 사용한다. 상기 pH 조절용 첨가제의 사용으로 제1 슬러리는 pH 8 내지 12인 염기성으로 조절되며, 바람직하게는 상기 제1 슬러리는 pH 11 내지 12로 조절된다.
또한, 상기 입자크기 조절용 첨가제는 실리카에 첨가하여 제1 슬러리의 입자크기를 조절하기 위해 사용한다. 상기 입자크기 조절용 첨가제로는 알킬트리메틸암모늄 클로라이드 또는 브로마이드 등의 암모늄염이 사용되며, 여기서 상기 알킬은 탄소수가 1 내지 30이다. 상기 암모늄염의 예로서는 테트라메틸암모늄 클로라이드, 테트라메틸암모늄 브로마이드, 세틸트리메틸암모늄 클로라이드, 세틸트리메틸암모늄 브로마이드, 옥틸데실트리메틸암모늄 클로라이드 등을 들 수 있다. 상기 암모늄염은 전체 제1 슬러리에 대하여 약 0.01 내지 1.0 중량%가 포함된다. 상기 암모늄염의 첨가로 인해 상기 건식 실리카는 약 5 내지 약 500nm의 평균입자분포를 갖도록 형성된다.
또한, 본 발명의 상기 건식 실리카를 포함하는 제1 슬러리는 폴리실리콘 및 실리콘 산화물에 대한 연마제거율이 모두 높으며, 폴리실리콘 및 실리콘 산화물에 대하여 연마 선택비를 갖지 않는다. 여기서, 상기 1차 화학적 기계적 연마 공정은 하드한 재질을 갖는 연마 패드를 사용한다. 일 예로서, 상기 연마 패드는 폴리우레탄 물질을 포함할 수 있다.
본 발명의 제2 화학적 기계적 연마용 상기 제2 슬러리는 콜로이드성 실리카 연마 입자와, 가공 촉진용 첨가제와, 키레이트제 및 분산제로서 물을 포함하는 조성을 갖는다.
이때, 상기 연마 입자로 사용되는 콜로이드성 실리카(SiO2)는 실리콘(Si)과 알코올(ROH)을 졸-겔 반응시킨 알콕시실란(Si(OR)4)을 수화시키고 형성된 알코올을 필터링하여 형성할 수 있다. 상기 콜로이드성 실리카는 전체 제2 슬러리에 대하여 약 0.01 내지 20.0 중량%가 포함된다.
상기 가공 촉진용 첨가제로는 제2 슬러리 총 중량의 0.15 내지 1.0 중량%의 수산화칼륨(KOH) 및 탄산수소칼륨(KHCO3)을 사용한다. 상기 수산화칼륨의 사용량은 탄산수소칼륨의 사용량에 대해 약 2배인 것이 바람직하다. 여기서, 상기 가공 촉진용 첨가제에 의해 상기 제2 슬러리의 조성물 중 콜로이드성 실리카의 응집이 양호하게 억제되어 연마대상물의 연마 후 발생되는 표면 결함을 감소될 수 있다.
또한, 상기 키레이트(chelate)제는 제2 슬러리의 조성물 중 금속 불순물에 의한 오염을 억제시키기 위해 사용한다. 상기 키레이트제는 철, 니켈, 칼슘, 크롬 및 아연등의 금속을 효과적으로 포착할 수 있다. 상기 키레이트제로는 에틸렌 디아민4초산, 디에틸렌 트리아민5초산, 트리에틸렌 테트라민6초산 등의 카르본산계 화합물을 들 수 있다. 상기 키레이트제는 전체 제2 슬러리에 대하여 약 0.03 내지 0.50 중량%가 포함된다.
여기서, 본 발명의 상기 제2 슬러리는 pH 8 내지 12인 염기성이며, 바람직하게는 상기 제2 슬러리는 pH 11 내지 12이다.
또한, 본 발명의 제1 및 제2 슬러리에 포함되는 상기 연마 입자의 입자 크기와 사용량은 연마 공정시 연마 효율에 영향을 미친다. 상기 제1 및 제2 슬러리의 연마 입자가 너무 크면, 상기 제1 및 제2 슬러리와 상기 기판이 접촉했을 때 상기 기판의 연마 속도가 증가되는 동시에 상기 단차가 형성된 부분에 대한 스트레스가 증가된다. 이와 같은 스트레스 증가는 상기 실리콘 기판 표면의 일부가 그레인(grain)으로 떨어져나가는 손상(attack)을 초래한다. 반면에, 상기 제1 및 제2 슬러리에 포함되는 상기 연마 입자의 입자 크기가 작을수록 제1 및 제2 슬러리와 상기 실리콘 기판이 접촉했을 때 상기 기판이 떨어져나가는 가능성은 감소되지만, 연마 후 상기 기판 표면이 열화될 수 있기 때문에 적절한 크기를 가져야 한다. 또한, 상기 기판의 연마 속도가 감소되는 문제점이 발생한다.
이에 따라, 본 발명의 제1 슬러리에 포함되는 건식 실리카 연마 입자는 상기 기판의 단차가 형성된 부분을 빠른 속도로 제거하기 위해 5 내지 500nm의 평균입자분포를 가지는 것이 바람직하다. 그리고, 상기 제2 슬러리에 포함되는 콜로이드성 실리카 연마 입자는 상기 기판 표면에 발생된 표면 거칠기 정도를 감소시키기 위해 상기 제1 슬러리의 경우보다 더 작은 10 내지 60nm의 평균입자분포를 가지는 것이 바람직하다. 따라서, 평탄한 표면을 갖는 기판이 완성된다.
또한, 상기 1차 화학적 기계적 연마 공정시와 동일하게 상기 2차 화학적 기계적 연마 공정에서도 하드한 재질을 갖는 연마 패드(polishing pad)를 이용한다. 여기서, 상기 연마 패드는 폴리우레탄 물질로 이루어지는 것이 바람직하다.
특히, 상기 콜로이드성 실리카를 포함하는 제2 슬러리는 폴리실리콘에 대한 연마속도가 빠른 반면, 실리콘 산화물에 대한 연마속도가 느리다. 즉, 상기 제2 슬러리는 폴리실리콘에 대하여 연마 선택비를 갖기 때문에 기판 상에 폴리실리콘의 제거만 행해질 경우인 상기 제1 화학적 기계적 연마 공정이 수행된 이후에 적용하는 것이 적합하다.
이하, 본 발명의 슬러리 제조의 실시예들을 통하여 더욱 상세하게 설명한다.
실시예 1
건식 실리카 연마 입자 12.5중량%, pH 조절용 첨가제로서 수산화칼륨 1.7중량%, 입자크기 조절용 첨가제로서 테트라메틸암모늄 클로라이드 0.06중량% 및 여분의 물을 포함하는 제1 슬러리를 준비하였다.
실시예 2
콜로이드성 실리카 연마 입자 17.0중량%, 가공 촉진용 첨가제로서 수산화칼륨 0.5중량%, 탄산수소칼륨 0.25중량%, 키레이트제로서 트리에틸렌 테트라민6초산 0.15중량% 및 여분의 물을 포함하는 제2 슬러리를 준비하였다.
연마 입자의 종류에 따른 슬러리의 기판의 연마속도 평가
연마 입자의 종류에 따른 슬러리의 기판의 연마속도 변화를 평가하기 위해 하기 상기 실시예 1 및 2에 따라 준비된 제1 슬러리 및 제2 슬러리를 마련하였다. 이후, 마련된 제1 및 제2 슬러리들을 적용하여 가장자리 영역에 단차가 형성된 기판을 AMAT사(社)의 Reflextion을 이용하여 화학 기계적 연마(CMP) 공정을 실시하였다. 즉, 실시예 1의 연마 입자로 건식 실리카를 12.5중량% 사용하고, 실시예 2의 연마 입자로 콜로이드성 실리카 17중량% 사용하여 화학적 기계적 연마 공정을 수행하였으며, 연마 시간을 달리하여 측면 두께 변화를 측정하였다. 상기 실시예 1에서는 30, 120초 동안 연마하였으며, 실시예 2에서는 60, 240, 420초 동안 연마하였다.
도 1a는 본 발명의 건식 실리카를 포함하는 슬러리를 이용한 기판의 연마 속도를 나타내는 그래프이며, 도 1b는 본 발명의 콜로이드성 실리카를 포함하는 슬러리를 이용한 기판의 연마 속도를 나타내는 그래프이다.
도 1a 및 도 1b를 참조하면, 실시예 1에 따른 건식 실리카를 포함하는 제1 슬러리의 연마후 측면 두께와 실시예 2에 따른 콜로이드성 실리카를 포함하는 제2 슬러리의 연마후 측면 두께를 연마 이전의 두께(400, 500)와 비교할 때, 상기 제1 슬러리를 사용하여 30초 경과한 경우(410)의 단차의 두께는 81.5% 수준으로 감소하고, 120초 경과한 경우(420)의 단차의 두께는 1.8% 수준으로 감소하였다. 그러나, 상기 제2 슬러리를 사용하여 60초 경과한 경우(510)는 71.4%로, 240초 경과한 경우(520)는 35.7%로, 420초 경과한 경우(530)는 14.3%로 각각 감소하였다.
즉, 실시예 1에 따른 건식 실리카를 포함하는 제1 슬러리를 이용한 화학 기계적 연마 공정에서 가장자리 영역에 약 2500 내지 3500Å 정도의 단차가 형성된 기판에 대해서는 약 20 내지 30Å/sec 정도의 높은 연마 속도를 보였다. 반면에, 실시예 2에 따른 콜로이드성 실리카를 포함하는 제2 슬러리를 이용한 화학 기계적 연마 공정에서는 상기 기판에 대해서 약 5 내지 9Å/sec 정도의 낮은 연마 속도를 나타내었다.
이와 같이, 건식 실리카를 포함하는 제1 슬러리를 이용한 연마 공정은 콜로이드성 실리카를 포함하는 제2 슬러리를 이용한 연마 공정에 대하여 2 내지 6 : 1의 연마 속도비를 나타내었다.
또한, 실시예 1에 따른 건식 실리카를 포함하는 제1 슬러리를 이용한 화학 기계적 연마 공정에서는 기판의 단차의 제거가 완료된 후 기판 표면의 두께가 균일하게 유지되지 않는 것을 확인할 수 있었다. 반면에, 실시예 2에 따른 콜로이드성 실리카를 포함하는 제2 슬러리를 이용한 화학 기계적 연마 공정에서는 기판의 단차의 제거가 완료된 후 기판 표면의 두께가 안정적으로 유지되는 것을 확인할 수 있었다.
따라서, 기판의 가장자리 영역에 형성된 단차를 제거하기 위해서는 높은 연마 속도를 갖는 건식 실리카를 포함하는 제1 슬러리를 이용하여 화학 기계적 연마하는 것이 바람직하다. 그리고, 기판의 표면의 평탄도를 개선시키기 위해서는 콜로 이드성 실리카를 포함하는 제2 슬러리를 이용하여 화학 기계적 연마하는 것이 바람직하다.
기판의 재생 방법
도 2는 본 발명의 일 실시예에 따른 기판의 재생 방법을 설명하기 위한 공정 순서도이다. 도 3 내지 도 5는 도 2에 도시된 방법으로 형성되는 기판의 재생 방법을 설명하기 위한 단면도들이다.
도 2 및 도 3을 참조하면, 먼저 도 3에 도시된 바와 같이 가장자리 영역(12)에 단차(20)가 형성된 실리콘 기판(10)을 상기 단차가 형성된 부분을 제거하기 위한 1차 화학적 기계적 연마 공정을 수행한다(S100). 이때, 상기 가장자리 영역(12)의 단차(20)부는 기판(10)의 중앙부위보다 높은 상부 표면을 갖는다.
상기 본 발명의 일 실시예로 적용되는 상기 1차 화학적 기계적 연마 공정은 건식 실리카(fumed silica)를 포함하는 제1 슬러리를 사용하여 수행된다. 구체적으로, 건식 실리카 연마 입자 5.0 내지 20.0 중량%, pH 조절용 첨가제로서 수산화칼륨 0.1 내지 3.0 중량%, 입자크기 조절용 첨가제로서 암모늄염 0.01 내지 1.0 중량%와 여분의 물을 포함하는 제1 슬러리를 연마 패드 상에 제공한다. 이때, 상기 연마 패드는 폴리우레탄 물질을 포함하여 형성된다. 상기 연마 패드 표면과 상기 가장자리 영역(12)에 단차(20)가 형성된 실리콘 기판(10)을 접촉시켜 기판의 상부를 연마하여 제거한다. 그 결과, 도 4에 도시된 바와 같이 상기 단차(20)가 형성된 부분이 제거되고, 거친면(30)을 갖는 기판(10)이 노출된다.
이 경우, 연마 공정은 상기 연마 패드와 상기 가장자리 영역에 단차(20)가 형성된 기판(10)이 회전하면서 진행된다. 기판(10)은 가압된 상태로 상기 연마 패드에 접촉된다. 이에 따라, 상기 기판(10)의 단차(20)가 형성된 부분은 건식 실리카를 포함하는 제1 슬러리에 의해 화학적으로 연마되고, 상기 회전 및 가압에 의해 기계적으로 연마된다. 상기 건식 실리카를 포함하는 제1 슬러리에 대한 설명은 상술한 바와 같으므로 생략한다.
상기 1차 화학적 기계적 연마 공정으로 인해 상기 기판(10)의 가장자리 영역(12)에서 제거되는 단차(20)의 두께는 약 500 내지 10000Å이다. 본 발명의 실시예에서는, 상기 단차(20)의 두께가 약 3000Å이다. 본 발명의 일 실시예에 따르면, 상기 1차 화학적 기계적 연마 공정은 기판(10)의 표면 균일도를 측정하여 일정한 정도에 도달할 때까지 수행할 수 있다. 이때, 상기 기판(10)의 표면 균일도는 거칠기 표준 편차값(제곱 평균 제곱근, Root Mean Square; RMS)으로 정의되며, 원자력현미경 또는 AFM(Atomic Force Microscopy) 현미경을 사용하여 측정된 거칠기에 기초하여 결정된다. 여기서, 상기 1차 화학적 기계적 연마 공정은 상기 거칠기 표면 편차값이 약 4Å으로 측정될 때까지 수행된다.
본 발명의 일 실시예에 따르면 상기 제1 슬러리는 약 8 내지 12의 pH값을 갖으며, 실리콘 기판에 대해서 약 20 내지 30Å/sec의 연마 속도를 가진다. 또한, 상기 제1 슬러리는 pH 조절용 첨가제 및 입자크기 조절용 첨가제를 포함하기 때문에 상기 연마 속도를 용이하게 조절할 수 있다.
이어서, 도 5에 도시된 바와 같이, 상기 1차 화학적 기계적 연마 공정에 의 해 단차(20)가 제거된 기판(10) 상면에 형성된 거친면(30)을 제거하고 평탄화시키기 위해 상기 기판(10)의 가장자리 영역(12) 및 기판(10)의 상면을 2차 화학적 기계적 연마 공정을 수행한다(S110).
본 발명의 일 실시예로서 상기 2차 화학적 기계적 연마 공정은 콜로이드성 실리카(colloidal silica)를 포함하는 제2 슬러리를 사용하여 수행된다. 구체적으로, 상기 제2 슬러리는 콜로이드성 연마 입자 0.01 내지 20.0 중량%, 가공 촉진용 첨가제로서 수산화칼륨과 탄산수소 칼륨 0.15 내지 1.0 중량%, 키레이트제 트리에틸렌 테트라민6초산 0.03 내지 0.50 중량%와 여분의 물을 포함하는 제2 슬러리를 연마 패드 상에 제공한다. 이때, 상기 연마 패드는 폴리우레탄 물질을 포함하여 형성된다.
이 경우, 연마 공정은 상기 연마 패드와 상기 기판(10)이 회전하면서 진행된다. 기판(10)은 가압된 상태로 상기 연마 패드에 접촉된다. 이에 따라, 상기 기판(10)은 건식 실리카를 포함하는 제2 슬러리에 의해 화학적으로 연마되고, 상기 회전 및 가압에 의해 기계적으로 연마된다. 상기 콜로이드성 실리카를 포함하는 제1 슬러리에 대한 설명은 상술한 바와 같으므로 생략한다.
이때, 상기 2차 화학적 기계적 연마 공정은 상기 기판(10)의 거칠기 표준 편차(RMS)값이 약 2Å이하가 될 때까지 수행된다. 바람직하게는, 상기 2차 화학적 기계적 연마 공정은 상기 기판(10)의 거칠기 표준 편차(RMS)값이 공정 이전의 기판(bare wafer)과 동일한 약 1Å이 될 때까지 수행된다. 여기서, 기판(10)의 표면을 연마하는 깊이는 기판(10)의 표면에 형성된 불순물의 종류에 따라 선택적으로 조절할 수 있다.
본 발명의 일 실시예에 따르면 상기 제2 슬러리는 약 8 내지 12의 pH값을 갖으며, 실리콘 기판에 대해서 상기 제1 슬러리에 비해 느린 약 5 내지 9Å/sec의 연마 속도를 가진다. 따라서, 상기 1차 화학적 기계적 연마 공정과 상기 2차 화학적 기계적 연마 공정의 연마 속도비는 약 2 내지 6 : 1을 갖는다. 또한, 상기 제2 슬러리는 가공 촉진용 첨가제 및 키레이트제를 포함하기 때문에 상기 콜로이드성 실리카의 응집 및 금속 불순물에 의한 오염을 방지할 수 있다.
이어서, 상기 2차 화학적 기계적 연마 공정이 완료된 후 기판(10)의 표면에 잔류하는 파티클을 제거하기 위한 세정 공정을 수행한다(S120).
세정 공정은 브러쉬를 사용하는 물리적 세정으로 이루어진다. 상기 물리적 세정은 기판(10)의 표면에 세정액 공급함과 아울러 기판(10)의 앞면 및 뒷면을 각각 서로 다른 브러쉬로 동시에 문지르면서 세정한다. 상기 세정 공정에 사용되는 세정액으로는 SC 1(Standard Clean-1) 용액을 이용할 수 있다. 상기 SC 1 용액은 NH4OH, H2O2 및 H2O를 포함한다.
이어서, 세정 공정이 완료된 기판(10)의 상태 및 두께를 측정하기 위한 기판 검사공정을 수행한다(S130). 상기 기판(10)의 두께를 측정할 때 각각의 기판(10)에 대한 변형정도, 예컨대 두께의 균일도, 휨 정도 및 평균 두께 등을 함께 측정한다. 여기서, 상기 기판(10)의 두께 및 변형정도가 원하는 범위의 값을 보이는 경우에는 기판(10)의 오염도(파티클 수 및 금속 원자에 의한 오염도 등)를 더 검사할 수 있 다. 따라서, 상기와 같은 검사에 의해 기판(10)의 오염도가 일정 범위 내의 값을 보이면, 에스오아이(Silicon On Insulator) 기판의 제조 공정에 사용되는 도너 기판 등으로 재활용할 수 있다.
이렇게 재생 가능하게 준비된 도너 기판을 사용하여 새로운 SOI 기판을 제조하는 방법은 다음과 같다.
SOI 기판의 제조 방법
도 6 내지 도 9는 본 발명의 기판이 재생 방법이 적용되는 SOI 기판의 제조 방법을 설명하기 위한 단면도들이다.
도 6을 참조하면, 재사용이 가능하게 가공된 표면층(106, 도 4)을 제공하는 도너(donor) 기판(100)과 상부에 반도체 구조물(205) 및 산화막 패턴(106)이 형성된 핸들(handle) 기판(200)을 마련한다. 여기서, 상기 도너 기판(100) 및 핸들 기판(200)의 예로서는 실리콘 기판, 실리콘-온-인슐레이터 기판, 게르마늄 기판, 게르마늄-온-인슐레이터 기판, 실리콘-게르마늄 기판 등을 들 수 있다. 아울러, 상기 도너 기판(100)의 표면층(106)이 스택형 반도체 장치에서 상부에 형성되는 채널층으로 형성될 수 있으므로 상기 도너 기판(100)은 선택적 에피택시얼 성장(selective epitaxial growth : SEG)을 수행하여 수득하는 단결정 구조의 박막을 포함할 수 있다.
이어서, 도시하지는 않았지만, 상기 핸들 기판(200)에 소자 분리막으로서 트렌치 소자 분리막을 형성하여 액티브 영역과 필드 영역을 한정한다. 상기 소자 분 리막으로서 트렌치 소자 분리막을 형성하는 것은 집적도 측면을 고려하기 때문이다.
그리고, 상기 핸들 기판(200)의 액티브 영역에 게이트 패턴(202)과 소스/드레인(204)을 포함하는 트랜지스터 등과 같은 반도체 구조물(205)을 형성한다. 아울러, 상기 게이트 패턴(202)은 주로 게이트 절연막(202a)과 게이트 도전막(202b)을 포함한다.
상기 게이트 패턴(202)은 소스/드레인(204)을 포함하는 트랜지스터 등과 같은 반도체 구조물(205)을 형성하는 방법은 다음과 같다.
상기 핸들 기판(200) 상에 절연막과 도전막을 형성한다. 그리고, 사진 식각 공정과 같은 패터닝을 수행하여 게이트 패턴(202)을 형성한다. 구체적으로, 상기 도전막 상에 상기 도전막을 부분적으로 노출시키는 포토레지스트 패턴을 형성한 후, 상기 포토레지스트 패턴을 식각 마스크로 사용하는 식각을 수행한다. 이에 따라, 상기 포토레지스트 패턴에 의해 노출된 도전막과 그 아래에 위치하는 절연막이 제거된다. 그리고, 상기 포토레지스트 패턴을 완전히 제거한다. 그러면, 상기 핸들 기판(200) 상에는 게이트 절연막(202a)과 게이트 도전막(202b)을 포함하는 게이트 패턴(202)이 형성된다.
그리고, 상기 게이트 패턴(202)을 마스크로 사용하는 이온 주입을 수행한다. 그러면, 상기 게이트 패턴(202)과 인접하는 핸들 기판(200)의 표면 아래에 불순물이 도핑된 소스/드레인(204)이 형성된다. 여기서, 상기 소스/드레인(204)을 형성하기 위한 불순물의 예로서는 붕소(B), 인(P), 비소(As) 등을 들 수 있다. 만약, 상 기 스택형 반도체 장치로서 더블 스택형 에스램을 형성할 경우에는 하부의 반도체 기판에 엔모스(NMOS) 트랜지스터를 형성하기 때문에 상기 불순물로서 인(P), 비소(As)를 사용한다.
아울러, 본 발명의 다른 실시예에서는 상기 소스/드레인을 엘디디(LDD : Lightly Doped Drain) 구조로 형성하기도 한다. 상기 LDD 구조의 소스/드레인은 상기 게이트 패턴(202)의 측벽에 스페이서(미도시)를 형성한 후, 깊은 접합 영역을 갖도록 이온 주입을 더 수행함으로써 수득할 수 있다.
본 발명의 실시예에서는 상기 반도체 구조물(205)로서 상기 게이트 패턴(202)과 소스/드레인(204)을 포함하는 트랜지스터에 한정하고 있지만, 상기 반도체 구조물은 회로 설계에 근거하여 로직 소자, 배선 등을 더 포함할 수도 있다.
계속해서, 상기 게이트 패턴(202)과 소스/드레인(204)의 트랜지스터 등을 포함하는 반도체 구조물(205)을 갖는 핸들 기판(200) 상에 절연을 위한 산화막을 형성한다. 상기 산화막의 예로서는 비피에스지(BPSG : borophosphor silicate glass) 박막, 피에스지(PSG : phosphor silicate glass) 박막, 유에스지(USG : undoped silicate glass) 박막, 에스오지(SOG : spin on glass) 박막 등을 들 수 있다.
그리고, 본 발명의 실시예에서는 상기 산화막을 패터닝하여 상기 도너 기판(100)의 표면을 노출시키는 개구부(300)들을 갖는 산화막 패턴(206)으로 형성한다. 상기 산화막 패턴(206)은 최종 SOI 구조에서 매몰 산화막(buried oxide layer)이 된다.
그리고, 상기 개구부(300)들 각각에 선택적 에피택시얼 성장을 수행하여 충 분하게 매립되는 콘택(302)을 형성한다. 상기 콘택(302)은 상기 핸들 기판(200)과 실질적으로 동일한 결정 구조를 가지는 것이 바람직하다. 그러므로, 상기 콘택(302)은 상기 핸들 기판(200)이 단결정 실리콘 기판일 경우에 상기 선택적 에피택시얼 성장을 수행하여 수득하는 단결정 실리콘 콘택인 것이 바람직하다.
도 7을 참조하면, 상기 도너 기판(100)의 내부에 수소 이온을 주입하여 이온 주입 영역(104)을 형성한다. 상기 이온 주입 영역(104)에 의해 상기 도너 기판(100) 내에 상기 핸들 기판(200)과 접촉되는 표면층(106)이 한정된다. 이때, 상기 이온 주입 영역(104)을 형성시키기 위한 수소 이온의 도즈량은 1×1016 내지 1×1017 H 입자/㎠인 것이 바람직하다. 그리고, 상기 이온 주입 영역(104)은 매우 얇은 두께로 형성되며, 후속하는 상기 도너 기판(100) 및 핸들 기판(200)의 접합 후 수행되는 분리 공정시 상기 영역에서 수소 이온이 된 면을 갖도록 분리가 수행된다.
도 8을 참조하면, 상기 표면층(106)이 상기 반도체 구조물(205) 및 산화막 패턴(206) 상에 위치하도록 상기 도너 기판(100)과 핸들 기판(200)을 접합한다.
도 9를 참조하면, 상기 접합된 도너 기판(100) 및 핸들 기판(200)을 열처리하여 상기 이온 주입 영역(104)을 절단면으로 분리하여 상기 핸들 기판(200) 상에 상기 도너 기판(100)의 표면층(106)을 부착시킨다. 이때, 상기 열처리는 300 내지 700℃의 온도에서 수행되는 것이 바람직하다. 이는 상기 열처리 온도가 300℃ 미만인 경우에는 상기 분리 공정이 수행되기가 어렵고, 상기 열처리 온도가 700℃를 초과하는 경우에는 상기 핸들 기판(200) 상에 형성되어 있는 소자들에 열부담이 가해 질 수 있기 때문이다. 그 결과, 상기 핸들 기판(200)의 상기 산화막 패턴(206) 상에는 표면층(106)이 형성되어 에스오아이(Silicon On Insulator) 기판의 구조를 갖는다.
상기 열처리 공정을 통하여 상기 도너 기판(100)의 일부가 분리되면서, 상기 도너 기판(100)의 표면층(106)과 상기 핸들 기판(200)의 접합 계면에서의 결합 강도가 증가되고, 상기 도너 기판(100) 내부에 주입된 잔류 수소 이온 및 이온주입에 의한 결함이 제거된다.
이어서, 상기 핸들 기판(200)의 절단면들의 표면 거칠기를 개선하기 위한 평탄화 공정을 수행하여 상기 핸들 기판(200)의 상부에 형성된 도너 기판(100)의 표면층(108)을 가공한다.
이와 같은 공정을 거쳐서 사용된 도너 기판을 재가공하여 새로운 핸들 기판과 결합시켜서 SOI 기판을 완성한다.
상기와 같은 본 발명에 따르면, 가장자리 영역에 단차가 형성된 기판을 건식 실리카를 포함하는 슬러리 및 콜로이드성 실리카를 포함하는 슬러리를 차례로 적용하여 연마할 경우 평탄한 상면을 갖는 기판을 형성할 수 있다. 이와 같이, 기판의 표면 평탄도가 개선되면 이후 SOI 기판을 제조하는데 적용되는 도너 기판으로 재활용할 수 있다. 또한, 기판의 재생 공정을 화학적 기계적 연마 설비만을 이용하여 수행할 수 있어 종래의 래핑 설비, 에칭 설비 및 폴리싱 설비들로 이송시키면서 수행한 방법에 비해 공정 시간이 단축되어 반도체 장치의 수율이 향상될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (16)

  1. 가장자리 영역에 단차가 형성된 기판을 건식 실리카(fumed silica)를 포함하는 슬러리를 사용하여, 상기 단차가 형성된 부분이 제거되도록 1차 화학적 기계적 연마하는 단계; 및
    콜로이드성 실리카(colloidal silica)를 포함하는 슬러리를 사용하여, 상기 기판의 표면 거칠기를 개선하기 위하여 상기 기판을 상기 1차 화학적 기계적 연마 공정보다 느린 연마 속도로 2차 화학적 기계적 연마하는 단계를 포함하는 기판의 재생 방법.
  2. 제1항에 있어서, 상기 1차 화학적 기계적 연마 공정에 사용되는 슬러리 조성물은,
    건식 실리카(fumed silica) 연마 입자 5 내지 20 중량%;
    pH 조절용 첨가제로서 수산화칼륨 1 내지 5 중량%;
    입자크기 조절용 첨가제로서 암모늄염 0.01 내지 1.0 중량%; 및
    여분의 물을 포함하는 것을 특징으로 하는 기판의 재생 방법.
  3. 제1항에 있어서, 상기 2차 화학적 기계적 연마 공정에 사용되는 슬러리 조성물은,
    콜로이드 실리카 연마 입자 0.01 내지 20.0 중량%;
    가공 촉진용 첨가제로서 수산화칼륨 및 탄산수소칼륨 0.15 내지 1.0 중량%;
    키레이트제로서 트리에틸렌 테트라민6초산 0.03 내지 0.50 중량%; 및
    여분의 물을 포함하는 것을 특징으로 하는 기판의 재생 방법.
  4. 제1항에 있어서, 상기 건식 실리카(fumed silica)를 포함하는 슬러리는 pH가 8 내지 12로 염기성인 것을 특징으로 하는 기판의 재생 방법.
  5. 제1항에 있어서, 상기 콜로이드성 실리카(colloidal silica)를 포함하는 슬러리는 pH가 8 내지 12로 염기성인 것을 특징으로 하는 기판의 재생 방법.
  6. 제1항에 있어서, 상기 건식 실리카는 5 내지 500nm의 평균입자분포를 가지고, 상기 콜로이드성 실리카는 10 내지 60nm의 평균입자분포를 갖는 것을 특징으로 하는 기판의 재생 방법.
  7. 삭제
  8. 제1항에 있어서, 상기 1차 화학적 기계적 연마 공정의 연마 속도는 상기 2차 화학적 기계적 연마 공정의 연마 속도의 2 내지 6배인 것을 특징으로 하는 기판의 재생 방법.
  9. 제1항에 있어서, 상기 1차 및 2차 화학적 기계적 연마 공정은 폴리우레탄 물질을 포함하는 연마 패드를 이용하는 것을 특징으로 하는 기판의 재생 방법.
  10. 제1항에 있어서, 상기 2차 화학적 기계적 연마 공정은 상기 기판의 거칠기 표준 편차(Root Mean Square)값이 2Å 이하가 될 때까지 수행되는 것을 특징으로 하는 기판의 재생 방법.
  11. 제1항에 있어서, 상기 가장자리 영역의 단차부는 상기 기판의 중앙 부위보다 높은 상부 표면을 갖는 것을 특징으로 하는 기판의 재생 방법.
  12. 제1항에 있어서, 상기 기판의 가장자리 영역에서 제거되는 단차의 두께는 500 내지 10000Å인 것을 특징으로 하는 기판의 재생 방법.
  13. 제1항에 있어서, 상기 2차 화학적 기계적 연마하는 단계 이후에, 상기 기판에 존재하는 불순물을 제거하는 세정 공정을 더 수행하는 것을 특징으로 하는 기판의 재생 방법.
  14. 제13항에 있어서, 상기 세정 공정 수행한 후에, 상기 기판의 표면 거칠기를 검사하는 검사 공정을 더 수행하는 것을 특징으로 하는 기판의 재생 방법.
  15. 제13항에 있어서, 상기 세정 공정 시 NH4OH, H2O2 및 H2O를 모두 포함하는 세정액을 사용하는 것을 특징으로 하는 기판의 재생 방법.
  16. 제1항에 있어서, 상기 가장자리 영역에 상부로 단차가 형성된 기판은 에스오아이(Silicon On Insulator) 기판의 제조 공정에 사용된 도너(donor) 기판인 것을 특징으로 하는 기판의 재생 방법.
KR1020060117987A 2006-11-28 2006-11-28 기판의 재생 방법 KR100839355B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060117987A KR100839355B1 (ko) 2006-11-28 2006-11-28 기판의 재생 방법
US11/945,359 US20080124930A1 (en) 2006-11-28 2007-11-27 Methods of recycling a substrate including using a chemical mechanical polishing process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060117987A KR100839355B1 (ko) 2006-11-28 2006-11-28 기판의 재생 방법

Publications (2)

Publication Number Publication Date
KR20080048096A KR20080048096A (ko) 2008-06-02
KR100839355B1 true KR100839355B1 (ko) 2008-06-19

Family

ID=39464233

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060117987A KR100839355B1 (ko) 2006-11-28 2006-11-28 기판의 재생 방법

Country Status (2)

Country Link
US (1) US20080124930A1 (ko)
KR (1) KR100839355B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7402520B2 (en) * 2004-11-26 2008-07-22 Applied Materials, Inc. Edge removal of silicon-on-insulator transfer wafer
EP1946358A4 (en) 2005-11-09 2009-03-04 Advanced Tech Materials COMPOSITION AND METHOD FOR RECYCLING SEMICONDUCTOR WAFERS WITH LOW DIELECTRICITY CONSTANT MATERIALS
US20100112728A1 (en) * 2007-03-31 2010-05-06 Advanced Technology Materials, Inc. Methods for stripping material for wafer reclamation
US8562849B2 (en) * 2009-11-30 2013-10-22 Corning Incorporated Methods and apparatus for edge chamfering of semiconductor wafers using chemical mechanical polishing
KR101696254B1 (ko) 2009-12-07 2017-01-16 삼성전자주식회사 식각 방법 및 이를 이용한 씨모스 이미지 센서의 제조 방법
WO2012048079A2 (en) 2010-10-06 2012-04-12 Advanced Technology Materials, Inc. Composition and process for selectively etching metal nitrides
US8637405B2 (en) * 2011-06-21 2014-01-28 International Business Machines Corporation Silicon surface texturing method for reducing surface reflectance
US8815723B2 (en) 2011-09-30 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Process for enhancing image quality of backside illuminated image sensor
US10014333B2 (en) * 2015-08-26 2018-07-03 Semiconductor Components Industries, Llc Back-side illuminated pixels with interconnect layers

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307487A (ja) * 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd ウェーハの研磨方法
KR20000042862A (ko) * 1998-12-28 2000-07-15 김영환 반도체 소자의 소자 분리막 형성방법
JP2003193038A (ja) 2001-12-28 2003-07-09 Nippon Aerosil Co Ltd 高濃度シリカスラリー

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6227949B1 (en) * 1999-06-03 2001-05-08 Promos Technologies, Inc. Two-slurry CMP polishing with different particle size abrasives
JP3440419B2 (ja) * 2001-02-02 2003-08-25 株式会社フジミインコーポレーテッド 研磨用組成物およびそれを用いた研磨方法
FR2858875B1 (fr) * 2003-08-12 2006-02-10 Soitec Silicon On Insulator Procede de realisation de couches minces de materiau semi-conducteur a partir d'une plaquette donneuse
JP4814502B2 (ja) * 2004-09-09 2011-11-16 株式会社フジミインコーポレーテッド 研磨用組成物及びそれを用いた研磨方法
JP4808394B2 (ja) * 2004-10-29 2011-11-02 株式会社フジミインコーポレーテッド 研磨用組成物
US7402520B2 (en) * 2004-11-26 2008-07-22 Applied Materials, Inc. Edge removal of silicon-on-insulator transfer wafer
US7452481B2 (en) * 2005-05-16 2008-11-18 Kabushiki Kaisha Kobe Seiko Sho Polishing slurry and method of reclaiming wafers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307487A (ja) * 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd ウェーハの研磨方法
KR20000042862A (ko) * 1998-12-28 2000-07-15 김영환 반도체 소자의 소자 분리막 형성방법
JP2003193038A (ja) 2001-12-28 2003-07-09 Nippon Aerosil Co Ltd 高濃度シリカスラリー

Also Published As

Publication number Publication date
KR20080048096A (ko) 2008-06-02
US20080124930A1 (en) 2008-05-29

Similar Documents

Publication Publication Date Title
KR100839355B1 (ko) 기판의 재생 방법
US11133387B2 (en) FinFETs having dielectric punch-through stoppers
US9779980B2 (en) Uniform shallow trench isolation regions and the method of forming the same
US7407868B2 (en) Chemical thinning of silicon body of an SOI substrate
US7767541B2 (en) Methods for forming germanium-on-insulator semiconductor structures using a porous layer and semiconductor structures formed by these methods
US8541270B2 (en) Finlike structures and methods of making same
US8008205B2 (en) Methods for producing a semiconductor device having planarization films
JP5548351B2 (ja) 半導体装置の作製方法
WO2008087062A1 (en) Subground rule sti fill for hybrid orientation technology (hot) type structure
KR20080038535A (ko) 스택형 반도체 장치의 제조 방법
CN109994429B (zh) 半导体器件及其形成方法
KR100602054B1 (ko) Ｓｏｉ 구조를 가지는 반도체 기판의 제조 방법 및 반도체 장치의 제조 방법
US7745304B2 (en) Method of manufacturing semiconductor device
KR100828029B1 (ko) 스택형 반도체 장치의 제조 방법
TWI713115B (zh) 平坦化方法以及製造半導體結構的方法
US20030157768A1 (en) Method of manufacturing semiconductor integrated circuit device
CN111354675A (zh) 浅沟槽隔离结构的形成方法及浅沟槽隔离结构
CN109148354B (zh) 半导体结构及其形成方法
CN110148562B (zh) Fdsoi器件的赝栅极去除方法
TW200901305A (en) Method of manufacturing a semiconductor structure and method of manufacturing a shallow trench isolation structure
KR100521450B1 (ko) 반도체 소자의 ｓｔｉ 막의 제조 방법
KR100458475B1 (ko) 반도체소자의평탄화방법
CN117558625A (zh) 半导体结构的形成方法
JP2006156700A (ja) 半導体装置の製造方法
KR20060008596A (ko) 반도체 소자의 소자 분리막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120531

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee