CN117558625A - 半导体结构的形成方法 - Google Patents
半导体结构的形成方法 Download PDFInfo
- Publication number
- CN117558625A CN117558625A CN202210939053.4A CN202210939053A CN117558625A CN 117558625 A CN117558625 A CN 117558625A CN 202210939053 A CN202210939053 A CN 202210939053A CN 117558625 A CN117558625 A CN 117558625A
- Authority
- CN
- China
- Prior art keywords
- forming
- gate structure
- polishing
- grinding
- semiconductor structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 67
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 238000000227 grinding Methods 0.000 claims abstract description 80
- 239000003989 dielectric material Substances 0.000 claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 239000007788 liquid Substances 0.000 claims abstract description 37
- 238000005498 polishing Methods 0.000 claims description 93
- 230000008569 process Effects 0.000 claims description 27
- 238000007517 polishing process Methods 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 25
- 239000002245 particle Substances 0.000 claims description 25
- 239000002002 slurry Substances 0.000 claims description 10
- 239000003623 enhancer Substances 0.000 claims description 9
- 229920000642 polymer Polymers 0.000 claims description 7
- 230000002378 acidificating effect Effects 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 claims description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical group OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 4
- 125000003277 amino group Chemical group 0.000 claims description 4
- 125000003262 carboxylic acid ester group Chemical class [H]C([H])([*:2])OC(=O)C([H])([H])[*:1] 0.000 claims description 3
- 125000002887 hydroxy group Chemical group [H]O* 0.000 claims description 3
- 229920000570 polyether Polymers 0.000 claims description 3
- 125000001453 quaternary ammonium group Chemical group 0.000 claims description 3
- 125000002843 carboxylic acid group Chemical group 0.000 claims description 2
- 125000000542 sulfonic acid group Chemical group 0.000 claims description 2
- 239000006061 abrasive grain Substances 0.000 claims 2
- 239000010410 layer Substances 0.000 description 85
- 229910052581 Si3N4 Inorganic materials 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 14
- 230000001965 increasing effect Effects 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 239000012530 fluid Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 125000002924 primary amino group Chemical group [H]N([H])* 0.000 description 3
- 239000012744 reinforcing agent Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000004721 Polyphenylene oxide Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910052582 BN Inorganic materials 0.000 description 1
- LSNNMFCWUKXFEE-UHFFFAOYSA-M Bisulfite Chemical compound OS([O-])=O LSNNMFCWUKXFEE-UHFFFAOYSA-M 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- KXDHJXZQYSOELW-UHFFFAOYSA-N Carbamic acid Chemical compound NC(O)=O KXDHJXZQYSOELW-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
- C09K3/00—Materials not provided for elsewhere
- C09K3/14—Anti-slip materials; Abrasives
- C09K3/1454—Abrasive powders, suspensions and pastes for polishing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
一种半导体结构的形成方法，包括:提供基底；在所述基底的顶部形成有栅极结构；在所述栅极结构侧部的基底上形成介质材料层，所述介质材料层覆盖所述栅极结构的顶部和侧壁；以所述栅极结构顶部为停止位置，对所述介质材料层进行主研磨处理；在所述主研磨处理后，对所述栅极结构顶部进行补偿研磨处理，用于使所述栅极结构顶部均被暴露，所述补偿研磨处理采用的研磨液具有亲水性基团，所述补偿研磨处理后的剩余介质材料层作为介质层。本发明实施例通过补偿研磨处理，清除其表面的残留物，使所述栅极结构顶部均被暴露，并且使栅极结构的表面具有良好的平面度，从而提高所述半导体结构的性能。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。
背景技术
随着半导体集成电路(integrated circuit，IC)产业的快速成长，半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进，使得集成电路朝着体积更小、电路精密度更高、电路复杂度更高的方向发展，对器件性能的要求也相应变高。
金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-EffectTransistor，MOS)是现代集成电路中最重要的元件之一，MOS晶体管通常包括栅极结构、以及位于栅极结构两侧的源区掺杂区，通过栅极结构，以控制栅极结构底部沟道的开启或关断。因此，栅极结构的质量对半导体结构的性能影响较大。
发明内容
本发明解决的问题是提供一种半导体结构的形成方法，从而提高半导体结构的性能。
为了解决上述技术问题，本发明提供一种半导体结构的形成方法，包括:
提供基底；在所述基底上形成栅极结构；在所述栅极结构侧部的基底上形成介质材料层，所述介质材料层覆盖所述栅极结构的顶部；以所述栅极结构顶部为停止位置，对所述介质材料层进行主研磨处理；在所述主研磨处理后，对所述栅极结构顶部进行补偿研磨处理，用于使所述栅极结构顶部均被暴露，所述补偿研磨处理采用的研磨液具有亲水性基团，所述补偿研磨处理后的剩余介质材料层作为介质层。
可选的，在所述栅极结构侧部的基底上形成介质材料层之前，所述形成方法还包括：在所述栅极结构的侧壁形成侧墙；所述补偿研磨处理采用的研磨液含有研磨颗粒，所述研磨颗粒与所述侧墙之间具有相反电性。
可选的，所述补偿研磨处理采用的研磨液具有负电性研磨颗粒。
可选的，所述补偿研磨处理采用的研磨液中，所述研磨颗粒的重量占所述研磨液总重量的比例小于3％。
可选的，所述研磨颗粒的重量占所述研磨液总重量的比例大于2％，且小于3％。
可选的，所述补偿研磨处理的研磨液中含有研磨液增强剂，所述研磨液增强剂为包含有亲水性基团的聚合物。
可选的，所述亲水性基团包括氨基、羧酸基、磺酸基、磷酸基、季铵基，醚键、羟基、羧酸酯、嵌段聚醚中的一种或多种。
可选的，所述聚合物为CnH2n+x(NH2)(2-x)，且n>8，x<2。
可选的，所述研磨液增强剂的重量占所述研磨液总重量的比例小于5％。
可选的，所述研磨液为酸性研磨液。
可选的，所述研磨液的PH值范围是2～5。
可选的，在所述基底上形成栅极结构之后，对所述栅极结构顶部进行补偿研磨处理之前，还包括：对所述栅极结构进行烘烤处理，且所述烘烤处理的温度大于栅极结构的生长温度。
可选的，对所述介质材料层进行主研磨处理后，对所述栅极结构进行烘烤处理。
可选的，所述烘烤处理的烘烤温度大于600℃，且小于或等于680℃。
可选的，所述补偿研磨处理的参数包括：研磨压力大于或等于0.5psi，且小于或等于1.2psi。
可选的，所述补偿研磨处理的参数包括：研磨头转速小于60rpm，且研磨盘转速小于60rpm。
可选的，所述补偿研磨处理的参数包括：研磨时间小于或等于10s。
可选的，所述研磨时间小于8s。
可选的，在所述基底上形成栅极结构的步骤中，所述栅极结构顶部形成有栅极掩膜结构，所述栅极掩膜结构包括与所述栅极结构顶部相接触的氧化物层；对所述介质材料层和栅极掩膜结构进行主研磨处理。
可选的，所述栅极结构为伪栅结构，所述伪栅结构的材料包括多晶硅。
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供一种半导体结构的形成方法，由于在所述主研磨处理后，使用了含亲水性基团的研磨液对所述栅极结构顶部进行补偿研磨处理，从而增强栅极结构表面的亲水性，使得补偿研磨处理的研磨液能够与栅极结构表面相接触，在栅极结构表面形成有效的研磨速度，从而能够通过研磨的方式清除其表面的残留物，使所述栅极结构顶部均被暴露，并且使栅极结构的表面具有良好的平面度，从而提高了所述半导体结构的性能。
附图说明
图1至图3是一种半导体结构的形成方法中各步骤对应的结构示意图；
图4至图7是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
目前，半导体结构的性能仍有待提高。现结合一种半导体结构的形成方法，分析半导体结构性能有待提高的原因。图1至图3是一种半导体结构的形成方法中各步骤对应的结构示意图。
参考图1，提供基底10，所述基底10的顶部形成有栅极结构11；所述栅极结构11的顶部和侧壁、以及所述栅极结构11露出的所述基底10上形成有刻蚀停止层12。
继续参考图1，在相邻栅极结构11之间形成介质材料层13，所述介质材料层13覆盖所述刻蚀停止层12。
参考图2，研磨去除高于所述刻蚀停止层12顶面的介质材料层13。
参考图3，研磨去除高于所述刻蚀停止层12顶面的介质材料层13之后，研磨去除高于所述栅极结构11顶面的介质材料层13，所述介质材料层13的顶部与所述栅极结构11的顶部相齐平，且研磨后剩余的介质材料层13作为介质层14。
经研究发现，在研磨的过程中，随着栅极结构11的逐渐暴露，其表面的疏水性也逐步增大，研磨速率会显著降低，导致即使增加研磨时间也无法完全清除栅极结构11表面的残留物(例如，难以在研磨的过程中去除栅极结构11表面的氧化物残留物)，从而在残留物的阻挡下，容易导致在后续去除栅极结构11时产生栅极结构11的材料残留物，进而对后续器件栅极结构(例如，金属栅极结构)的形成产生不良影响，相应地对半导体结构的性能产生不良影响。
为了完全清除其表面残留的残留物，一种做法是使用氢氟酸对栅极结构顶部进行清洗，但是这会使得相邻栅极结构之间的介质层出现凹陷。这种凹陷会随着制造过程一直传导下去，后续去除伪栅结构并在伪栅结构位置处形成器件栅极结构时，形成器件栅极结构的制程通常也会采用研磨工艺，介质层的顶面凹陷问题，容易导致在介质层顶面凹陷位置处产生器件栅极结构材料的残留物，从而将影响半导体结构的性能。
为了解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底；在所述基底上形成栅极结构；在所述栅极结构侧部的基底上形成介质材料层，所述介质材料层覆盖所述栅极结构的顶部；以所述栅极结构顶部为停止位置，对所述介质材料层进行主研磨处理；在所述主研磨处理后，对所述栅极结构顶部进行补偿研磨处理，用于使所述栅极结构顶部均被暴露，所述补偿研磨处理采用的研磨液具有亲水性基团，所述补偿研磨处理后的剩余介质材料层作为介质层。
本发明实施例所公开的方案中，由于在所述主研磨处理后，使用了含亲水性基团的研磨液对所述栅极结构顶部进行补偿研磨处理，从而增强栅极结构表面的亲水性，使得补偿研磨处理的研磨液能够与栅极结构表面相接触，在栅极结构表面形成有效的研磨速度，从而能够通过研磨的方式清除其表面的残留物，使所述栅极结构顶部均被暴露，并且使栅极结构的表面具有良好的平面度，从而提高了所述半导体结构的性能。
为了使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图7是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图4，提供基底(未标示)。
所述基底用于为后续工艺制程提供工艺平台。
本实施例中，所述基底包括衬底100，所述衬底100为硅衬底。在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述衬底还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。
需要说明的是，所述衬底100可以为平面衬底，也可以为具有沟道凸起部的衬底。例如，沟道凸起部可以为鳍部。
继续参考图4，在所述基底的顶部形成栅极结构102。
本实施例中，栅极结构102作为伪栅结构，栅极结构102用于为后续形成器件栅极结构占据空间位置。
本实施例中，所述栅极结构102的材料是多晶硅。在另一些实施例中，所述栅极结构的材料还可以为无定形硅或非晶碳。
本实施例中，在所述基底的顶部形成栅极结构102的步骤中，所述栅极结构102顶部形成有栅极掩膜结构200，所述栅极掩膜结构200包括与所述栅极结构102顶部相接触的氧化物层。
所述栅极掩膜结构200用于作为形成所述栅极结构102的过程中的刻蚀掩膜，还用于对所述栅极结构102的顶部起到保护作用。
本实施例中，所述栅极掩膜结构200包括与所述栅极结构102顶部相接触的第一栅极掩膜层104、覆盖第一栅极掩膜层104的第二栅极掩膜层105，以及覆盖第二栅极掩膜层105的第三栅极掩膜层106。
本实施例中，所述第一栅极掩膜层104是氧化物层。具体地，所述第一栅极掩膜层104的材料是氧化硅。
本实施例中，所述第二栅极掩膜层105的材料是氮化硅，所述第三栅极掩膜层106的材料是氧化硅。
在其他实施例中，所述栅极掩膜结构的材料可以包括氧化硅、氮化硅和氮氧化硅中的一种或几种。
继续参考图4，本实施例中，所述形成方法还包括：在所述栅极结构102的侧壁形成侧墙103。
所述侧墙103用于保护后续形成的器件栅极结构的侧壁。
所述侧墙103可以为单层结构或叠层结构，所述侧墙103的材料包括氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。本实施例中，所述侧墙103为单层结构，所述侧墙103的材料为氮化硅。
继续参考图4，需要说明的是，本实施例中，在形成所述栅极结构102之后，在形成介质材料层108之前，还包括：在相邻的栅极结构102之间的基底(未标示)中形成源漏掺杂区101。
具体地，在形成所述侧墙103后，形成所述源漏掺杂区101。
所述源漏掺杂区101用于作为半导体器件的源区或漏区。
还需要说明的是，形成源漏掺杂区101后，还包括：形成覆盖所述栅极结构102的顶部和侧壁、以及所述基底的停止层107。
本实施例中，所述停止层107覆盖所述栅极掩膜结构200的顶部。
在后续对介质材料层108平坦化的过程中，位于所述栅极结构102顶部的所述停止层107，能够在平坦化工艺的过程中定义停止位置，这有利于使所述栅极结构102顶部与后续形成的介质层顶部相齐平。
此外，后续通常还会在介质层中形成露出源漏掺杂区101的接触孔，以形成电连接源漏掺杂区101的接触插塞，则在形成接触孔的刻蚀工艺过程中，位于所述源漏掺杂区101顶部的停止层107，能够在刻蚀工艺的过程中定义停止位置，从而降低源漏掺杂区101受损的概率。
所述停止层107的材料包括氮化硅、碳化硅、碳氮化硅、碳氮氧化硅和氮氧化硅中的一种或多种。具体地，在后续进行平坦化处理的过程中，氮化硅、碳化硅、碳氮化硅、碳氮氧化硅和氮氧化硅的材料与介质材料层108之间具有较大的研磨选择比，从而能够在平坦化工艺的过程中定义停止位置。作为一种示例，所述停止层107的材料为氮化硅。
继续参考图4，在所述栅极结构102侧部的基底上形成介质材料层108，所述介质材料层108覆盖所述栅极结构102的顶部和侧壁。
所述介质材料层108用于形成覆盖栅极结构102侧壁的介质层109。
本实施例中，所述介质材料层108覆盖所述停止层107。
所述介质材料层108的材料为绝缘材料，例如氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。本实施例中，所述介质材料层108的材料为氧化硅。
结合参考图5和图6，以所述栅极结构102顶部为停止位置，对所述介质材料层108进行主研磨处理。
通过进行主研磨处理，以去除高于栅极结构102顶部的介质材料层108，以便暴露栅极结构102顶部。
本实施例中，主研磨处理的工艺为化学机械研磨工艺。所述化学机械研磨工艺综合了化学研磨和机械研磨的优势，可以在保证材料去除效率的同时，获得较平坦的表面，具有表面精度高、完整性好和研磨效率高等特征，有利于提高主研磨处理后的剩余介质材料层108与所述栅极结构102的顶部高度均一性，提高了剩余介质材料层108与所述栅极结构102的顶面平整度。
参考图5，本实施例中，所述主研磨处理包括：以停止层107的顶部为停止位置，对高于停止层107顶面的所述介质材料层108进行第一主平坦化处理。
先以停止层107的顶部为停止位置，进行第一主平坦化处理，以去除大部分厚度的介质材料层108，且使剩余的所述介质材料层108顶面的平整度较高，在后续对高于所述栅极结构102顶部的介质材料层108进行第二主平坦化处理的过程中，有利于提高所述栅极结构102的顶部与剩余的所述介质材料层108的顶部高度均一性，提高了所述栅极结构102与后续所形成介质层109的顶面的平整度，从而提高了所述半导体结构的性能。
参考图6，本实施例中，所述主研磨处理还包括：在第一主平坦化处理后，以所述栅极结构102的顶部作为停止位置，对高于所述栅极结构102顶部的介质材料层108进行第二主平坦化处理，使剩余的所述介质材料层108的顶部与所述栅极结构102的顶部相齐平。
需要说明的是，所述栅极结构102顶部形成有栅极掩膜结构200，因此，对高于所述栅极结构102顶部的介质材料层108和栅极掩膜结构200进行主研磨处理。
具体到本实施例中，在进行第二主平坦化处理的步骤中，还对高于所述栅极结构102顶部的停止层107和栅极掩膜结构200进行第二主平坦化处理，使剩余的所述停止层107和介质材料层108的顶部与所述栅极结构102的顶部相齐平。
参考图7，在主研磨处理后，对所述栅极结构102顶部进行补偿研磨处理，用于使所述栅极结构102顶部均被暴露，所述补偿研磨处理采用的研磨液具有亲水性基团，所述补偿研磨处理后的剩余介质材料层108作为介质层109。
由于在所述主研磨处理后，使用了含亲水性基团的研磨液对所述栅极结构102顶部进行补偿研磨处理，从而增强栅极结构102表面的亲水性，使得补偿研磨处理的研磨液能够与栅极结构102表面相接触，在栅极结构102表面形成有效的研磨速度，从而能够通过研磨的方式清除其表面的残留物，使所述栅极结构102顶部均被暴露，并且使栅极结构102的表面具有良好的平面度，从而提高了所述半导体结构的性能。
在本实施例中，所述补偿研磨处理的工艺为化学机械研磨工艺。
在本实施例中，在所述补偿研磨处理的过程中，使用的研磨液添加了研磨液增强剂，所述研磨液增强剂为包含有亲水性基团的聚合物，从而使所述补偿研磨处理采用的研磨液具有亲水性基团。
具体地，所述亲水性基团可以是氨基、羧酸基、磺酸基、磷酸基、季铵基，醚键、羟基、羧酸酯、嵌段聚醚中的一种或多种。
本实施例中，所述聚合物为CnH2n+x(NH2)(2-x)，且n>8，x<2。
在本实施例中，所述聚合物中含有氨基，所述栅极结构102的材料为多晶硅，在具有良好亲水性的条件下，氨基中的氮原子能够吸附在多晶硅的表面，使Si-Si键的键能降低，从而有利于提高栅极结构102的表面亲水性，进而提高补偿研磨处理对栅极结构102顶面的残留物的研磨速率。
参考表1，表1示出了在不同的氨基含量下获得的研磨速率，其中“+”表示氨基含量的增加程度。
表1
通过表1可知，对于同样材料的栅极结构102，在相同的烷基含量条件下，能够通过提高氨基含量的方式，增强栅极结构102表面的亲水性，以提高补偿研磨处理的研磨速率。
本实施例中，所述研磨液增强剂的重量占所述研磨液总重量的比例小于5％，即100g的研磨液中含有小于5g的研磨液增强剂粉剂。
为了控制所述栅极结构102的被去除高度，所述栅极结构102表面残留物的去除速率不能过快，研磨速率不能过大，因此需要控制栅极结构102表面的亲水性程度，故所述研磨液增强剂的重量占所述研磨液总重量的比例小于5％。
本实施例中，所述补偿研磨化处理采用的研磨液中含有研磨颗粒，所述研磨颗粒与所述侧墙103之间具有相反电性。
所述研磨颗粒与所述侧墙103之间具有相反电性，使得所述研磨颗粒能够与所述侧墙103顶部相吸引，增大研磨颗粒与栅极结构102顶部相接触的概率，从而易于对栅极结构102顶部施加机械力，进而提高对栅极结构102顶部的残留物的去除效果。
本实施例中，所述侧墙103的材料是氮化硅。因此，所述研磨颗粒的材料包括氧化硅。
本实施例中，所述补偿研磨处理采用的研磨液具有负电性研磨颗粒。研磨颗粒带负电荷，氮化硅通常带有正电荷，研磨颗粒能够与带正电荷的氮化硅相吸引，使得补偿研磨化处理能够有效地清除所述栅极结构102表面的残留物，同时也能够使所述停止层107、所述侧墙103与所述栅极结构102的顶面保持良好的平整度。
需要说明的是，增大所述研磨颗粒在所述研磨液中的重量占比，有利于提高所述补偿研磨处理的研磨速率，相应提高去除残留物的速率，但相应容易增大所述栅极结构102被去除的厚度。因此，为了使得所述栅极结构102被去除的厚度不宜过大，所述研磨颗粒在所述研磨液中的重量占比小于3％，即100g研磨液中含有小于3g的研磨颗粒。
在一个具体实施例中，为了确保所述补偿研磨处理的研磨速率，所述研磨颗粒的重量在所述研磨液中的重量占比大于2％，且小于3％。
本实施例中，所述研磨液为酸性研磨液。具体地，通过采用酸性研磨液，使得研磨颗粒带负电荷。由于所述研磨液具有亲水性基团，因此所述研磨颗粒就能够与在酸性环境下带正电荷的氮化硅相吸引，得到良好的研磨速率。
具体地，所述研磨液的PH值在2～5之间。因为研磨颗粒在酸性环境中带负电荷，氮化硅的零电荷点为PH＝5，当PH值越小，氮化硅的正电性越强，所述研磨颗粒与所述侧墙103之间的吸引力就越强，补偿研磨处理的研磨速率也就越高。
所述补偿研磨处理的参数包括：研磨压力大于或等于0.5psi，且小于或等于1.2psi。如果研磨压力小于0.5psi，难以稳定地控制研磨压力，则会影响栅极结构102表面的平整度；如果研磨压力大于1.2psi，则会产生较大的研磨速率，从而难以控制栅极结构102的高度。
所述补偿研磨处理的参数包括：研磨头转速小于60rpm，且研磨盘转速小于60rpm。研磨头转速或研磨盘转过大，均会产生较大的研磨速率，从而难以控制栅极结构102的高度。
所述补偿研磨处理的参数包括：研磨时间小于或等于10s。如果研磨时间过长，则容易影响栅极结构102高度的一致性，继而对后续器件栅极结构的形成产生不良的影响。
在一个具体实施例中，所述研磨时间小于8s。
需要说明的是，在所述基底上形成栅极结构102之后，对所述栅极结构102顶部进行补偿研磨处理之前，还包括：对所述栅极结构102进行烘烤处理。
对于同样材料的栅极结构102，通过对栅极结构102进行高温烘烤的方式，有利于进一步增强栅极结构102表面的亲水性，以提高对栅极结构102的研磨速率。
具体的，高温烘烤可以改变栅极结构102的晶向，使材料为多晶硅的栅极结构102能够更好地与氢原子结合，从而提高栅极结构102表面的亲水性。
本实施例中，对所述介质材料层108进行主研磨处理后，对所述栅极结构102进行烘烤处理。在对所述介质材料层108进行主研磨处理后，相继进行烘烤处理，有利于减少其他制程对烘烤处理的效果的影响，从而有利于确保烘烤处理对补偿研磨处理的效果。
在其他实施例中，在所述基底上形成栅极结构之后，在所述栅极结构侧部的基底上形成介质材料层之前，对所述栅极结构进行烘烤处理。
所述烘烤处理的温度需大于栅极结构102的生长温度。如果烘烤温度小于栅极结构102的生长温度，则难以改变栅极结构102的晶向，从而导致提高栅极结构102表面的亲水性的效果不佳。
本实施例中，烘烤温度大于600℃。如果烘烤温度过低，则容易导致改变所述栅极结构102的晶向效果不佳。
具体地，所述烘烤处理的温度为600℃～680℃。烘烤温度超过680℃后，增加烘烤温度以提高所述栅极结构102表面的亲水性的表现不佳，且还容易导致热预算值变大。
参考表2，示出了在使用相同的研磨液增强剂A的情况下，烘烤温度与研磨速率的关系。
表2
通过表2可知，未进行烘烤(表2中烘烤温度用N/A表示)时，研磨速率为烘烤温度为680℃时，研磨速率为/>因此，烘烤处理有利于进一步提高补偿研磨处理的研磨速率。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种半导体结构的形成方法，其特征在于，包括:
提供基底；
在所述基底的顶部形成栅极结构；
在所述栅极结构侧部的基底上形成介质材料层，所述介质材料层覆盖所述栅极结构的顶部和侧壁；
以所述栅极结构顶部为停止位置，对所述介质材料层进行主研磨处理；
在所述主研磨处理后，对所述栅极结构顶部进行补偿研磨处理，用于使所述栅极结构顶部均被暴露，所述补偿研磨处理采用的研磨液具有亲水性基团，所述补偿研磨处理后的剩余介质材料层作为介质层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述栅极结构侧部的基底上形成介质材料层之前，所述形成方法还包括：在所述栅极结构的侧壁形成侧墙；
所述补偿研磨处理采用的研磨液含有研磨颗粒，所述研磨颗粒与所述侧墙之间具有相反电性。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述补偿研磨处理采用的研磨液具有负电性研磨颗粒。
4.如权利要求1～3中任一项所述的半导体结构的形成方法，其特征在于，所述补偿研磨处理采用的研磨液中，所述研磨颗粒的重量占所述研磨液总重量的比例小于3％。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述研磨颗粒的重量占所述研磨液总重量的比例大于2％，且小于3％。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述补偿研磨处理的研磨液中含有研磨液增强剂，所述研磨液增强剂为包含有亲水性基团的聚合物。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述亲水性基团包括氨基、羧酸基、磺酸基、磷酸基、季铵基，醚键、羟基、羧酸酯、嵌段聚醚中的一种或多种。
8.如权利要求6所述的半导体结构的形成方法，其特征在于，所述聚合物为CnH2n+x(NH2)(2-x)，且n>8，x<2。
9.如权利要求6所述的半导体结构的形成方法，其特征在于，所述研磨液增强剂的重量占所述研磨液总重量的比例小于5％。
10.如权利要求1～3中任一项所述的半导体结构的形成方法，其特征在于，所述研磨液为酸性研磨液。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述研磨液的PH值范围是2～5。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述基底上形成栅极结构之后，对所述栅极结构顶部进行补偿研磨处理之前，还包括：对所述栅极结构进行烘烤处理，且所述烘烤处理的温度大于栅极结构的生长温度。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，对所述介质材料层进行主研磨处理后，对所述栅极结构进行烘烤处理。
14.如权利要求12所述的半导体结构的形成方法，其特征在于，所述烘烤处理的烘烤温度大于600℃，且小于或等于680℃。
15.如权利要求1所述的半导体结构的形成方法，其特征在于，所述补偿研磨处理的参数包括：研磨压力大于或等于0.5psi，且小于或等于1.2psi。
16.如权利要求1所述的半导体结构的形成方法，其特征在于，所述补偿研磨处理的参数包括：研磨头转速小于60rpm，且研磨盘转速小于60rpm。
17.如权利要求1所述的半导体结构的形成方法，其特征在于，所述补偿研磨处理的参数包括：研磨时间小于或等于10s。
18.如权利要求17所述的半导体结构的形成方法，其特征在于，所述研磨时间小于8s。
19.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述基底上形成栅极结构的步骤中，所述栅极结构顶部形成有栅极掩膜结构，所述栅极掩膜结构包括与所述栅极结构顶部相接触的氧化物层；
对所述介质材料层和栅极掩膜结构进行主研磨处理。
20.如权利要求1所述的半导体结构的形成方法，其特征在于，所述栅极结构为伪栅结构，所述伪栅结构的材料包括多晶硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210939053.4A CN117558625A (zh) | 2022-08-05 | 2022-08-05 | 半导体结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210939053.4A CN117558625A (zh) | 2022-08-05 | 2022-08-05 | 半导体结构的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117558625A true CN117558625A (zh) | 2024-02-13 |
Family
ID=89809820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210939053.4A Pending CN117558625A (zh) | 2022-08-05 | 2022-08-05 | 半导体结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117558625A (zh) |
-
2022
- 2022-08-05 CN CN202210939053.4A patent/CN117558625A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI237350B (en) | Method of manufacturing a flash memory cell | |
| US8319311B2 (en) | Hybrid STI gap-filling approach | |
| US20230377898A1 (en) | Methods for reducing scratch defects in chemical mechanical planarization | |
| KR100839355B1 (ko) | 기판의 재생 방법 | |
| US10886181B2 (en) | Semiconductor device | |
| KR100750191B1 (ko) | 슬러리 조성물, 이를 이용한 화학 기계적 연마 방법 및상기 방법을 이용한 비 휘발성 메모리 소자의 제조 방법 | |
| CN103715142A (zh) | 形成不同高度的多个鳍部的方法 | |
| CN100449757C (zh) | 一种集成电路结构及制造方法 | |
| CN108807377B (zh) | 半导体器件及其形成方法 | |
| US10964585B2 (en) | Method for forming a fin-based semiconductor structure | |
| CN104078346A (zh) | 半导体器件的平坦化方法 | |
| CN108878358B (zh) | 半导体器件及其形成方法 | |
| CN117558625A (zh) | 半导体结构的形成方法 | |
| US11626315B2 (en) | Semiconductor structure and planarization method thereof | |
| CN111613537B (zh) | 一种鳍型半导体器件及其制造方法 | |
| CN113871351A (zh) | 半导体结构及其形成方法 | |
| CN112309977B (zh) | 半导体结构及其形成方法 | |
| CN111489972B (zh) | 半导体结构及其形成方法 | |
| CN108807514B (zh) | 半导体器件及其形成方法 | |
| US9679782B1 (en) | Planarization method, method for manufacturing semiconductor structure, and semiconductor structure | |
| CN112951896B (zh) | 半导体结构的形成方法、晶体管 | |
| US11257711B1 (en) | Fabricating method of transistors without dishing occurred during CMP process | |
| US20210273076A1 (en) | Method of forming gate | |
| CN112331610B (zh) | 半导体结构的制备方法 | |
| CN111863934B (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |