CN103715142A - 形成不同高度的多个鳍部的方法 - Google Patents
形成不同高度的多个鳍部的方法 Download PDFInfo
- Publication number
- CN103715142A CN103715142A CN201210379986.9A CN201210379986A CN103715142A CN 103715142 A CN103715142 A CN 103715142A CN 201210379986 A CN201210379986 A CN 201210379986A CN 103715142 A CN103715142 A CN 103715142A
- Authority
- CN
- China
- Prior art keywords
- fin
- initial fin
- protective layer
- initial
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 58
- 239000004065 semiconductor Substances 0.000 claims abstract description 69
- 239000010410 layer Substances 0.000 claims abstract description 68
- 239000000758 substrate Substances 0.000 claims abstract description 68
- 239000011241 protective layer Substances 0.000 claims abstract description 61
- 238000005530 etching Methods 0.000 claims abstract description 40
- -1 oxygen ions Chemical class 0.000 claims abstract description 35
- 238000000137 annealing Methods 0.000 claims abstract description 17
- 238000009413 insulation Methods 0.000 claims abstract description 8
- 230000004888 barrier function Effects 0.000 claims description 54
- 230000015572 biosynthetic process Effects 0.000 claims description 37
- 238000002347 injection Methods 0.000 claims description 18
- 239000007924 injection Substances 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 230000008569 process Effects 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 238000002955 isolation Methods 0.000 abstract description 3
- 229910052760 oxygen Inorganic materials 0.000 abstract description 2
- 239000001301 oxygen Substances 0.000 abstract description 2
- 230000005669 field effect Effects 0.000 description 24
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 238000000151 deposition Methods 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
一种形成不同高度的多个鳍部的方法，包括：提供半导体衬底，所述半导体衬底表面形成有绝缘层、和具有高度相同的第一初始鳍部和第二初始鳍部；形成第一保护层，所述第一保护层暴露出第二区域的绝缘层表面；以所述第一保护层为掩膜，刻蚀第二区域中部分厚度的绝缘层，使得第二初始鳍部比第一初始鳍部高出指定高度；随后，去除第一保护层，形成覆盖第一初始鳍部和第二初始鳍部的第二保护层；以第二保护层为掩膜，刻蚀所述绝缘层，并向暴露出的第一初始鳍部和第二初始鳍部内注入氧离子，然后退火，形成隔离层、第一鳍部以及第二鳍部，所述第二鳍部比第一鳍部高出所述指定高度。在同一晶圆上形成的鳍部的高度可以不同，以满足不同需要。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种形成不同高度的多个鳍部的方法。
背景技术
随着半导体工艺技术的不断发展，随着工艺节点逐渐减小，高K介质层和金属栅电极得到了广泛应用，并且，通过在高k介质层和金属栅电极之间形成具有不同功函数的金属来获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸（CD，Critical Dimension）进一步下降时，常规的MOS场效应管的结构也已经无法满足对器件性能的需求，鳍式场效应管（Fin FET）作为常规器件的替代得到了广泛的关注。
图1示出了现有技术的一种鳍式场效应管的立体结构示意图。如图1所示，包括：半导体衬底10，所述半导体衬底10上形成有凸出的鳍部14，鳍部14一般是通过对半导体衬底10刻蚀后得到的；第一介质层11，覆盖所述半导体衬底10的表面以及鳍部14的侧壁的一部分；金属栅极结构12，横跨在所述鳍部14上，覆盖所述鳍部14的顶部和侧壁，金属栅极结构12包括位于鳍部14侧壁和表面的高K栅介质层（图中未示出）和位于高K栅介质层上的金属栅电极（图中未示出）；第二介质层（图中未示出），覆盖所述第一介质层11表面和鳍部14，第二介质层的表面与金属栅极结构12的表面齐平。
请参考图2，图2示出了采用现有技术的鳍式场效应管中包含多个鳍部101时的情况，所述多个鳍部101位于半导体衬底100表面、且距离绝缘层103表面的高度均相同。
然而，当前需要不同高度的鳍部，以满足不同器件性能的需求。例如，对于逻辑和存储器的晶体管的要求是不同的，逻辑晶体管要求较大高度的鳍部，存储器晶体管则要求相对较小高度的鳍部。
如何在同一晶圆上制造具有不同高度的鳍部，成为亟需解决的问题。
更多关于鳍式场效应管的形成方法，请参考专利号为“US7868380B2”的美国专利。
发明内容
本发明解决的问题是提供一种形成不同高度的多个鳍部的方法，该方法能够在同一晶圆上制造具有不同高度的鳍部，并在鳍底部形成隔离层，有效降低了器件漏电流，提高器件的性能。
为解决上述问题，本发明的实施例提供了一种形成不同高度的多个鳍部的方法，包括：提供包括第一区域和第二区域的半导体衬底，所述第一区域的半导体衬底表面形成有第一初始鳍部，所述第二区域的半导体衬底表面形成有第二初始鳍部，所述半导体衬底表面还形成有绝缘层，所述第一初始鳍部和第二初始鳍部贯穿绝缘层厚度，且两者高度相同；形成第一保护层，所述第一保护层覆盖所述第一初始鳍部和第一区域的绝缘层表面，但暴露出第二区域的绝缘层表面；以所述第一保护层为掩膜，刻蚀第二区域中部分厚度的绝缘层，使得第二初始鳍部比第一初始鳍部高出指定高度；刻蚀第二区域的绝缘层后，去除第一保护层，并形成覆盖所述第一初始鳍部和第二初始鳍部的第二保护层；以所述第二保护层为掩膜，刻蚀所述绝缘层，并以所述第二保护层为掩膜，向暴露出的第一初始鳍部和第二初始鳍部内注入氧离子；对注入了氧离子的第一初始鳍部、第二初始鳍部进行退火处理，形成隔离层、位于第一区域的隔离层表面的第一鳍部以及位于第二区域的隔离层表面的第二鳍部，所述第二鳍部比第一鳍部高出所述指定高度。
可选地，向暴露出的第一初始鳍部和第二初始鳍部内注入氧离子时，所述注入氧离子的方向与第一初始鳍部、第二初始鳍部的侧壁呈15度-30度的角。
可选地，向暴露出的第一初始鳍部和第二初始鳍部内注入氧离子时，包括多次注入氧离子的步骤，且每注入完成一次，以半导体衬底的法线为旋转轴，将半导体衬底沿同一方向旋转10度-90度。
可选地，共包括4次注入氧离子的步骤，且每注入完成一次，将半导体衬底在水平面沿同一方向旋转90度。
可选地，所述退火处理的工艺参数为：退火温度为600摄氏度-1000摄氏度，退火时间为30分钟-90分钟。
可选地，所述隔离层的材料为氧化硅，其厚度为1500埃-3000埃。
可选地，还包括：形成覆盖所述第一初始鳍部、第二初始鳍部的硬掩膜层，所述第一保护层覆盖第一区域的硬掩膜层表面。
可选地，还包括：形成位于所述第一初始鳍部和硬掩膜层之间、以及第二初始鳍部和硬掩膜层之间的氧化层。
可选地，所述第二保护层的厚度为100埃-500埃。
可选地，所述第一保护层的材料为光刻胶，第二保护层的材料为氮化硅、氮氧化硅或氧化硅。
与现有技术相比，本发明的技术方案具有以下优点：
首先以第一保护层为掩膜，刻蚀第二区域中部分厚度的绝缘层，使得第二初始鳍部比第一初始鳍部高出指定高度，所述指定高度即垫定了后续形成的第二鳍部和第一鳍部之间的高度差。并且，后续形成覆盖所述第一初始鳍部和第二初始鳍部的第二保护层，以所述第二保护层为掩膜，向暴露出的第一初始鳍部和第二初始鳍部内注入氧离子，并退火，形成隔离层、第一鳍部和第二鳍部。本发明实施例的方法不仅使第一鳍部和第二鳍部具有不同的高度，而且由于形成了隔离层，有效减小了后续形成的鳍式场效应管的漏电流，形成的鳍式场效应管的性能优越。
进一步的，通过多次注入氧离子的步骤，且每注入完成一次，以半导体衬底的法线为旋转轴，将半导体衬底沿同一方向旋转10度-90度，使得氧离子注入到第一初始鳍部和第二初始鳍部的各个侧面，形成的隔离层的质量好，厚度均一，进一步减小了后续形成的鳍式场效应管的漏电流，鳍式场效应管的性能进一步得到提高。
附图说明
图1为现有技术的鳍式场效应管的立体结构示意图；
图2为现有技术的鳍式场效应管的鳍部的剖面结构示意图；
图3-图13是本发明实施例的形成不同高度的多个鳍部的过程的剖面结构示意图。
具体实施方式
正如背景技术所述，现有技术在同一晶圆（即半导体衬底）上形成的鳍部的高度相同，不利于满足不同需要。
经过研究，发明人发现，在形成高度均一的鳍部后，可以将需要相对较小高度的鳍部保护起来，然后继续刻蚀半导体衬底，以获得较大高度的鳍部。并且，为使后续形成的鳍式场效应管的性能好，减小漏电流的产生，还可以在各鳍部底部形成隔离层。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图3-13对本发明的具体实施方式做详细的说明。
请参考图3，提供半导体衬底200，所述半导体衬底200包括第一区域I和第二区域II，所述半导体衬底200表面覆盖有硬掩膜层203。
所述半导体衬底200用于为后续工艺提供平台。所述半导体衬底200为硅衬底（Si）或绝缘体上硅（SOI），所述半导体衬底200的晶向为<110>或<100>等。在本发明的实施例中，所述半导体衬底200为硅衬底。
所述硬掩膜层203用于后续刻蚀工艺时，保护形成的第一初始鳍部和第二初始鳍部不受损坏。所述硬掩膜层203的材料为氮化硅、氮氧化硅、氮化钛等。所述硬掩膜层203的形成工艺为沉积工艺，例如化学气相沉积工艺，在此不再赘述。
本发明的实施例中，所述硬掩膜层203的材料为氮化硅。为较好的保护第一初始鳍部和第二初始鳍部，所述硬掩膜层203的厚度为300埃-1000埃。
考虑到硬掩膜层203与半导体衬底200的结合性能有限，本发明的实施例中，所述半导体衬底200和硬掩膜层203之间还可以形成有氧化层201，所述氧化层201的材料为氧化硅，其与半导体衬底200和硬掩膜层203的结合性能均较好。
需要说明的是，本发明的实施例中，为形成第一初始鳍部和第二初始鳍部，所述硬掩膜层203表面还形成有第一光刻胶层（未图示），所述第一光刻胶层定义出第一初始鳍部和第二初始鳍部。
请参考图4，刻蚀部分硬掩膜层203（如图3所示）和部分厚度的半导体衬底200（如图3所示），在半导体衬底200的第一区域I形成第一初始鳍部205，在半导体衬底200的第二区域II形成第二初始鳍部206。
刻蚀部分硬掩膜层203和部分厚度的半导体衬底200时，以第一光刻胶层为掩膜进行。本发明的实施例中，还包括：刻蚀氧化层201（如图3所示）。刻蚀硬掩膜层203、氧化层201和半导体衬底200的工艺为干法刻蚀工艺，在此不再赘述。
由于第一区域I和第二区域II的半导体衬底200、氧化层201和硬掩膜层203的材质不存在区别，因此，形成的第一初始鳍部205和第二初始鳍部206的初始高度均相同。并且，刻蚀工艺结束后，所述第一初始鳍部205和第二初始鳍部206表面均还覆盖有氧化层201a和硬掩膜层203a。
需要说明的是，本发明的实施例中，各鳍部的高度均指其顶部表面到半导体衬底的高度。例如，此时的初始高度为第一初始鳍部205、第二初始鳍部206的顶部表面到刻蚀后的半导体衬底200a表面的高度。
需要说明的是，在本发明的实施例中，还包括：去除第一光刻胶层。所述去除第一光刻胶层的步骤可以在刻蚀形成硬掩膜层203a后的任一步骤进行。在此不再赘述。
请参考图5，形成覆盖半导体衬底200a的绝缘层207，所述绝缘层207表面与硬掩膜层203a表面齐平。
所述绝缘层207后续用于作为浅沟槽隔离结构（STI），隔离相邻区域的鳍部。所述绝缘层207的材料为氮化硅、氧化硅或氮氧化硅。本发明的实施例中，为便于后续刻蚀绝缘层207时，不对硬掩膜层203和氧化层201造成过多的损坏，所述绝缘层207的材料为氧化硅。
所述绝缘层207的形成工艺为沉积工艺，例如化学气相沉积工艺。由于采用沉积工艺形成绝缘层207的工艺已为本领域技术人员所熟知，在此不再赘述。
请参考图6，刻蚀部分厚度的绝缘层207（如图5所示），使得第一初始鳍部205和第二初始鳍部206顶部表面均比刻蚀后的绝缘层207a表面高出第一高度d，即第一初始鳍部205和第二初始鳍部206具有相同的高度d。
所述刻蚀部分厚度的绝缘层207的工艺为各向异性的干法刻蚀工艺。由于干法刻蚀绝缘层207的工艺，已为本领域技术人员所熟知，在此不再赘述。
需要说明的是，在本发明的其他实施例中，还可以：首先在半导体衬底200表面形成绝缘层207；然后刻蚀第一区域I和第二区域II的绝缘层207，形成暴露出第一区域I和第二区域II的半导体衬底200的开口；然后在所述开口内形成第一初始鳍部205和第二初始鳍部206；最后再刻蚀绝缘层207形成绝缘层207a。或者本发明中还可以采用其他方法，只要能够提供“包括第一区域I和第二区域II的半导体衬底200，所述第一区域I的半导体衬底200表面形成有第一初始鳍部205，所述第二区域II的半导体衬底200表面形成有第二初始鳍部206，所述半导体衬底200表面还形成有绝缘层207a，所述第一初始鳍部205和第二初始鳍部206贯穿绝缘层207a厚度，且所述第一初始鳍部205和第二初始鳍部206均比所述绝缘层207a表面高出第一高度d”即可，在此不再赘述。
请参考图7，形成第一保护层209，所述第一保护层209覆盖所述第一初始鳍部205和第一区域I的绝缘层207a表面，但暴露出第二初始鳍部206和第二区域II的绝缘层207a表面。
发明人发现，要想在第二区域II形成高度相对较高的鳍部，可以在需要形成相对较小高度的第一区域I的半导体衬底200、第一初始鳍部205表面形成保护层209，后续只对第二区域II的半导体衬底200a进一步刻蚀。所述第一保护层209用于保护后续刻蚀第二区域的绝缘层207a时第一初始鳍部205不受损坏。本发明的实施例中，所述第一保护层209的材料为光刻胶，采用曝光、显影等工艺形成，在此不再赘述。
请参考图8，以所述第一保护层209为掩膜，刻蚀第二区域II中部分厚度e的绝缘层207a(如图7所示），使得第二初始鳍部206比第一初始鳍部205高出指定高度e，此时所述第二初始鳍部206的顶部表面比绝缘层207b表面高出第二高度d+e。
所述刻蚀第二区域II中部分厚度e的绝缘层207a的工艺为各向异性的干法刻蚀工艺。其中，刻蚀的绝缘层207a的厚度e，即指定高度e根据实际要求的形成的第一鳍部和第二鳍部之间的差值确定。例如，后续需要形成的第一鳍部为50纳米，第二鳍部为60纳米，那么此处需要刻蚀的绝缘层207a的厚度e为10纳米。
需要说明的是，本发明的实施例中，还包括：在刻蚀形成绝缘层207b后，去除所述第一保护层209。所述去除第一保护层209的工艺为灰化工艺，在此不再赘述。
请参考图9，刻蚀第二区域II的绝缘层207b后，去除第一保护层，形成覆盖所述第一初始鳍部205和第二初始鳍部206的第二保护层211。
发明人发现，第一初始鳍部205和第二初始鳍部206由刻蚀半导体衬底200后形成，虽然相邻的第一初始鳍部205和第二初始鳍部206之间有绝缘层207b进行隔离，但此种方法形成的鳍式场效应管中的鳍部与半导体衬底200a之间并未隔离，后续工作时容易产生漏电流，影响鳍式场效应管的性能。因此，为进一步提高形成的鳍式场效应管的性能，减小其漏电流，后续会在鳍部和半导体衬底200a之间形成隔离层。
所述第二保护层211用于保护部分所述第一初始鳍部205和第二初始鳍部206，使其在后续形成隔离层时不被损坏。所述第二保护层211的形成步骤包括：采用沉积工艺形成覆盖所述半导体衬底200a、硬掩膜层203a、第一初始鳍部205和第二初始鳍部206的第二保护薄膜；干法刻蚀半导体衬底200a、硬掩膜层203a表面的部分第二保护薄膜，形成第二保护层211，所述第二保护层211覆盖半导体衬底200a上方的所述第一初始鳍部205和第二初始鳍部206的侧壁。
所述第二保护层211的材料为氮化硅、氮氧化硅或氧化硅。本发明的实施例中，所述第二保护层211的材料为氮化硅。
另外，考虑到第二保护层211的厚度a与其保护第一初始鳍部205和第二初始鳍部206的效果有关，所述第二保护层211的厚度a不能太薄，也不宜太厚。通常所述第二保护层211的厚度a为100埃-500埃。
请参考图10，以所述第二保护层211为掩膜，继续刻蚀所述绝缘层207b（如图9所示），使得所述第一初始鳍部205的顶部表面比绝缘层207c表面高出第三高度，所述第二初始鳍部206的顶部表面比绝缘层207c表面高出第四高度。
所述继续刻蚀所述绝缘层207b的目的为：使得此次刻蚀工艺中暴露出的部分高度的第一初始鳍部205和第二初始鳍部206被氧化，形成隔离层。此次工艺步骤中刻蚀的绝缘层207b的厚度，略大于待形成的隔离层的厚度。刻蚀所述绝缘层207b的工艺为干法刻蚀工艺，在此不再赘述。
所述第三高度等于前几次在第一区域I刻蚀的绝缘层207（如图5所示）的厚度的总和，所述第三高度等于后续实际形成的第一鳍部与隔离层的厚度之和；所述第四高度等于前几次在第二区域II刻蚀的绝缘层207的厚度的总和，也等于后续实际形成的第二鳍部与隔离层的厚度之后，所述第四高度比第三高度高出高度e。
需要说明的是，由于有第二保护层211、硬掩膜层203a的保护，所述第一初始鳍部205和第二初始鳍部206不会受到破坏。
请参考图11，以所述第二保护层211和硬掩膜层203a为掩膜，向所述绝缘层207c表面的第一初始鳍部205、第二初始鳍部206注入氧离子。
发明人发现，如果直接通入氧气，后续形成的隔离层的厚度不均匀，容易影响鳍式场效应管的质量。经过研究，发明人发现，采用离子注入的方式，向所述绝缘层207c表面的第一初始鳍部205、第二初始鳍部206注入氧离子时，通常后续形成的隔离层的厚度均匀一致，有利于形成性能优越的鳍式场效应管。
为便于注入，注入氧离子的方向与第一初始鳍部205、第二初始鳍部206的侧壁呈一定角度α。本发明的实施例中，所述注入氧离子的方向与第一初始鳍部205、第二初始鳍部206的侧壁呈15度-30度，注入的氧离子较多，利于后续形成一定厚度的隔离层。
需要说明的是，由于呈一定角度α注入氧离子，那么暴露出的第一初始鳍部205、第二初始鳍部206中，靠近第二保护层211的部分高度的第一初始鳍部205、第二初始鳍部206并没有氧离子注入，所述部分高度可通过第二保护层211厚度a（如图9所示）和所述注入氧离子的方向与第一初始鳍部205、第二初始鳍部206的侧壁间的角度α计算得知，为a×ctan（α）。
本发明的实施例中，包括多次注入氧离子的步骤，且每注入完成一次，以半导体衬底的法线为旋转轴，将晶圆（即半导体衬底200）沿同一方向旋转10度-90度，再接着进行下一次氧离子的注入，以使得第一初始鳍部205、第二初始鳍部206的各个方向都注入有氧离子。例如，每完成一次氧离子的注入，将晶圆以半导体衬底200的法线为旋转轴，沿同一方向（顺时针或逆时针）旋转90度，再接着进行下一次氧离子的注入，之后继续沿同一方向旋转90度，依次类推，共进行4次注入氧离子的步骤，直至第一初始鳍部205、第二初始鳍部206的各个方向均注入有氧离子为止。
请参考图12，对注入了氧离子的第一初始鳍部205（如图11所述）、第二初始鳍部206（如图11所述）进行退火处理，形成隔离层213、位于第一区域I的隔离层213表面的第一鳍部215以及位于第二区域II的隔离层213表面的第二鳍部217。
所述退火处理用于使前述工艺中注入到第一初始鳍部205、第二初始鳍部206内的氧离子均匀扩散，并与第一初始鳍部205、第二初始鳍部206发生反应，形成隔离层213。所述退火处理的工艺参数范围包括：退火温度为600摄氏度-1000摄氏度，退火时间为30分钟-90分钟等。采用上述工艺参数范围退火后形成的隔离层213的质量好。
所述隔离层213的厚度大小与减小鳍式场效应管的漏电流的效果有关，如果所述隔离层213太薄，减小漏电流的效果不明显；如果所述隔离层213太厚，则形成的第一鳍部215和第二鳍部217的高度受到限制。为综合各个方面的影响，本发明的实施例中，所述隔离层213的厚度为1500埃-3000埃。
本发明的实施例中，经过上述步骤后，所述具有不同高度的第一鳍部215和第二鳍部217制作完成。其中，第一鳍部215的高度（即其顶部表面到绝缘层207c表面的距离）为d+a×ctan（α）；所述第二鳍部217的高度为d+e+a×ctan（α）。所述第二鳍部217比第一鳍部215高出指定高度e。并且，由于第一鳍部215和半导体衬底200a、第二鳍部217和半导体衬底200a之间均形成有厚度均一的隔离层213，后续形成的鳍式场效应管的漏电流小，鳍式场效应管的性能优越。
请参考图13，去除第二保护层211（如图12所示）、硬掩膜层203a（如图12所示），暴露出第一鳍部215和第二鳍部217。
所述去除第二保护层211、硬掩膜层203a，以利于后续形成横跨所述第一鳍部215、第二鳍部217的顶部和侧壁的栅极结构，以及位于所述栅极结构两侧的第一鳍部215、第二鳍部217内的源/漏区。所述去除第二保护层211、硬掩膜层203a的工艺为常用的湿法刻蚀工艺，在此不在赘述。
需要说明的是，在本发明的其他实施例中，还可以形成更多个区域，仿照上述方法形成具有更多不同高度的鳍部，例如，将半导体衬底划分为三个区域，首先覆盖需要形成相对较小高度鳍部的两个区域，对需要形成最高鳍部的区域的绝缘层进行刻蚀，然后再覆盖需要形成最小高度鳍部的区域，对需要形成相对较高鳍部的两个区域的绝缘层进行刻蚀，最后再在各区域形成隔离层。在此不再赘述。
上述步骤完成后，本发明实施例的形成不同高度的多个鳍部的制作完成。
综上，本发明实施例中，首先以第一保护层为掩膜，刻蚀第二区域中部分厚度的绝缘层，使得第二初始鳍部比第一初始鳍部高出指定高度，所述指定高度即奠定了后续形成的第二鳍部和第一鳍部之间的高度差。并且，后续形成覆盖所述第一初始鳍部和第二初始鳍部的第二保护层，以所述第二保护层为掩膜，向暴露出的第一初始鳍部和第二初始鳍部内注入氧离子，并退火，形成隔离层、第一鳍部和第二鳍部。本发明实施例的方法不仅使第一鳍部和第二鳍部具有不同的高度，而且由于形成了隔离层，有效减小了后续形成的鳍式场效应管的漏电流，形成的鳍式场效应管的性能优越。
进一步的，通过多次注入氧离子的步骤，且每注入完成一次，以半导体衬底的法线为旋转轴，将半导体衬底沿同一方向旋转10度-90度，使得氧离子注入到第一初始鳍部和第二初始鳍部的各个侧面，形成的隔离层的质量好，厚度均一，进一步减小了后续形成的鳍式场效应管的漏电流，鳍式场效应管的性能进一步得到提高。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (10)
1.一种形成不同高度的多个鳍部的方法，其特征在于，包括：
提供包括第一区域和第二区域的半导体衬底，所述第一区域的半导体衬底表面形成有第一初始鳍部，所述第二区域的半导体衬底表面形成有第二初始鳍部，所述半导体衬底表面还形成有绝缘层，所述第一初始鳍部和第二初始鳍部贯穿绝缘层厚度，且两者高度相同；
形成第一保护层，所述第一保护层覆盖所述第一初始鳍部和第一区域的绝缘层表面，但暴露出第二区域的绝缘层表面；
以所述第一保护层为掩膜，刻蚀第二区域中部分厚度的绝缘层，使得第二初始鳍部比第一初始鳍部高出指定高度；
刻蚀第二区域的绝缘层后，去除第一保护层，并形成覆盖所述第一初始鳍部和第二初始鳍部的第二保护层；
以所述第二保护层为掩膜，刻蚀所述绝缘层，并以所述第二保护层为掩膜，向暴露出的第一初始鳍部和第二初始鳍部内注入氧离子；
对注入了氧离子的第一初始鳍部、第二初始鳍部进行退火处理，形成隔离层、位于第一区域的隔离层表面的第一鳍部以及位于第二区域的隔离层表面的第二鳍部，所述第二鳍部比第一鳍部高出所述指定高度。
2.如权利要求1所述的形成不同高度的多个鳍部的方法，其特征在于，向暴露出的第一初始鳍部和第二初始鳍部内注入氧离子时，所述注入氧离子的方向与第一初始鳍部、第二初始鳍部的侧壁呈15度-30度的角。
3.如权利要求1所述的形成不同高度的多个鳍部的方法，其特征在于，向暴露出的第一初始鳍部和第二初始鳍部内注入氧离子时，包括多次注入氧离子的步骤，且每注入完成一次，以半导体衬底的法线为旋转轴，将半导体衬底沿同一方向旋转10度-90度。
4.如权利要求3所述的形成不同高度的多个鳍部的方法，其特征在于，共包括4次注入氧离子的步骤，且每注入完成一次，将半导体衬底在水平面沿同一方向旋转90度。
5.如权利要求1所述的形成不同高度的多个鳍部的方法，其特征在于，所述退火处理的工艺参数为：退火温度为600摄氏度-1000摄氏度，退火时间为30分钟-90分钟。
6.如权利要求1所述的形成不同高度的多个鳍部的方法，其特征在于，所述隔离层的材料为氧化硅，其厚度为1500埃-3000埃。
7.如权利要求1所述的形成不同高度的多个鳍部的方法，其特征在于，还包括：形成覆盖所述第一初始鳍部、第二初始鳍部的硬掩膜层，所述第一保护层覆盖第一区域的硬掩膜层表面。
8.如权利要求7所述的形成不同高度的多个鳍部的方法，其特征在于，还包括：形成位于所述第一初始鳍部和硬掩膜层之间、以及第二初始鳍部和硬掩膜层之间的氧化层。
9.如权利要求1所述的形成不同高度的多个鳍部的方法，其特征在于，所述第二保护层的厚度为100埃-500埃。
10.如权利要求1所述的形成不同高度的多个鳍部的方法，其特征在于，所述第一保护层的材料为光刻胶，第二保护层的材料为氮化硅、氮氧化硅或氧化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210379986.9A CN103715142A (zh) | 2012-09-29 | 2012-09-29 | 形成不同高度的多个鳍部的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210379986.9A CN103715142A (zh) | 2012-09-29 | 2012-09-29 | 形成不同高度的多个鳍部的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103715142A true CN103715142A (zh) | 2014-04-09 |
Family
ID=50408006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210379986.9A Pending CN103715142A (zh) | 2012-09-29 | 2012-09-29 | 形成不同高度的多个鳍部的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103715142A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105097495A (zh) * | 2014-05-09 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN105702726A (zh) * | 2014-11-27 | 2016-06-22 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN105938832A (zh) * | 2015-03-03 | 2016-09-14 | 三星电子株式会社 | 包括鳍形的集成电路器件 |
| CN106257649A (zh) * | 2015-06-21 | 2016-12-28 | 华亚科技股份有限公司 | 半导体装置及其制造方法 |
| CN107305860A (zh) * | 2016-04-18 | 2017-10-31 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法 |
| CN111812757A (zh) * | 2019-04-11 | 2020-10-23 | 南京大学 | 一种柔性导电复合金属纳米线光栅材料及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200843107A (en) * | 2007-04-27 | 2008-11-01 | Taiwan Semiconductor Mfg | Semiconductor device |
| CN101577278A (zh) * | 2008-05-06 | 2009-11-11 | 台湾积体电路制造股份有限公司 | 半导体结构及其形成方法 |
| US20100163971A1 (en) * | 2008-12-31 | 2010-07-01 | Shih-Ting Hung | Dielectric Punch-Through Stoppers for Forming FinFETs Having Dual Fin Heights |
-
2012
- 2012-09-29 CN CN201210379986.9A patent/CN103715142A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200843107A (en) * | 2007-04-27 | 2008-11-01 | Taiwan Semiconductor Mfg | Semiconductor device |
| CN101577278A (zh) * | 2008-05-06 | 2009-11-11 | 台湾积体电路制造股份有限公司 | 半导体结构及其形成方法 |
| US20100163971A1 (en) * | 2008-12-31 | 2010-07-01 | Shih-Ting Hung | Dielectric Punch-Through Stoppers for Forming FinFETs Having Dual Fin Heights |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105097495A (zh) * | 2014-05-09 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN105702726A (zh) * | 2014-11-27 | 2016-06-22 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN105702726B (zh) * | 2014-11-27 | 2019-01-18 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN105938832A (zh) * | 2015-03-03 | 2016-09-14 | 三星电子株式会社 | 包括鳍形的集成电路器件 |
| CN106257649A (zh) * | 2015-06-21 | 2016-12-28 | 华亚科技股份有限公司 | 半导体装置及其制造方法 |
| CN107305860A (zh) * | 2016-04-18 | 2017-10-31 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法 |
| CN111812757A (zh) * | 2019-04-11 | 2020-10-23 | 南京大学 | 一种柔性导电复合金属纳米线光栅材料及其制备方法 |
| CN111812757B (zh) * | 2019-04-11 | 2021-12-17 | 南京大学 | 一种柔性导电复合金属纳米线光栅材料及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20200052122A1 (en) | Method for manufacturing semiconductor structure | |
| US7566621B2 (en) | Method for forming semiconductor device having fin structure | |
| US7449392B2 (en) | Semiconductor device capable of threshold voltage adjustment by applying an external voltage | |
| US6723617B1 (en) | Method of manufacturing a semiconductor device | |
| CN103715142A (zh) | 形成不同高度的多个鳍部的方法 | |
| US7892941B2 (en) | Technique for forming shallow trench isolation structure without corner exposure | |
| CN110581101B (zh) | 半导体器件及其形成方法 | |
| US10522619B2 (en) | Three-dimensional transistor | |
| CN109003899B (zh) | 半导体结构及其形成方法、鳍式场效应晶体管的形成方法 | |
| US6921705B2 (en) | Method for forming isolation layer of semiconductor device | |
| KR100866721B1 (ko) | 반도체 소자의 형성 방법 | |
| CN109037054A (zh) | 栅极侧墙的制造方法 | |
| JP4102606B2 (ja) | Ｍｏｓトランジスタ形成方法 | |
| TWI455206B (zh) | 蝕刻氧化層與氮化層之方法 | |
| CN113964036B (zh) | 半导体结构的制作方法及电子设备 | |
| US7374975B2 (en) | Method of fabricating a transistor | |
| CN109638016B (zh) | 快闪存储器及其形成方法 | |
| CN107492501B (zh) | 鳍式场效应管的形成方法 | |
| CN108155148B (zh) | 半导体结构的形成方法 | |
| US20050090088A1 (en) | Method for forming a word line spacer with good square profile | |
| KR100307536B1 (ko) | 디램의 셀트랜지스터 제조방법 | |
| KR100636666B1 (ko) | 디램 메모리 셀의 제조방법 | |
| KR100898660B1 (ko) | 낸드 플래시 메모리 소자의 제조방법 | |
| KR20070036203A (ko) | 반도체소자의 리세스게이트 제조 방법 | |
| CN105655254A (zh) | 晶体管的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140409 |