CN104733325A

CN104733325A - 鳍式场效应晶体管器件的制造方法

Info

Publication number: CN104733325A
Application number: CN201510149024.8A
Authority: CN
Inventors: 桑宁波; 李润领; 关天鹏
Original assignee: Shanghai Huali Microelectronics Corp
Current assignee: Shanghai Huali Microelectronics Corp
Priority date: 2015-03-31
Filing date: 2015-03-31
Publication date: 2015-06-24

Abstract

本发明提供一种鳍式场效应晶体管器件的制造方法，主要增加了两步光刻步骤和刻蚀步骤的工艺，从而通过两次光刻刻蚀来定义两个器件区域的鳍片的不同高度，进而形成不同的宽长比的鳍片，最终获得不同驱动能力的鳍式场效应晶体管FinFET，形成例如SRAM等鳍式场效应晶体管器件，可以广泛应用在30纳米及以下集成电路加工工艺。

Description

鳍式场效应晶体管器件的制造方法

技术领域

本发明涉及半导体制造领域，尤其涉及一种鳍式场效应晶体管体器件的制造方法。

背景技术

随着小型化系统集成度的提高，金属氧化物半导体(MOS)器件尺寸急剧减小，器件的高集成度和超薄的栅极氧化层使得器件能够提供更好的性能，但由于器件沟道的缩短和栅极氧化层的变薄，制造的MOS器件将会带来一系列可靠性的问题。20纳米以下传统的器件已经不能满足摩尔定律的要求，鳍式场效晶体管FinFET装置一般包括具有高深宽比的半导体鳍片(fin)，鳍片通常包括横截面基本上为矩形的单晶半导体材料，鳍片的高度通常大于鳍片的宽度，以实现较高的每单位面积导通电流，同时在鳍片中形成晶体管的沟道及源极/漏极区。与常规的晶体管相比，FinFET具有更高的栅极宽长比，增加了栅极对沟道的控制，能够抑制短沟道效应并增加驱动电流，因此具有其更快的开关速度、较高的电流密度以及对短沟道效应的更佳抑制等优点，得到了越来越多的应用。

尽管FinFET相对于常规金属氧化物半导体场效应晶体管(MOSFET)提供了改进的性能，但是也带来了一些设计挑战。具体来说，常规MOSFET对于器件宽度基本上无限制，而FinFET通常具有相同高度的鳍片。换言之，为了控制晶体管的导通电流和截止电流，常规MOSFET提供两个参数：沟道的宽度W和长度L；而FinFET仅提供一个参数：FinFET的长度L，这是因为鳍片的高度是固定的，因此沟道宽度固定。因此，对于给定的晶体管长度L(定义了导通电流与截止电流之比)，来自单个鳍片的导通电流量是固定的。

然而，在高性能集成电路中经常需要具有不同驱动能力的晶体管。一个这样的例子是SRAM(静态随机存取存储器)单元，静态随机存储器SRAM是集成电路中最为重要的器件，一般为6T-SRAM，由6个MOS构成，包括两个Pass器件(即两个传输门MOS，或称旁通闸阀晶体管，通常记为PG)，两个Pull-up(即两个上拉MOS，通常记为PU)和两个Pull-down器件(即两个下拉MOS，通常记为PD)。上述各种器件需要具有不同的驱动电流，通常下拉MOS的导通电流与传输门MOS的导通电流之比(β比)需要保持接近2，以便实现SRAM单元的最佳性能。而形成不同驱动电流的主要方法是采用不同的离子注入，同时设计不同的宽长比，其中，如图1所示，在传统的平面晶体管工艺中，形成不同宽长比器件的方法主要是通过光刻刻蚀出不同宽度的有源区定义不同的沟道宽度，光刻刻蚀不同宽度的栅极定义不同的沟道长度，从而形成SRAM区域。

但是与常规MOSFET器件不同，一方面，如图2所示，FinFET沟道的宽度主要是鳍的高度(H)和宽度(T)来决定，而高度更起到决定性作用，鳍片的物理宽度增加不会导致沟道宽度增加(或者电流增加)，因为沟道位于鳍片的侧壁上，显然，常规技术难以实现不同驱动能力的FinFET；另一方面，FinFET并不能有效地控制其阈值电压。而且，随着器件的不断小型化，鳍越来越薄，从而容易在制造过程中坍塌。

因此找到一种在FinFET器件制造工艺上形成不同高度Fin的简单有效的方法就非常重要。

发明内容

本发明的目的在于提供一种鳍式场效应晶体管器件的制造方法，能够简单有效地形成不同高度的鳍，从而获得不同驱动能力的鳍式场效应晶体管FinFET。

为解决上述问题，本发明提出一种鳍式场效应晶体管器件的制造方法，包括：

提供半导体衬底，刻蚀所述半导体衬底形成多个鳍片，并在鳍片之间的沟槽中填充至少一层隔离材料；

在所述半导体衬底上光刻定义出第一器件区域，并将所述第一器件区域的沟槽处的隔离材料顶部暴露出来；

采用刻蚀工艺将所述第一器件区域沟槽里的隔离材料回刻至第一深度；

在所述半导体衬底上再次光刻定义出第二器件区域，并将所述第二器件区域沟槽处的隔离材料顶部暴露出来；

采用刻蚀工艺将所述第二器件区域沟槽里的隔离材料回刻至第二深度，所述第二深度不等于第一深度，以形成高出隔离材料顶部不同高度的鳍片；

向所述高出隔离材料顶部不同高度的鳍片中进行离子注入，形成有源区，并在所述高出隔离材料顶部不同高度的鳍片的侧壁和顶部表面形成栅极结构，以形成鳍式场效应晶体管器件。

进一步的，所述半导体衬底为具有外延硅的硅片或者具有外延锗硅的硅片。

进一步的，所述隔离材料均为二氧化硅，或者所述隔离材料包括底层的浅沟槽隔离结构以及上层的二氧化硅，或者所述隔离材料包括二氧化硅刻蚀层以及各个鳍片顶部的氮化硅刻蚀停止层。

进一步，所述鳍片的顶部宽度为10纳米～60纳米。

进一步的，在鳍片之间的沟槽中填充至少一层隔离材料的步骤包括:

采用PECVD、LPCVD或ALD化学气相沉积工艺向所述沟槽中沉积隔离材料，直至所述隔离材料将沟槽和鳍片全部覆盖；

采用化学机械研磨工艺对所述沟槽和鳍片的顶部的隔离材料进行平坦化，直至暴露出所述鳍片的顶部。

进一步的，所述隔离材料覆盖在鳍片顶部上的高度为200纳米～500纳米。

进一步的，向所述沟槽中沉积隔离材料，直至所述隔离材料将沟槽和鳍片全部覆盖时，包括在所述鳍片的顶部沉积一层氮化硅作为其中的一层隔离材料。

进一步的，所述氮化硅的厚度为20纳米～50纳米，在化学机械研磨后，采用磷酸溶液从所述鳍片顶部剥离。

进一步的，采用DHF湿法刻蚀工艺或者AMAT的SiCoNi刻蚀工艺回刻第一器件区域和第二器件区域的隔离材料。

进一步的，所述第一深度为60纳米～150纳米，所述第二深度为60纳米～150纳米。

与现有技术相比，本发明的鳍式场效应晶体管器件的制造方法，主要增加了两步光刻步骤和刻蚀步骤的工艺，从而通过两次光刻刻蚀来定义两个器件区域的鳍片的不同高度，进而形成不同的宽长比的鳍片，最终获得不同驱动能力的鳍式场效应晶体管FinFET，形成例如SRAM等鳍式场效应晶体管器件，可以广泛应用在30纳米及以下集成电路加工工艺。

附图说明

图1是现有技术中的6T-SRAM的设计版图；

图2是现有技术中的典型FinFET的剖面结构示意图；

图3是本发明具体实施例的FinFET器件的制造方法流程图；

图4A至4D是本发明具体实施例的FinFET器件制造过程中的器件剖面结构示意图。

具体实施方式

为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明，然而，本发明可以用不同的形式实现，不应认为只是局限在所述的实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

下面根据图3所示出的制造方法流程图以及图4A至4D所示出的各个阶段的剖面结构示意图描述本发明的FinFET器件及其制造方法。该实施例中的FinFET器件可以为SRAM，从而在同一制程中制作SRAM的具有不同驱动能力的Pull up器件和Pull down器件，即分别对应PMOS和NMOS。

如图3所示，本发明提出一种鳍式场效应晶体管器件的制造方法，包括：

S1，提供半导体衬底，刻蚀所述半导体衬底形成多个鳍片，并在鳍片之间的沟槽中填充至少一层隔离材料；

S2，在所述半导体衬底上光刻定义出第一器件区域，并将所述第一器件区域的沟槽处的隔离材料顶部暴露出来；

S3，采用刻蚀工艺将所述第一器件区域沟槽里的隔离材料回刻至第一深度；

S4，在所述半导体衬底上再次光刻定义出第二器件区域，并将所述第二器件区域沟槽处的隔离材料顶部暴露出来；

S5，采用刻蚀工艺将所述第二器件区域沟槽里的隔离材料回刻至第二深度，所述第二深度不等于第一深度，以形成高出隔离材料顶部不同高度的鳍片；

S6，向所述高出隔离材料顶部不同高度的鳍片中进行离子注入，形成有源区，并在所述高出隔离材料顶部不同高度的鳍片的侧壁和顶部表面形成栅极结构，以形成鳍式场效应晶体管器件。

请参考图4A，在步骤S1中，首先，提供的半导体衬底400可以为硅衬底，或者掺杂锗之类的衬底，或者具有外延硅的硅片，或者具有外延锗硅的硅片，或者绝缘层上覆硅(SOI)等，可以包括各类掺杂区，深埋层等，具体可以根据SRAM的参数要求进行选取。其次，经可行的光刻、刻蚀工艺刻蚀半导体衬底400，形成多个鳍片401，相邻鳍片401之间为沟槽(未图示)，即隔离沟道，用于后续有源区的隔离，本次刻蚀是所有器件区的全局刻蚀，刻蚀后形成的鳍片高度相同，鳍片的顶部宽度为10纳米～60纳米，其剖面结构可以为侧壁垂直的矩形或者侧壁倾斜的梯形，优选为梯形，即鳍片上窄下宽，其底角能够在后续填充隔离材料时起到较优的效果，避免垂直结构不利于浅沟道填充的缺点，本次刻蚀形成鳍片的方法为干法刻蚀，刻蚀气体例如为溴化氢、六氟化硫及氦气等。接着，在相邻鳍片之间的沟槽内填充隔离材料，可采用已知的PECVD、LPCVD、ALD等化学气相沉积或物理气相沉积工艺进行二氧化硅等隔离材料的沉积，以向所述沟槽中填充隔离材料，直至所述隔离材料将沟槽和鳍片401全部覆盖后停止沉积，优选的，全部覆盖时，所述隔离材料覆盖在鳍片顶部上的高度为200纳米～500纳米。其中，沉积完成时，沟槽中填充的隔离材料可以均为二氧化硅，进一步的，二氧化硅的密度不同可以形成多层隔离，沟槽中填充的隔离材料也可以是由底层的浅沟槽隔离结构以及上层的二氧化硅构成，还可以是由填充的二氧化硅刻蚀层以及各个鳍片顶部的氮化硅刻蚀停止层构成，本实施例中，沉积完成时的隔离材料包括底层的浅沟槽隔离结构402、上层的二氧化硅403以及鳍片顶部覆盖并直接接触的氮化硅刻蚀停止层(未图示)，其中上层的二氧化硅403包括覆盖在沟槽中的部分和覆盖在所述刻蚀停止层上的部分，所述氮化硅的厚度为20纳米～50纳米。再接着，采用化学机械研磨的方法将沟槽里的二氧化硅和鳍片401的顶端的二氧化硅403进行研磨，研磨到鳍片401的顶端没有二氧化硅残留时终止研磨，该研磨采用终点探测的方法，鳍片401的顶端的氮化硅最为刻蚀停止层，可以提高研磨选择比，进而保证平坦化效果，在研磨完成后采用磷酸H3PO4剥离氮化硅层，暴露出鳍片401的顶部，化学机械研磨使得沟槽里的二氧化硅403与鳍片401的顶端持平。

在本发明的一个实施例中，半导体衬底400采用晶向为110晶向的外延硅片，在步骤S1中，先光刻定义出有源区(active area)和浅沟槽隔离区(STI)；然后进行干法刻蚀，刻蚀出鳍片401和沟槽，沟槽的深度为240纳米。

请继续参考图4A，在步骤S2中，在器件全表面涂覆光刻胶404，并采用光刻工艺定义出第一器件区域I，本次光刻可以将第一器件区域I内的二氧化硅(隔离材料)403暴露出来，其他区域的隔离材料403以及各区域的鳍片401全部被光刻胶404覆盖。

请参考图4B，在步骤S3中，采用DHF湿法刻蚀工艺或者AMAT的SiCoNi刻蚀工艺，将第一器件区域内的沟槽里的二氧化硅(隔离材料)回刻至第一深度H1，该刻蚀工艺的特征是用刻蚀的时间控制刻蚀量，进而控制回刻的深度。所述第一深度H1为回刻后的第一器件区域I内的沟槽里二氧化硅403顶端距离鳍片401的顶端的距离，该距离定义第一器件区域I内暴露出来鳍片401的高度，通常为60纳米～150纳米。在本发明的一个实施例中，步骤S3采用传统的DHF(100：1)湿法刻蚀回刻第一器件区域I的沟槽中的二氧化硅，刻蚀的时间为3分钟，第一深度H1为60纳米。

请继续参考图4B，在步骤S4中，可以在剥离前一步骤后剩余的光刻胶后在器件全表面再次涂覆光刻胶405，或者直接保留前一步骤后剩余的光刻胶并在器件全表面再次涂覆光刻胶405，再次光刻定义出第二器件区域II，本次光刻可以将第二器件区域II内的二氧化硅403暴露出来。

请参考图4C，在步骤S5中，再次采用DHF湿法刻蚀工艺或者AMAT的SiCoNi刻蚀工艺，将第二器件区域II沟槽里的二氧化硅403回刻至第二深度H2；该刻蚀工艺的特征同样是用刻蚀的时间控制刻蚀量，进而控制回刻的深度。所述第二深度H2为为回刻后的第二器件区域II沟槽里二氧化硅403顶端距离鳍片401的顶端的距离，该距离定义第二器件区域II暴露出来鳍片的高度，且第二深度H2与第一深度H1不同，深度范围也在60纳米～150纳米。接下，可以将剩余的光刻胶全部剥离，暴露出鳍片401顶部表面，即形成了高出隔离材料403顶部不同高度的鳍片401。在本发明的一个实施例中，步骤S5采用传统的DHF(100：1)湿法刻蚀回刻第二器件区域II的沟槽中的二氧化硅，刻蚀的时间为4.5分钟，第二深度H2为90纳米。

请参考图4D，在步骤S6中，还在向所述高出隔离材料顶部不同高度的鳍片上预定位置进行离子注入形成源区(未图示)与漏区(未图示)，之后在源区与漏区之间的沟道区上形成栅极氧化层406及栅极407，从而形成了FinFET器件，其中源区、漏区以及沟道区构成有源区。

在本发明的一个实施例中，第一器件区域I为PMOS区，对应SRAM的Pull-Up晶体管，第二器件区域II为NMOS区，对应SRAM的Pull-down晶体管，即最终获得的FinFET器件为SRAM。

在本发明的其他实施例中，为了进一步调整形成鳍片401的侧面，可以在沟槽中依次填充多层不同的隔离材料，前一层隔离材料填充完成后，对鳍片401高出前一层隔离材料的上表面的部分进行单次或者多次倾斜角度的离子注入，所述注入离子为氮、氩或碳，然后在填充当层隔离材料。由此可以在各个器件区域的沟槽处回刻蚀隔离材料时，侧面的刻蚀速率不同，从而调整鳍片侧面的形状，调高器件性能。

在本发明的其他实施例中，器件区域也不仅仅限定于两个，在需要定义出多于两个器件区域时，可以再次增加相应的器件区域的光刻和隔离材料回刻蚀工艺，这种技术扩展也包含在本发明的保护范围内。本发明获得的FinFET器件不仅限于形成SRAM中的器件，可以使其它任意的FET器件。

综上所述，本发明的鳍式场效应晶体管器件的制造方法，增加了两步光刻步骤和刻蚀步骤的工艺，从而在半导体衬底全局上，通过两次光刻刻蚀来定义出两个器件区域的鳍片的不同高度，进而能够简单有效地形成不同的宽长比的鳍片，最终获得不同驱动能力的鳍式场效应晶体管FinFET，形成例如SRAM等鳍式场效应晶体管器件，可以广泛应用在30纳米及以下集成电路加工工艺。

显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims

1.一种鳍式场效应晶体管器件的制造方法，其特征在于，包括：

2.如权利要求1所述的鳍式场效应晶体管器件的制造方法，其特征在于，所述半导体衬底为具有外延硅的硅片或者具有外延锗硅的硅片。

3.如权利要求1所述的鳍式场效应晶体管器件的制造方法，其特征在于，所述隔离材料均为二氧化硅，或者所述隔离材料包括底层的浅沟槽隔离结构以及上层的二氧化硅，或者所述隔离材料包括二氧化硅刻蚀层以及各个鳍片顶部的氮化硅刻蚀停止层。

4.如权利要求1所述的鳍式场效应晶体管器件的制造方法，其特征在于，所述鳍片的顶部宽度为10纳米～60纳米。

5.如权利要求1或3所述的鳍式场效应晶体管器件的制造方法，其特征在于，在鳍片之间的沟槽中填充至少一层隔离材料的步骤包括:

6.如权利要求5所述的鳍式场效应晶体管器件的制造方法，其特征在于，所述隔离材料覆盖在鳍片顶部上的高度为200纳米～500纳米。

7.如权利要求5所述的鳍式场效应晶体管器件的制造方法，其特征在于，向所述沟槽中沉积隔离材料，直至所述隔离材料将沟槽和鳍片全部覆盖时，包括在所述鳍片的顶部沉积一层氮化硅作为其中的一层隔离材料。

8.如权利要求7所述的鳍式场效应晶体管器件的制造方法，其特征在于，所述氮化硅的厚度为20纳米～50纳米，在化学机械研磨后，采用磷酸溶液从所述鳍片顶部剥离。

9.如权利要求1所述的鳍式场效应晶体管器件的制造方法，其特征在于，采用DHF湿法刻蚀工艺或者AMAT的SiCoNi刻蚀工艺回刻第一器件区域和第二器件区域的隔离材料。

10.如权利要求1所述的鳍式场效应晶体管器件的制造方法，其特征在于，所述第一深度为60纳米～150纳米，所述第二深度为60纳米～150纳米。