CN117174649B - 一种隔离结构及其制作方法 - Google Patents

Abstract

本申请提供一种隔离结构及其制作方法，该隔离结构包括衬底、阻挡层、外延层、沟槽隔离结构及隔离层，阻挡层位于衬底的上表层，沟槽隔离结构包括至少一深沟槽、内衬层、浅沟槽结构、第一介电层及第二介电层，深沟槽贯穿外延层和阻挡层且底面延伸至阻挡层下方的衬底中，内衬层覆盖深沟槽的内壁及底面，第一介电层覆盖内衬层的显露表面，第二介电层填充深沟槽，且第一介电层包裹第二介电层的侧壁及底面，浅沟槽结构位于外延层上表层的深沟槽的顶部；隔离层环绕外延层中的深沟槽的侧壁且贯穿外延层。本申请通过浅沟槽和深沟槽的结合及深沟槽与环绕深沟槽的隔离层的结合，提升了隔离结构的耐压能力且不影响隔离结构的排布密度。

Description

一种隔离结构及其制作方法

技术领域

本发明属于半导体集成电路制造领域，涉及一种隔离结构及其制作方法。

背景技术

功率IC（Integrated Circuit，简称集成电路）集成度提高是大势所趋，但是在提高集成电路集成度的过程中，集成电路中的器件与器件之间会产生互相干扰，且随着工作电压的增大，这种干扰会愈发严重，因此器件间隔离显得尤为重要。为了保证器件的集成度及器件之间的隔离效果，通常采用浅沟槽隔离结构来隔离集成电路中的器件，这种隔离结构中浅沟槽的深度通常不会超过1 μm，且需要占用大量面积，不能适应高集成度和高工作电压的工艺要求，在这种情况下，深沟槽隔离技术应运而生。

目前，市场上绝大多数深沟槽隔离结构中深沟槽的深度在20 μm以内，深宽比小于10，填充深沟槽的介质层中形成有较大的空隙，且深沟槽隔离结构通常是由单一的深沟槽填充介质层得到，介质层的填充效果较差，不能满足高集成度和超高压（大于100V）的工艺要求。

因此，急需寻找一种能够满足集成电路高集成度和超高压工艺要求的隔离结构。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种隔离结构及其制作方法，用于解决现有技术中深沟槽隔离结构不能满足高集成度和超高压工艺要求的问题。

为实现上述目的及其他相关目的，本发明提供了一种隔离结构的制作方法，包括以下步骤：

提供一第一导电类型衬底，于所述衬底的上表面形成预设厚度的保护层，并于所述衬底的上表层形成预设厚度的第二导电类型阻挡层；

去除覆盖所述衬底上表面的所述保护层，于所述衬底的上表面形成预设厚度的第一导电类型外延层；

于所述外延层上表面定义至少一沟槽区，形成环绕所述沟槽区的第一导电类型隔离层，所述隔离层贯穿所述外延层，并刻蚀所述沟槽区以形成深沟槽，所述深沟槽贯穿所述外延层且底面延伸至所述阻挡层下方的所述衬底中；

形成覆盖所述深沟槽的内壁和底面的内衬层，于所述内衬层的显露表面形成预设厚度的第一介电层，同时于所述深沟槽中得到预设尺寸的间隙；

去除所述间隙开口处的所述第一介电层的凸起部分，并形成填充所述间隙的第二介电层；

对形成所述第二介电层后的结构进行退火，并形成位于所述外延层上表层的所述深沟槽顶部的浅沟槽结构，以得到由所述深沟槽、所述内衬层、所述第一介电层、所述第二介电层及所述浅沟槽结构构成的沟槽隔离结构。

可选地，形成所述阻挡层之后，形成所述外延层之前，还包括形成覆盖所述保护层上表面的牺牲层、对所述阻挡层进行退火及去除所述牺牲层的步骤。

可选地，形成所述隔离层的方法包括离子注入。

可选地，形成所述隔离层之后，形成所述深沟槽之前，还包括于所述衬底的上表面形成图案化的掩膜层的步骤。

可选地，形成所述深沟槽的方法包括博世刻蚀。

可选地，所述深沟槽的深度不小于20 μm。

可选地，所述深沟槽的深宽比不小于12。

可选地，形成所述第一介电层的方法包括高深宽比填充工艺；形成所述第二介电层的方法包括高深宽比填充工艺。

可选地，形成所述第二介电层之后，对形成所述第二介电层后的结构进行退火之前，还包括去除位于所述衬底上方的所述第一介电层与所述第二介电层的步骤。

可选地，所述浅沟槽结构包括浅沟槽及填充所述浅沟槽的填充层，所述浅沟槽位于所述外延层上表层的所述深沟槽的顶部，所述浅沟槽的开口尺寸不小于所述深沟槽的开口尺寸。

本发明还提供了一种隔离结构，包括：

第一导电类型衬底；

第二导电类型阻挡层，位于所述衬底的上表层；

第一导电类型外延层，堆叠于所述衬底的上表面；

沟槽隔离结构，包括至少一深沟槽、内衬层、第一介电层、第二介电层及浅沟槽结构，所述深沟槽贯穿所述外延层和所述阻挡层且底面延伸至所述阻挡层下方的所述衬底中，所述内衬层覆盖所述深沟槽的内壁及底面，所述第一介电层覆盖所述内衬层的显露表面，所述第二介电层填充所述深沟槽，且所述第一介电层包裹所述第二介电层的侧壁及底面，所述浅沟槽结构位于所述外延层上表层的所述深沟槽的顶部；

隔离层，环绕所述外延层中的所述深沟槽的侧壁且贯穿所述外延层。

如上所述，本发明的隔离结构及其制作方法通过对隔离结构的改进，于所述衬底的上表层形成所述阻挡层，于所述衬底的上表面形成预设厚度的所述外延层，再于所述外延层中形成贯穿所述外延层且环绕所述深沟槽侧壁的隔离层及底面延伸至所述衬底中的所述深沟槽，依次于所述深沟槽中形成材质均为氧化硅的所述内衬层、所述第一介电层及所述第二介电层，避免了氧化硅和其他填充性好但耐压性能不足的介电材料结合导致形成的填充所述深沟槽的填充层的耐压性能差，提升了隔离结构的耐压性能；通过所述深沟槽与所述外延层中环绕所述深沟槽的所述隔离层的结合，进一步提升了隔离结构的耐压性能；此外，通过于所述深沟槽的顶部形成位于所述外延层上表层的所述浅沟槽结构，提升了隔离结构顶部靠近高压源部分的耐压性能且对隔离结构的排布密度无影响，具有高度产业利用价值。

附图说明

图1显示为本发明的隔离结构的制作方法的工艺流程图。

图2显示为本发明的隔离结构的制作方法的形成阻挡层后的剖面结构示意图。

图3显示为本发明的隔离结构的制作方法的形成牺牲层后的剖面结构示意图。

图4显示为本发明的隔离结构的制作方法的去除牺牲层及保护层后的剖面结构示意图。

图5显示为本发明的隔离结构的制作方法的形成外延层后的剖面结构示意图。

图6显示为本发明的隔离结构的制作方法的形成隔离层后的剖面结构示意图。

图7显示为本发明的隔离结构的制作方法的形成掩膜层后的剖面结构示意图。

图8显示为本发明的隔离结构的制作方法的形成深沟槽后的剖面结构示意图。

图9显示为本发明的隔离结构的制作方法的形成内衬层后的剖面结构示意图。

图10显示为本发明的隔离结构的制作方法的形成第一介电层后的剖面结构示意图。

图11显示为本发明的隔离结构的制作方法的去除间隙开口处的第一介电层的凸起部分后的剖面结构示意图。

图12显示为本发明的隔离结构的制作方法的形成第二介电层后的剖面结构示意图。

图13显示为本发明的隔离结构的制作方法的去除掩膜层后的剖面结构示意图。

图14显示为本发明的隔离结构的制作方法的形成浅沟槽结构后的剖面结构示意图。

图15显示为采用本发明的隔离结构进行耐击穿能力测试的测试结构示意图。

图16显示为图15中不同开口尺寸的深沟槽的测试结构的漏电流随施加电压变化曲线。

附图标号说明：1 衬底，11 阻挡层，2 保护层，21 牺牲层，3 外延层，31 隔离层，32 第一阱区，33 第二阱区，34 第一接触区，35 第二接触区，4 深沟槽，41 内衬层，42 第一介电层，43 第二介电层，5 浅沟槽结构，51 浅沟槽，52 填充层，6 掩膜层，61 氧化硅层，62 氮化硅层。

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1至图16。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

实施例一

本实施例提供一种隔离结构的制作方法，如图1所示，为所述隔离结构的制作方法的工艺流程图，包括以下步骤：

S1：提供一第一导电类型衬底，于所述衬底的上表面形成预设厚度的保护层，并于所述衬底的上表层形成预设厚度的第二导电类型阻挡层；

S2：除去覆盖所述衬底上表面的所述保护层，于所述衬底的上表面形成预设厚度的第一导电类型外延层；

S3：于所述外延层上表面定义至少一沟槽区，形成环绕所述沟槽区的第一导电类型隔离层，所述隔离层贯穿所述外延层，并刻蚀所述沟槽区以形成深沟槽，所述深沟槽贯穿所述外延层且底面延伸至所述阻挡层下方的所述衬底中；

S4：形成覆盖所述深沟槽的内壁和底面的内衬层，于所述内衬层的显露表面形成预设厚度的第一介电层，同时于所述深沟槽中得到预设尺寸的间隙；

S5：去除所述间隙开口处的所述第一介电层的凸起部分，并形成填充所述间隙的第二介电层；

S6：对形成所述第二介电层后的结构进行退火，并形成位于所述外延层上表层的所述深沟槽顶部的浅沟槽结构，以得到由所述深沟槽、所述内衬层、所述第一介电层、所述第二介电层及所述浅沟槽结构构成的沟槽隔离结构。

请参阅图2至图5，执行所述步骤S1及所述步骤S2：提供一第一导电类型衬底1，于所述衬底1的上表面形成预设厚度的保护层2，并于所述衬底1的上表层形成预设厚度的第二导电类型阻挡层；去除覆盖所述衬底1上表面的所述保护层2，于所述衬底1的上表面形成预设厚度的第一导电类型外延层3。

具体的，所述第一导电类型包括N型或者P型中的一种，所述第二导电类型包括N型或者P型中的一种，且所述第一导电类型与所述第二导电类型的导电类型相反。本实施例中，所述第一导电类型为P型，所述第二导电类型为N型。

具体的，所述衬底1的材质包括硅、硅锗、碳化硅或者其他适合的半导体材料。本实施例中，所述衬底1的材质为硅。

具体的，形成所述保护层2的方法包括热氧化、化学气相沉积、物理气相沉积或者其他适合的方法。本实施例中，采用热氧化法于所述衬底1的上表面形成所述保护层2。

具体的，所述保护层2用于减小形成所述阻挡层11过程中对所述衬底1的损伤，所述保护层2的厚度范围为200 Å~300 Å。

具体的，如图2所示，为形成所述阻挡层11后的剖面结构示意图，形成所述阻挡层11的方法包括离子注入或者其他适合的方法。本实施例中，通过光刻工艺定义出所述衬底1上的离子注入区域，采用离子注入工艺对所述衬底1进行大剂量的锑（Sb）离子，以形成第二导电类型（N型）的所述阻挡层11，提高器件的纵向抗击穿能力，并去除定义离子注入区域的光刻胶层。

具体的，所述阻挡层11用于阻挡形成隔离层（参见后续图6）中的掺杂离子进入所述阻挡层11下方的所述衬底1中。

作为示例，形成所述阻挡层11之后，形成所述外延层3之前，还包括形成覆盖所述保护层2上表面的牺牲层21、对所述阻挡层11进行退火及去除所述牺牲层21的步骤。

具体的，如图3所示，为形成所述牺牲层21后的剖面结构示意图，形成所述牺牲层21的方法包括热氧化或者其他适合的方法。本实施例中，基于所述保护层2，采用热氧化工艺于所述保护层2的上表面生成厚氧化层，即所述保护层2与所述牺牲层21的材质相同，均为氧化硅，利用所述牺牲层21的形成，以使形成所述阻挡层11后所述衬底1上表层损伤的部分形成氧化层，消耗形成所述阻挡层11对所述衬底1造成的损伤。

具体的，所述牺牲层21的厚度范围为500 Å~1000 Å。

具体的，形成所述牺牲层21之后，去除所述保护层2之前，对所述阻挡层11进行退火，以进一步消耗形成所述阻挡层11的过程中对所述衬底1的损伤。

具体的，通过形成所述牺牲层21消耗形成所述阻挡层11对所述衬底1表层造成的损伤，并利用退火使掺杂离子向纵深扩散的同时进一步减弱形成所述阻挡层11造成的所述衬底1的损伤，保证器件的性能。

具体的，如图4所示，为去除所述牺牲层21及所述保护层2后的剖面结构示意图，去除所述保护层2之前，还包括去除位于所述保护层2上表面的所述牺牲层21的步骤。

具体的，去除所述牺牲层21方法包括干法刻蚀、湿法刻蚀或者其他适合的方法；去除所述保护层2的方法包括干法刻蚀、湿法刻蚀或者其他适合的方法。本实施例中，由于所述保护层2与所述牺牲层21均为氧化硅层，采用BOE（缓冲氧化物刻蚀液）溶液同步去除所述牺牲层21及所述保护层2。

具体的，如图5所示，为形成所述外延层3后的剖面结构示意图，形成所述外延层3的方法包括化学气相沉积、物理气相沉积或者其他适合的方法。

具体的，所述外延层3的材质包括单晶硅或者其他适合的导电材料；在保证器件性能的情况下，所述外延层3掺杂浓度可以根据实际情况进行选择，这里不再限制。

请参阅图6至图10，执行所述步骤S3及所述步骤S4：于所述外延层3上表面定义至少一沟槽区（未图示），形成环绕所述沟槽区的第一导电类型隔离层31，所述隔离层31贯穿所述外延层3，并刻蚀所述沟槽区以形成深沟槽4，所述深沟槽4贯穿所述外延层3且底面延伸至所述阻挡层11下方的所述衬底1中；形成覆盖所述深沟槽4的内壁和底面的内衬层41，于所述内衬层41的显露表面形成预设厚度的第一介电层42，同时于所述深沟槽4中得到预设尺寸的间隙40。

具体的，于所述外延层3的上表面定义出所述沟槽区之前，还包括形成覆盖所述外延层3的上表面的牺牲氧化层的步骤。

具体的，通过于所述外延层3的上表面形成牺牲氧化层，以减弱形成所述隔离层31的过程中对所述外延层3的损伤。

具体的，于所述外延层3的上表面形成牺牲氧化层的方法包括热氧化或者其他适合的方法；在保证形成的所述隔离层31中对所述外延层3的损伤不影响器件工作的情况下，所述牺牲氧化层的厚度可以根据实际情况进行选择，这里不再限制。

具体的，所述沟槽区的形状和尺寸与所述深沟槽4的开口的形状和尺寸相同，在保证器件性能的情况下，所述沟槽区的形状可以根据实际情况进行选择，这里不再限制。

具体的，形成所述隔离层31的区域环绕所述沟槽区，即所述沟槽区位于形成所述隔离层31的区域内或者所述沟槽区与形成所述隔离层31区域的边缘邻接。本实施例中，采用光刻工艺定义出待离子注入区域（形成所述隔离层31的区域），同时待离子注入的区域环绕的区域或者距离待离子注入区域边缘预设距离的区域作为所述沟槽区。

作为示例，如图6所示，为形成所述隔离层31后的剖面结构示意图，形成所述隔离层31的方法包括离子注入或者其他适合的方法。本实施例中，采用离子注入工艺于所述沟槽区的边缘注入高能量的硼离子，离子注入的能量范围为1300 KeV ~1500 KeV，以形成第一导电类型的所述隔离层31，同时在形成所述隔离层31之后去除定义所述沟槽区的光刻胶层。

具体的，在保证器件性能的情况下，所述隔离层31的厚度可以根据实际情况进行选择，这里不再限制。这里的厚度是指所述隔离层31远离所述沟槽区的边缘与所述沟槽区的边缘（所述隔离层31与所述沟槽区邻接的边缘）之间的距离。

作为示例，如图7所示，为形成所述掩膜层6后的剖面结构示意图，形成所述隔离层31之后，形成所述深沟槽4之前，还包括于所述衬底1的上表面形成图案化的掩膜层6的步骤。

具体的，所述掩膜层6包括氧化硅层、氮化硅层或者其他适合的遮蔽膜层。本实施例中，采用依次层叠的氧化硅层61和氮化硅层62作为所述掩膜层6。

具体的，形成所述掩膜层6的方法包括化学气相沉积、物理气相沉积或者其他适合的方法。本实施例中，采用炉管工艺于所述外延层3的上表面生长预设厚度的所述氧化硅层61，以减小后续高应力的所述氮化硅层62对所述外延层3的影响，然后再采用炉管工艺于氧化硅表面生长厚度范围1600 Å ~2100 Å的所述氮化硅层62，以得到用于形成所述深沟槽4的所述掩膜层6，同时所述掩膜层6还用于作为后续去除覆盖所述掩膜层6上表面的所述第一介电层（参见后续图10）的停止层。

具体的，图案化所述掩膜层6的方法为常用的光刻工艺，这里不再赘述。

作为示例，如图8所示，为形成所述深沟槽4后的剖面结构示意图，形成所述深沟槽4的方法包括博世（BOSCH）刻蚀或者其他适合的方法。本实施例中，基于图案化的所述掩膜层6，采用博世刻蚀工艺刻蚀所述衬底1，形成所述深沟槽4的过程中刻蚀与侧壁钝化交替进行，可以得到呈垂直状且孔型较好的深沟槽，同时易于控制所述深沟槽4的深宽比，便于后续工艺中所述深沟槽4的填充。

具体的，通过采用博世刻蚀工艺形成的所述深沟槽4的开口处尺寸与所述深沟槽4的底部的尺寸近乎相同，即所述深沟槽4不会随着深度的加深而变窄，以使隔离结构的抗击穿能力不会随着沟槽深度的加深而减弱。

作为示例，所述深沟槽4的深度不小于20 μm。

作为示例，所述深沟槽4的深宽比不小于12。

具体的，如图9所示，为形成所述内衬层41后的剖面结构示意图，形成所述内衬层41的方法包括热氧化或者其他适合的方法。本实施例中，采用热氧化工艺于所述深沟槽4的显露表面形成所述内衬层41，即采用热氧化工艺在所述深沟槽4的内壁和底面生长氧化硅。

具体的，所述内衬层41作为形成所述第一介电层42的缓冲层，以便于后续所述第一介电层42的形成。

作为示例，如图10所示，为形成所述第一介电层42后的剖面结构示意图，形成所述第一介电层42的方法包括高深宽比（HARP）填充工艺或者其他适合的方法。本实施例中，采用HARP填充工艺形成所述第一介电层42。

具体的，所述第一介电层42的厚度范围为6000 Å ~8000 Å。

具体的，形成所述第一介电层42之后，所述深沟槽4中的所述间隙的宽度范围为10000 Å ~12000 Å。

请参阅图11至图14，执行所述步骤S5及所述步骤S6：去除所述间隙开口处的所述第一介电层42的凸起部分，并形成填充所述间隙的第二介电层43；对形成所述第二介电层43后的结构进行退火，并形成位于所述外延层3上表层的所述深沟槽4顶部的浅沟槽结构5，以得到由所述深沟槽4、所述内衬层41、所述第一介电层42、所述第二介电层43及所述浅沟槽结构5构成的沟槽隔离结构。

具体的，由于所述深沟槽4的深宽比较大，形成所述第一介电层42的过层中，所述深沟槽4开口的顶尖处的所述第一介电层42易产生凸起收口，导致后续填充层难以填充，继而需要去除所述间隙开口处的所述第一介电层42凸起部分，使间隙的顶部由收口变为敞口，以便于后续填充层的填充。

具体的，如图11所示，为去除所述间隙开口处的所述第一介电层42的凸起部分后的剖面结构示意图，去除所述间隙开口处的所述第一介电层42的凸起部分的方法包括湿法刻蚀、干法刻蚀或者其他适合的方法。

具体的，去除所述间隙开口处的所述第一介电层42的凸起部分之后，形成所述第二介电层43之前，还包括去除刻蚀副产物的步骤。本实施例中，于去除所述间隙开口处的所述第一介电层42的凸起部分之后，采用等离子体干法清洗和湿法清洗工艺来去除刻蚀反应副产物。

作为示例，如图12所示，为形成所述第二介电层43后的剖面结构示意图，形成所述第二介电层43的方法包括高深宽比填充工艺或者其他适合的方法。本实施例中，采用高深宽比填充工艺形成所述第二介电层43。

具体的，覆盖所述第一介电层42上表面的所述第二介电层43的厚度范围为5000 Å~6000 Å。

作为示例，形成所述第二介电层43之后，对形成所述第二介电层43后的结构进行退火之前，还包括去除位于所述衬底1上方的所述第一介电层42与所述第二介电层43的步骤。

具体的，去除位于所述衬底1上方的所述第二介电层43的方法包括化学机械研磨、干法刻蚀、湿法刻蚀或者其他适合的方法；去除位于所述衬底1上方的所述第一介电层42的方法包括化学机械研磨、干法刻蚀、湿法刻蚀或者其他适合的方法。本实施例中，以所述掩膜层6作为研磨停止层，采用化学机械研磨（CMP）工艺依次去除位于所述掩膜层6上方的所述第二介电层43和所述第一介电层42，再采用湿法刻蚀工艺回刻位于所述掩膜层6的图案中的所述第一介电层42和所述第二介电层43，以控制位于所述深沟槽4中的所述第一介电层42和所述第二介电层43的高度，同时确保所述掩膜层6表面的所述第一介电层42被完全去除，避免所述掩膜层6表面残留的所述第一介电层42影响所述掩膜层6的去除。

具体的，如图13所示，为去除所述掩膜层6后的剖面结构示意图，去除所述掩膜层6的方法包括湿法刻蚀或者其他适合的方法。

作为示例，如图14所示，为形成所述浅沟槽结构5后的剖面结构示意图，所述浅沟槽结构5包括浅沟槽51及填充所述浅沟槽的填充层52，所述浅沟槽51位于所述外延层3上表层的所述深沟槽4的顶部，所述浅沟槽51的开口尺寸不小于所述深沟槽4的开口尺寸。

具体的，在去除所述掩膜层6之后，通过光刻工艺于所述外延层3的预设区域形成预设深度的所述浅沟槽51。

具体的，形成所述浅沟槽51的方法包括湿法刻蚀、干法刻蚀或者其他适合的方法。

具体的，所述浅沟槽51位于所述外延层3的上表层，所述浅沟槽51的开口尺寸大于环绕所述深沟槽4的所述隔离层31的尺寸，以增强器件的耐击穿能力。

具体的，形成所述填充层52的方法包括热氧化、化学气相沉积、物理气相沉积或者其他适合的方法。

具体的，由于采用高深宽比填充工艺形成的所述第一介电层42与所述第二介电层43的膜层致密性较差，通过高温退火提升所述第一介电层42与所述第二介电层43的膜层致密度，继而提高隔离结构的抗击穿能力。

具体的，通过于上表层形成有所述阻挡层11的所述衬底1上表面形成所述外延层3，再于所述外延层3的上表面定义所述沟槽区，并于所述沟槽区的边缘外围形成环绕所述沟槽区且贯穿所述外延层3的所述隔离层31，基于所述沟槽区形成所述深沟槽4，于所述深沟槽4中形成所述内衬层41、所述第一介电层42、所述第二介电层43，再于所述深沟槽4的顶部形成所述浅沟槽结构以得到所述沟槽隔离结构，通过于所述外延层3中形成由所述沟槽隔离结构与所述隔离层31组成的双隔离结构，提升了所述外延层3中的隔离结构部分的耐压能力。

具体的，通过采用博世刻蚀工艺形成所述深沟槽4，使所述深沟槽4的底部宽度与所述深沟槽4的顶部宽度相同，且所述深沟槽4的形貌较好，保证了所述沟槽隔离结构底部的抗击穿能力，提升了隔离结构的隔离性能。

具体的，通过形成贯穿所述外延层3且底面延伸至所述阻挡层11下方的所述衬底1中的所述深沟槽4，所述深沟槽4的深度大于20 μm，填充所述深沟槽4之后，再于所述深沟槽4的顶部形成所述浅沟槽结构5，保证了器件的排布密度的同时提升了隔离结构顶部靠近高压源部分的耐压能力。

具体的，通过于所述深沟槽4的内壁和底面形成所述内衬层41，形成覆盖所述内衬层41显露表面的所述第一介电层42，再对形成所述第一介电层42后的所述间隙进行开口，以提升所述第二介电层43的填充质量，并对所述第一介电层42及所述第二介电层43进行退火，以提升所述第一介电层42与所述第二介电层43的致密度，且所述内衬层41、所述第一介电层42及所述第二介电层43均为氧化硅，避免了采用氧化硅和其他填充性好但耐压性能不足的介电材料结合形成的填充层耐压性差的问题，提升了隔离结构的耐压性能。

本实施例的隔离结构的制作方法通过于所述衬底1的上表层形成所述阻挡层11，于所述衬底1的上表面形成所述外延层3，并于所述外延层3中形成所述隔离层31及被所述隔离层31环绕的所述深沟槽4，然后形成填充所述深沟槽4的所述内衬层41、所述第一介电层42及所述第二介电层43，再于所述深沟槽4的顶部形成所述浅沟槽结构5，利用浅沟槽结构与深沟槽结构结合构成所述沟槽隔离结构，提升了隔离结构顶部靠近高压源部分的耐压性能，并通过所述隔离层31与所述沟槽隔离结构的结合进一步提升了隔离结构的耐压能力；此外，通过于所述深沟槽4中依次形成所述内衬层41、所述第一介电层42及所述第二介电层43，且所述内衬层41、所述第一介电层42及所述第二介电层43的材质均为氧化硅，避免了采用氧化硅和其他填充性好但耐压性能不足的介电材料结合形成的填充层耐压性差的问题，提升了隔离结构的耐压性能。

实施例二

本实施例提供一种隔离结构，如图14所示，为所述隔离结构的剖面结构示意图，包括第一导电类型衬底1、第二导电类型阻挡层11、第一导电类型外延层3、沟槽隔离结构及隔离层31，其中，所述阻挡层11位于所述衬底1的上表层；所述外延层3堆叠于所述衬底1的上表面；所述沟槽隔离结构包括至少一深沟槽4、内衬层41、第一介电层42、第二介电层43及浅沟槽结构5，所述深沟槽4贯穿所述外延层3和所述阻挡层11且底面延伸至所述阻挡层11下方的所述衬底1中，所述内衬层41覆盖所述深沟槽4的内壁及底面，所述第一介电层42覆盖所述内衬层41的显露表面，所述第二介电层43填充所述深沟槽4，且所述第一介电层42包裹所述第二介电层43的侧壁及底面，所述浅沟槽结构5位于所述外延层3上表层的所述深沟槽4的顶部；所述隔离层31环绕所述外延层3中的所述深沟槽4的侧壁且贯穿所述外延层3。

具体的，在保证器件性能的情况下，所述衬底1的尺寸、形状、厚度及掺杂浓度可以根据实际情况进行选择，这里不再限制。

具体的，在保证器件性能的情况下，所述阻挡层11的厚度及掺杂浓度可以根据实际情况进行选择，这里不再限制。

具体的，所述外延层3的厚度范围为8 μm ~10 μm。

具体的，所述深沟槽4的深度不小于20 μm，所述深沟槽4的深宽比不小于12，且所述深沟槽4的底部与所述深沟槽4的顶部尺寸相同。

具体的，所述内衬层41的厚度范围为3000 Å ~4000 Å，所述第一介电层42的厚度范围为6000 Å ~8000 Å，填充所述深沟槽4的所述第二介电层43的厚度范围为5000 Å ~6000 Å。

具体的，所述内衬层41的材质包括氧化硅或者其他适合的介电材料；所述第一介电层42的材质包括氧化硅或者其他适合的介电材料；所述第二介电层43的材质包括氧化硅或者其他适合的介电材料。

具体的，在保证器件性能的情况下，所述隔离层31的掺杂浓度可以根据实际情况进行选择，这里不再限制。

具体的，所述浅沟槽结构5包括浅沟槽51及填充所述浅沟槽51填充层52，所述浅沟槽51位于所述外延层3上表层的所述深沟槽4的顶部，所述浅沟槽51的开口尺寸不小于所述深沟槽4的开口尺寸。本实施例中，所述浅沟槽51的开口边缘沿背离所述隔离层31的方向与所述隔离层31的边缘间隔预设距离。

具体的，在保证器件性能及器件的排布密度的情况下，所述浅沟槽51的深度及开口尺寸可以根据实际情况进行选择，这里不再限制。

具体的，所述填充层52的材质包括氧化硅、氮化硅、氮氧化硅或者其他适合的介电材料。

具体的，如图15所示，为采用图14中的隔离结构进行耐击穿能力测试的测试结构示意图，通过于所述沟槽隔离结构一侧的所述外延层3中形成与所述隔离层31及所述浅沟槽结构5邻接的第一导电类型第一阱区32，于所述第一阱区32关于所述沟槽隔离结构相对侧的所述外延层3中形成与所述隔离层31及所述浅沟槽结构5邻接的第二导电类型第二阱区33，并分别于所述第一阱区32和所述第二阱区33的上表层形成第一导电类型第一接触区34与第二导电类型第二接触区35，所述第一接触区34和所述第二接触区35分别与对应的电极电连接，以得到测试隔离结构的耐压性能的测试结构。本实施例中，第一导电类型为P型，第二导电类型为N型。

具体的，如图16所示，为图15中不同开口尺寸的所述深沟槽4的测试结构的漏电流随施加电压变化曲线，其中曲线A为所述深沟槽4开口宽度为1.0 μm的测试结构中的漏电流I _A 随所述第一接触区34与所述第二接触区35之间电压V _A 的变化曲线，曲线B为所述深沟槽4开口宽度为1.5 μm的测试结构中的漏电流I _A 随所述第一接触区34与所述第二接触区35之间电压V _A 的变化曲线，曲线C为所述深沟槽4开口宽度为2.0 μm的测试结构中的漏电流I _A 随所述第一接触区34与所述第二接触区35之间电压V _A 的变化曲线，当测试结构中的漏电流I_A为1 μA时表明隔离结构被击穿，从图中可以看出，沟槽开口宽度1.0 μm的测试结构的击穿电压约为112V，沟槽开口宽度1.5 μm的测试结构的击穿电压约为149V，沟槽开口宽度2.0 μm的测试结构的击穿电压大于190V，且该隔离结构的击穿电压在100V以上，随着所述深沟槽4的开口宽度的增大，隔离结构的击穿电压也随之增大，相对明显提升了隔离结构的耐压性能，可以根据实际需求选用不同的所述深沟槽4的开口尺寸，以满足不同的高集成度和超高压的工艺要求。

具体的，通过改进所述沟槽隔离结构的结构，所述深沟槽4的顶部与底部的尺寸相同，使填充后的所述深沟槽4的顶部与底部的抗击穿能力不会随着所述深沟槽4的深度加深而减弱，并利用浅沟槽结构与深沟槽堆叠构成所述沟槽隔离结构，提高了隔离结构顶部靠近高压源部分的耐压能力同时提高隔离结构的耐压能力，且不影响隔离结构的排布密度。

具体的，通过于所述外延层3中设置贯穿所述外延层3且环绕所述外延层3中的所述深沟槽4的所述隔离层31，形成双层隔离结构，进一步提升隔离结构底部的耐压能力。

本实施例的隔离结构通过改进结构，利用所述浅沟槽结构5堆叠于所述深沟槽4顶部形成所述沟槽隔离结构，提高了隔离结构顶部靠近高压源部分的耐压能力，利用所述隔离层31与所述深沟槽4的结合进一步提升了隔离结构的耐压能力，且不影响隔离结构的排布密度。

综上所述，本发明的隔离结构及其制作方法通过改进隔离结构，于衬底的上表层形成阻挡层，并于阻挡层的上表面形成外延层，再于外延层中形成隔离层及底面延伸至衬底中的深沟槽，隔离层贯穿外延层且环绕深沟槽侧壁，依次于深沟槽中形成材质均为氧化硅的内衬层、第一介电层及第二介电层，避免了氧化硅和其他填充性好但耐压性能不足的介电材料结合导致形成的填充层耐压性差的问题，提升了隔离结构的耐压性能；通过隔离层与深沟槽的结合，进一步提升了隔离结构的耐压性能；此外，通过于深沟槽的顶部形成位于外延层上表层的浅沟槽结构，进一步提升了隔离结构顶部靠近高压源部分的耐压性能且对隔离结构的排布密度无影响。所以，本发明有效克服了现有技术中的种种缺点而具有高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (11)

1.一种隔离结构的制作方法，其特征在于，包括以下步骤：

提供一第一导电类型衬底，于所述衬底的上表面形成预设厚度的保护层，并于所述衬底的上表层形成预设厚度的第二导电类型阻挡层；

去除覆盖所述衬底上表面的所述保护层，于所述衬底的上表面形成预设厚度的第一导电类型外延层；

于所述外延层上表面定义至少一沟槽区，形成环绕所述沟槽区的第一导电类型隔离层，所述隔离层贯穿所述外延层，并刻蚀所述沟槽区以形成深沟槽，所述深沟槽贯穿所述外延层且底面延伸至所述阻挡层下方的所述衬底中；

形成覆盖所述深沟槽的内壁和底面的内衬层，于所述内衬层的显露表面形成预设厚度的第一介电层，同时于所述深沟槽中得到预设尺寸的间隙；

去除所述间隙开口处的所述第一介电层的凸起部分，并形成填充所述间隙的第二介电层；

对形成所述第二介电层后的结构进行退火，并形成位于所述外延层上表层的所述深沟槽顶部的浅沟槽结构，以得到由所述深沟槽、所述内衬层、所述第一介电层、所述第二介电层及所述浅沟槽结构构成的沟槽隔离结构。

2.根据权利要求1所述的隔离结构的制作方法，其特征在于：形成所述阻挡层之后，形成所述外延层之前，还包括形成覆盖所述保护层上表面的牺牲层、对所述阻挡层进行退火及去除所述牺牲层的步骤。

3.根据权利要求1所述的隔离结构的制作方法，其特征在于：形成所述隔离层的方法包括离子注入。

4.根据权利要求1所述的隔离结构的制作方法，其特征在于：形成所述隔离层之后，形成所述深沟槽之前，还包括于所述衬底的上表面形成图案化的掩膜层的步骤。

5.根据权利要求1所述的隔离结构的制作方法，其特征在于：形成所述深沟槽的方法包括博世刻蚀。

6.根据权利要求1所述的隔离结构的制作方法，其特征在于：所述深沟槽的深度不小于20 μm。

7.根据权利要求1所述的隔离结构的制作方法，其特征在于：所述深沟槽的深宽比不小于12。

8.根据权利要求1所述的隔离结构的制作方法，其特征在于：形成所述第一介电层的方法包括高深宽比填充工艺；形成所述第二介电层的方法包括高深宽比填充工艺。

9.根据权利要求1所述的隔离结构的制作方法，其特征在于：形成所述第二介电层之后，对形成所述第二介电层后的结构进行退火之前，还包括去除位于所述衬底上方的所述第一介电层与所述第二介电层的步骤。

10.根据权利要求1所述的隔离结构的制作方法，其特征在于：所述浅沟槽结构包括浅沟槽及填充所述浅沟槽的填充层，所述浅沟槽位于所述外延层上表层的所述深沟槽的顶部，所述浅沟槽的开口尺寸不小于所述深沟槽的开口尺寸。

11.一种隔离结构，其特征在于，包括：

第一导电类型衬底；

第二导电类型阻挡层，位于所述衬底的上表层；

第一导电类型外延层，堆叠于所述衬底的上表面；

沟槽隔离结构，包括至少一深沟槽、内衬层、第一介电层、第二介电层及浅沟槽结构，所述深沟槽贯穿所述外延层和所述阻挡层且底面延伸至所述阻挡层下方的所述衬底中，所述内衬层覆盖所述深沟槽的内壁及底面，所述第一介电层覆盖所述内衬层的显露表面，所述第二介电层填充所述深沟槽，且所述第一介电层包裹所述第二介电层的侧壁及底面，所述浅沟槽结构位于所述外延层上表层的所述深沟槽的顶部；

隔离层，环绕所述外延层中的所述深沟槽的侧壁且贯穿所述外延层。