CN110416152A - 深槽隔离结构及工艺方法 - Google Patents

深槽隔离结构及工艺方法 Download PDF

Info

Publication number
CN110416152A
CN110416152A CN201910679618.8A CN201910679618A CN110416152A CN 110416152 A CN110416152 A CN 110416152A CN 201910679618 A CN201910679618 A CN 201910679618A CN 110416152 A CN110416152 A CN 110416152A
Authority
CN
China
Prior art keywords
isolation structure
groove
deep
deep groove
groove isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910679618.8A
Other languages
English (en)
Inventor
杨新杰
李娜
金锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201910679618.8A priority Critical patent/CN110416152A/zh
Publication of CN110416152A publication Critical patent/CN110416152A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种深槽隔离结构，在半导体衬底的表层具有多个STI沟槽，且所述的STI沟槽之间还具有重掺杂N型区；每一个STI沟槽中均具有深槽隔离结构的沟槽；所述的深槽隔离结构的沟槽向下深入到衬底中；深槽隔离结构的沟槽之间的衬底中形成N型深阱。N型深阱的侧边界与所述深槽隔离结构的沟槽抵靠接触；所述的N型深阱下方还具有N型埋层，N型埋层的侧边界也与所述深槽隔离结构的沟槽抵靠接触；STI沟槽的中深槽隔离结构为双槽结构。本发明将单沟槽结构改为双沟槽结构，能够优化电场分布，使器件的击穿电压特性更好。在工艺方面，可以减少单根沟槽的宽度，从而优化深槽隔离结构的填充工艺，节省工艺成本，同时优化沟槽填充的形貌。

Description

深槽隔离结构及工艺方法
技术领域
本发明涉及半导体器件制造领域，特别是指一种适用于80～200V电压的深槽隔离结构。
本发明还涉及所述深槽隔离结构的工艺方法。
背景技术
深槽隔离技术(deep trench isolation：DTI)采用的是固定宽度的深槽，一般典型的深槽尺寸是宽度在65nm～0.5um之间，深度在2～5nm之间。较窄的槽宽度对存储器电路特别有吸引力。深槽工艺是从标准的LOCOS结构开始的。
深槽隔离工艺是在形成氮化硅图案后，进行槽的刻蚀。深槽隔离技术对刻蚀工艺的要求非常严格。刻蚀后沟槽的侧壁必须光滑，与晶圆片平面之间的夹角不得大于85度。沟槽斜度大一些则更合乎要求。刻蚀沟槽的典型工艺是进行硅的各向异性刻蚀的同时淀积SiO2。这会在沟槽顶部形成一个SiO2的小尖角。这个尖角的厚度随时间而增加，从而形成预期的沟槽斜度。沟槽侧壁不能在掩蔽膜下进行横向钻刻，而且侧墙终端必须形成圆形的槽底。槽底的尖角将氧化过程中产生过大的应力，并最终在氧化层中形成缺陷。沟槽刻蚀后接着进行场注。随着深槽的深宽比的增大，防止侧壁反型变得越来越困难。因此，这次场注入的一个重要特点就是离子流要垂直于晶圆片的表面。
场注完成后，接下来是进行局部的薄氧化层生长。在那些将沟槽填充物用做存储电荷的电容的电路中，为了增加电容量，实际上所使用的氧化层厚度非常薄。最后，淀积一层多晶硅或二氧化硅并进行回刻。如果该多晶硅或二氧化硅层足够厚，它将填满整个凹槽。把该层回刻衬底，将正好留下填充在凹槽中的多晶。进行第二次热氧化，这次氧化工艺将凹槽中多晶硅的上面一部分氧化，从而完成深槽工艺。
深槽隔离制作非常困难，而且深槽隔离技术难以与必须使用任意的器件间距的随机逻辑电路技术集成在一起。目前80～200V 工艺isolation主要采用DTI结构进行隔离。
DTI的沟槽的深度和宽度是根据击穿电压BV的要求来选择的。目前都是单DTI槽结构，也就是只有一个沟槽。如图1所示，是一个包含DTI结构的剖面视图，图中在P型衬底上具有一层外延层，多个DTI沟槽从外延层表面深入到下方的P型衬底中，DTI沟槽之间形成N型深阱，DTI沟槽中填充多晶硅。所述N型深阱在外延层中，N型深阱的底部具有N型埋层，且N型埋层位于外延层与衬底的交界处。DTI沟槽的开口处位于外延层表面处的STI槽中，且STI槽之间还具有重掺杂的N型区，形成N型深阱的引出。DTI沟槽的深度及宽度是重要的工艺参数，DTI沟槽的深度d取决于外延的厚度、N型深阱、N型埋层和P型衬底的结BV的需求，而DTI沟槽的宽度w取决于N型深阱/N型埋层对N型深阱/N型埋层之间穿通击穿电压的需求。在80～200V 工艺中，DTI沟槽的宽度取值在3～6um。
发明内容
本发明所要解决的技术问题在于提供一种深槽隔离结构及工艺方法，能够优化填充工艺，降低工艺成本。
为解决上述问题，本发明所述的深槽隔离结构，提供一半导体衬底，在所述半导体衬底的表层具有多个STI沟槽，且所述的STI沟槽之间还具有重掺杂N型区；每一个STI沟槽中均具有深槽隔离结构的沟槽；所述的深槽隔离结构的沟槽向下深入到衬底中；深槽隔离结构的沟槽之间的衬底中形成N型深阱。N型深阱的侧边界与所述深槽隔离结构的沟槽抵靠接触；所述的STI沟槽之间的重掺杂N型区作为N型深阱的引出区。
所述的N型深阱下方还具有N型埋层，N型埋层的侧边界也与所述深槽隔离结构的沟槽抵靠接触。
所述的STI沟槽的中深槽隔离结构为双槽结构，每个STI沟槽中包含有两个沟槽，沟槽之间间隔一定距离，在横向上形成沟槽-衬底-沟槽的结构。
进一步地，所述的半导体衬底上或者还包含有外延层，所述的深槽隔离结构的沟槽穿过外延层底部位于半导体衬底中；所述的N型埋层位于下层的衬底与上层的外延层之间，所述的N型深阱的深度不超过外延层的厚度。
进一步地，所述的半导体衬底为硅衬底。
进一步地，所述的深槽隔离结构的沟槽内填充的材质为多晶硅或者氧化硅。
进一步地，所述的深槽隔离结构的双沟槽，双沟槽包含间距的总宽度为3～6μm，单沟槽的宽度为1.5～2.5μm，沟槽之间的间距为0.8～1.5μm。
为解决上述问题，本发明提供上述深槽隔离结构的工艺方法，包含如下的工艺步骤：
第一步，在半导体衬底上淀积形成刻蚀深槽隔离结构的硬掩膜层。
第二步，以光刻胶定义出深槽隔离结构的图案，通过对硬掩膜层进行刻蚀，将光刻胶的图案转移到硬掩膜层上，然后去除光刻胶。
第三步，以图案化的硬掩膜层为遮挡，刻蚀形成深槽隔离结构的沟槽。
第四步，对深槽隔离结构的进行离子注入。
第五步，淀积形成深槽隔离结构的衬垫氧化层。
第六步，对深槽隔离结构的沟槽进行填充。
第七步，对填充满的沟槽进行化学机械平坦化工艺。
进一步地，所述第一步中，半导体衬底为硅衬底，同时，还可选择性地在半导体衬底上再淀积一层外延层。
进一步地，所述第一步中，采用低压TEOS法形成刻蚀深槽隔离结构的硬掩膜层。
进一步地，所述第六步中，填充沟槽的材质为多晶硅或者氧化硅；当采用多晶硅填充沟槽时，所述多晶硅的淀积方法为低压多晶硅沉积法；当采用氧化硅填充沟槽时，采用低压TEOS工艺进行填充。
进一步地，所述第六步中，沟槽宽度越大，填充的多晶硅或者氧化硅得厚度也越大，工艺时间及工艺成本也会增加，且布局对填充形貌的影响也越大。
本发明所述的深槽隔离结构及工艺方法，将传统的深槽隔离结构的单沟槽结构改为多指型（双沟槽）结构，能够优化电场分布，使器件的击穿电压特性更好。在工艺方面，在保证N性深阱/N型埋层与N型深阱/N型埋层的穿通击穿电压不变得情况下，可以减少单根沟槽的宽度，从而优化深槽隔离结构的填充工艺，节省工艺成本，同时优化沟槽填充的形貌。
附图说明
图1 是传统的单槽DTI结构示意图。
图2 是本发明双槽DTI结构的示意图。
图3 是本发明工艺方法的流程图。
附图标记说明
1是衬底，2是外延层，3是N型深阱，4是N型埋层，5是DTI深槽，6是STI，7是重掺杂N型区。
具体实施方式
本发明所述的深槽隔离结构，在涉及80～200V工作电压下的功率器件中形成隔离结构，所述的深槽隔离结构如图2所示，在半导体衬底的表层具有多个STI沟槽，所述的STI沟槽中填充氧化硅，且所述的STI沟槽之间还具有重掺杂N型区；每一个STI沟槽中均具有深槽隔离结构的沟槽；所述的深槽隔离结构的沟槽向下深入到衬底中；深槽隔离结构的沟槽之间的衬底中形成N型深阱。N型深阱的侧边界与所述深槽隔离结构的沟槽抵靠接触；所述的STI沟槽之间的重掺杂N型区作为N型深阱的引出区。
所述的N型深阱下方还具有N型埋层，N型埋层的侧边界也与所述深槽隔离结构的沟槽抵靠接触。所述的STI沟槽的中深槽隔离结构为双槽结构，每个STI沟槽中包含有两个沟槽，沟槽之间间隔一定距离，在横向上形成沟槽-衬底-沟槽的结构。
在另一个实施例中，所述的半导体衬底上还可以包含有外延层，所述的深槽隔离结构，其沟槽穿过外延层，底部位于外延层下方的衬底中。N型深阱的底部的N型埋层位于外延层与衬底之间的交界处。所述的外延层可以在N型深阱注入及推进之后再选择性地在半导体衬底上额外淀积。图2中所示的实施例包含有外延层。
针对工作电压在80～200V的功率器件，其制造工艺步骤包括：
第一步，在半导体衬底上进行N型埋层的离子注入，注入完成后进行热推进；在第一步及第二步之间，还可选择地加入N型或者P型的外延层淀积步骤，在半导体衬底上淀积一层外延层。
第二步，进行N型深阱的注入，注入完成后进行热推进。注入的N型杂质为磷或者砷。
第三步，在半导体衬底表面形成浅槽隔离结构。
第四步，在半导体衬底中形成深槽隔离结构。
第五步，以光刻胶定义出阱区，进行离子注入。
第六步，淀积形成栅氧化层，以及形成栅极的多晶硅层。
第七步，对多晶硅层及栅氧化层进行刻蚀，形成多晶硅栅极结构。
第八步，形成栅极的侧墙。
第九步，以光刻胶定义出重掺杂N型区，进行N型离子的重掺杂注入。
第十步，以光刻胶定义出重掺杂P型区，进行P型离子的重掺杂注入。
第十一步，进行后端工序。
在上述工艺步骤中，本发明的重点在于第4步的深槽隔离结构的制作，将传统的单槽结构修改为多指型的双槽结构。其具体工艺再分为：
第一步，在半导体衬底上采用低压TEOS法淀积一层硬掩膜层，该硬掩膜层用于刻蚀深槽隔离结构时的掩膜层。
第二步，在硬掩膜层上涂覆光刻胶及曝光后，以光刻胶定义出深槽隔离结构的图案，通过对硬掩膜层进行刻蚀，将光刻胶的图案转移到硬掩膜层上，然后去除光刻胶。
第三步，以图案化的硬掩膜层为遮挡，刻蚀形成深槽隔离结构的沟槽；所述沟槽为多指型沟槽，比如为双沟槽结构。需要注意的是，所述多沟槽的总宽度，包含沟槽之间的间距，与传统的单沟槽结构的宽度相当，如图2中的总宽度A，对于80～200V工作电压的功率器件的深槽隔离结构来说，总宽度A为3～6μm，与传统单槽结构相同，沟槽之间的间距c为0.8～1.5μm，单个沟槽的宽度为1.5～2.5μm。
第四步，对深槽隔离结构的沟槽进行离子注入。
第五步，淀积形成深槽隔离结构的衬垫氧化层，所述衬垫氧化层覆盖于沟槽内壁。
第六步，对深槽隔离结构的沟槽进行填充。填充的材质为多晶硅或者氧化硅。当采用多晶硅填充沟槽时，所述多晶硅的淀积方法为低压多晶硅沉积法；当采用氧化硅填充沟槽时，采用低压TEOS工艺进行填充。沟槽宽度越大，填充的多晶硅或者氧化硅得厚度也越大，工艺时间及工艺成本也会增加，且布局对填充形貌的影响也越大。即深槽隔离结构的沟槽的宽度越大 , 则需要用更厚的低压多晶硅来填充，一般沟槽宽度小的填充形貌也会好于沟槽宽度大的。如果采用传统的单沟槽设计宽度是4um时，双沟槽的就可以设计成1.5um+ 1um + 1.5um；其中1.5um 是沟槽的宽度。
第七步，对填充满的沟槽进行化学机械平坦化工艺，使深槽隔离结构的表面平整。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种深槽隔离结构，提供一半导体衬底，在所述半导体衬底的表层具有多个STI沟槽，且所述的STI沟槽之间还具有重掺杂N型区；每一个STI沟槽中均具有深槽隔离结构的沟槽；所述的深槽隔离结构的沟槽向下深入到衬底中；深槽隔离结构的沟槽之间的衬底中形成N型深阱；N型深阱的侧边界与所述深槽隔离结构的沟槽抵靠接触；所述的STI沟槽之间的重掺杂N型区作为N型深阱的引出区；
所述的N型深阱下方还具有N型埋层，N型埋层的侧边界也与所述深槽隔离结构的沟槽抵靠接触；
其特征在于：所述的STI沟槽的中深槽隔离结构为双槽结构，每个STI沟槽中包含有两个沟槽，沟槽之间间隔一定距离，在横向上形成沟槽-衬底-沟槽的结构。
2.如权利要求1所述的深槽隔离结构，其特征在于：所述的半导体衬底上或者还包含有外延层，所述的深槽隔离结构的沟槽穿过外延层底部位于半导体衬底中；所述的N型埋层位于下层的衬底与上层的外延层之间，所述的N型深阱的深度不超过外延层的厚度。
3.如权利要求1或2所述的深槽隔离结构，其特征在于：所述的半导体衬底为硅衬底。
4.如权利要求1所述的深槽隔离结构，其特征在于：所述的深槽隔离结构的沟槽内填充的材质为多晶硅或者氧化硅。
5.如权利要求1所述的深槽隔离结构，其特征在于：所述的深槽隔离结构的双沟槽，双沟槽包含间距的总宽度为3～6μm，单沟槽的宽度为1.5～2.5μm，沟槽之间的间距为0.8～1.5μm。
6.一种制造如权利要求1所述的深槽隔离结构的工艺方法，其特征在于：包含如下的工艺步骤：
第一步，在半导体衬底上淀积形成刻蚀深槽隔离结构的硬掩膜层,
第二步，以光刻胶定义出深槽隔离结构的图案，通过对硬掩膜层进行刻蚀，将光刻胶的图案转移到硬掩膜层上，然后去除光刻胶；
第三步，以图案化的硬掩膜层为遮挡，刻蚀形成深槽隔离结构的沟槽；
第四步，对深槽隔离结构的进行离子注入；
第五步，淀积形成深槽隔离结构的衬垫氧化层；
第六步，对深槽隔离结构的沟槽进行填充；
第七步，对填充满的沟槽进行化学机械平坦化工艺。
7.如权利要求6所述的深槽隔离结构的工艺方法，其特征在于：所述第一步中，半导体衬底为硅衬底，同时，还可选择性地在半导体衬底上再淀积一层外延层。
8.如权利要求6所述的深槽隔离结构的工艺方法，其特征在于：所述第一步中，采用低压TEOS法形成刻蚀深槽隔离结构的硬掩膜层。
9.如权利要求6所述的深槽隔离结构的工艺方法，其特征在于：所述第六步中，填充沟槽的材质为多晶硅或者氧化硅；当采用多晶硅填充沟槽时，所述多晶硅的淀积方法为低压多晶硅沉积法；当采用氧化硅填充沟槽时，采用低压TEOS工艺进行填充。
10.如权利要求6所述的深槽隔离结构的工艺方法，其特征在于：所述第六步中，沟槽宽度越大，填充的多晶硅或者氧化硅得厚度也越大，工艺时间及工艺成本也会增加，且布局对填充形貌的影响也越大。
CN201910679618.8A 2019-07-26 2019-07-26 深槽隔离结构及工艺方法 Pending CN110416152A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910679618.8A CN110416152A (zh) 2019-07-26 2019-07-26 深槽隔离结构及工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910679618.8A CN110416152A (zh) 2019-07-26 2019-07-26 深槽隔离结构及工艺方法

Publications (1)

Publication Number Publication Date
CN110416152A true CN110416152A (zh) 2019-11-05

Family

ID=68363458

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910679618.8A Pending CN110416152A (zh) 2019-07-26 2019-07-26 深槽隔离结构及工艺方法

Country Status (1)

Country Link
CN (1) CN110416152A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111354677A (zh) * 2020-03-09 2020-06-30 上海华虹宏力半导体制造有限公司 深沟槽隔离结构的制备方法及半导体器件
CN113764331A (zh) * 2020-06-02 2021-12-07 格芯(美国)集成电路科技有限公司 在浅沟槽隔离区中具有多晶本体的场效应晶体管
CN115831989A (zh) * 2021-09-16 2023-03-21 北京弘图半导体有限公司 具有深沟隔离结构的图像传感器像素

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1507656A (zh) * 2001-05-04 2004-06-23 �����ɷ� 半导体工艺与集成电路
CN1518103A (zh) * 2003-01-17 2004-08-04 联华电子股份有限公司 Esd保护元件结构
CN101257039A (zh) * 2007-03-01 2008-09-03 国际商业机器公司 半导体结构及其制造方法
CN100452409C (zh) * 2004-06-16 2009-01-14 国际商业机器公司 在包括soi和体硅区域的半导体器件中sti的形成
CN102171826A (zh) * 2008-07-30 2011-08-31 特里昂科技公司 分立半导体器件和形成密封沟槽结终端的方法
CN103137618A (zh) * 2011-12-01 2013-06-05 台湾积体电路制造股份有限公司 局部载流子寿命减少
US20160163583A1 (en) * 2014-12-04 2016-06-09 Globalfoundries Singapore Pte. Ltd. Isolation scheme for high voltage device
US20180323187A1 (en) * 2017-05-05 2018-11-08 Newport Fab, LLC dba Jazz Semiconductor, Inc. Substrate Isolation For Low-Loss Radio Frequency (RF) Circuits

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1507656A (zh) * 2001-05-04 2004-06-23 �����ɷ� 半导体工艺与集成电路
CN1518103A (zh) * 2003-01-17 2004-08-04 联华电子股份有限公司 Esd保护元件结构
CN100452409C (zh) * 2004-06-16 2009-01-14 国际商业机器公司 在包括soi和体硅区域的半导体器件中sti的形成
CN101257039A (zh) * 2007-03-01 2008-09-03 国际商业机器公司 半导体结构及其制造方法
CN102171826A (zh) * 2008-07-30 2011-08-31 特里昂科技公司 分立半导体器件和形成密封沟槽结终端的方法
CN103137618A (zh) * 2011-12-01 2013-06-05 台湾积体电路制造股份有限公司 局部载流子寿命减少
US20160163583A1 (en) * 2014-12-04 2016-06-09 Globalfoundries Singapore Pte. Ltd. Isolation scheme for high voltage device
US20180323187A1 (en) * 2017-05-05 2018-11-08 Newport Fab, LLC dba Jazz Semiconductor, Inc. Substrate Isolation For Low-Loss Radio Frequency (RF) Circuits

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111354677A (zh) * 2020-03-09 2020-06-30 上海华虹宏力半导体制造有限公司 深沟槽隔离结构的制备方法及半导体器件
CN111354677B (zh) * 2020-03-09 2023-10-20 上海华虹宏力半导体制造有限公司 深沟槽隔离结构的制备方法及半导体器件
CN113764331A (zh) * 2020-06-02 2021-12-07 格芯(美国)集成电路科技有限公司 在浅沟槽隔离区中具有多晶本体的场效应晶体管
CN115831989A (zh) * 2021-09-16 2023-03-21 北京弘图半导体有限公司 具有深沟隔离结构的图像传感器像素

Similar Documents

Publication Publication Date Title
US7205630B2 (en) Method and apparatus for a semiconductor device having low and high voltage transistors
US8552526B2 (en) Self-aligned semiconductor trench structures
US7807532B2 (en) Method and structure for self aligned formation of a gate polysilicon layer
CN1985358A (zh) 使用不结合sti的半导体生长工艺形成的有源区
TW201419444A (zh) 半導體積體電路基板之絕緣結構及其製造方法
CN110416152A (zh) 深槽隔离结构及工艺方法
CN105633042B (zh) 超高纵横比接触件
US8546268B2 (en) Manufacturing integrated circuit components having multiple gate oxidations
CN101211769B (zh) 栅极结构制造方法
CN102315093B (zh) 沟槽填充后平坦化的工艺方法
US9431286B1 (en) Deep trench with self-aligned sinker
CN102214572B (zh) 在制造平面双极型晶体管中的间隔物形成
CN104617096B (zh) 硅埋入式数位线存取装置及其形成方法
US9130014B2 (en) Method for fabricating shallow trench isolation structure
TWI235450B (en) Method for producing semiconductor device
KR100606935B1 (ko) 반도체 소자의 제조방법
CN105826379A (zh) 半导体结构及其制作方法
US9437674B2 (en) Insulating trench forming method
US7442591B2 (en) Method of making a multi-gate device
CN104425350B (zh) 一种半导体器件及其制造方法
CN104851834A (zh) 一种半导体器件的制备方法
CN112397519B (zh) 一种半导体器件及其制备方法
KR100675878B1 (ko) 문턱전압 및 필드정지용 이온주입이 포함된 반도체장치의소자분리막 형성방법
KR100403317B1 (ko) 반도체소자의 제조방법
CN116454017A (zh) Soi衬底、soi衬底的制备方法及soi器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20191105