CN103794508A - 在半导体器件中使用氧化物层板来增加本体氧化物厚度 - Google Patents

在半导体器件中使用氧化物层板来增加本体氧化物厚度 Download PDF

Info

Publication number
CN103794508A
CN103794508A CN201310057477.9A CN201310057477A CN103794508A CN 103794508 A CN103794508 A CN 103794508A CN 201310057477 A CN201310057477 A CN 201310057477A CN 103794508 A CN103794508 A CN 103794508A
Authority
CN
China
Prior art keywords
thickness
approximately
substrate
layer
oxidation thing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310057477.9A
Other languages
English (en)
Inventor
金成龙
史蒂文·莱比格尔
克里斯托弗·纳萨尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of CN103794508A publication Critical patent/CN103794508A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

本发明涉及在半导体器件中使用氧化物层板来增加本体氧化物厚度。本发明描述了半导体器件以及用于制造这类器件的方法。通过以下各项来制造所述半导体器件：为半导体基底提供有源区；在所述基底的非有源部分中提供本体氧化物层，在所述器件的保护区域内所述本体氧化物层具有第一厚度；在所述本体氧化物层上以及在所述有源区中的基底上提供氧化物层板；在所述基底的有源区上形成栅极结构；以及在一部分基底和栅极结构上形成自对准的硅化物层；其中在这些过程之后在保护区域内本体氧化物层的最终厚度仍然基本上与所述第一厚度相同。可以增加本体氧化物层的厚度，而无需任何额外的加工步骤或任何额外的加工费用。还描述了其他实施方式。

Description

在半导体器件中使用氧化物层板来增加本体氧化物厚度
技术领域
本申请总体上涉及半导体器件以及制造这类半导体器件的方法。更具体地，本申请描述了包括氧化物层板的半导体器件，这些氧化物层板能够用于增加本体氧化物厚度。
背景技术
包括集成电路（IC）或者离散器件（discrete device）的半导体器件用于多种多样的电子装置中。IC器件（或者芯片，或离散器件）包括在半导体材料的基底表面上制造的小型化的电子线路。这种电路由许多重叠层组成，包括能够扩散到基底中的包含掺杂剂的层（称为扩散层），或者包含植入基底中的离子的层（植入层）。其他层是导体（多晶硅或金属层）或导电层之间的连接（通道或接触层）。IC器件或离散器件能够通过使用许多步骤的组合的层-层（叠层，layer-by-layer）方法来制造，这些步骤包括层生长、成像、沉积、蚀刻、掺杂和清洗。硅晶片典型地用作基底并且光刻法用于标记有待掺杂或有待沉积的基底的不同区域并且限定了多晶硅、绝缘体、或金属层。
硅的局部氧化（LOCOS）分离法被用于制造半导体集成电路的许多过程中。在LOCOS处理中，硅基底（或外延层）表面上的有源硅区域可以被相对厚的绝缘（或本体）氧化物区域电隔离。沉积的氮化硅的图案薄膜可以用于选择性地抑制氧化物生长（当需要有源硅区域时）。随后在绝缘的氧化物区域之间的这些有源硅区域中建造器件（例如二极管、晶体管、电阻器、电容以及其他微电子结构）。
由于半导体器件的尺寸在大小和节距（pitch）方面缩小，在紧密间隔的硅区域之间生长较厚且坚固的LOCOS氧化物变得越来越困难。这是因为当氧化物层靠近有源硅边缘时所述氧化物层变薄，形成典型的“鸟头”剖面。因此，如果有源区域如此接近以至于相对的鸟头相交，则绝不可能实现非常希望的厚度。综合这个问题，在生长之后使场氧化物暴露于减小其厚度的几个随后加工步骤，并且进一步减少其作为离子植入阻断剂的有效性。这些包括氧化物蚀刻与氧化物间隔物形成和其他加工步骤的结合。它们的作用是在横向和纵向两者上减少所有分离的氧化物区域。因为紧密间隔的有源区域之间的氧化物在开始时较薄，它更加成比例地被影响。
发明内容
本申请描述了半导体器件以及用于制造这类器件的方法。这些方法包括通过以下各项来制造半导体器件：为半导体基底提供有源区；在基底的非有源部分中提供本体氧化物层，所述本体氧化物层在器件的保护区中具有第一厚度；在本体氧化物层上以及在有源区的基底上提供氧化物层板；在基底的有源区上形成栅极结构；以及在基底和栅极结构的一部分上形成自对准（self-aligned）的硅化物层；其中在这些过程之后在保护区域中本体氧化物层的最终厚度保持与所述第一厚度基本上相同。在无需任何额外的加工步骤或任何额外的加工费的情况下，可以增加本体氧化物层的厚度。较厚的本体氧化物通过减少有源器件与基底之间的电容改善了器件性能，并且还可以增加器件与器件的隔离（击穿）电压。
附图说明
根据附图可更好地理解以下描述，其中：
图1示出包括基底、外延层和掩膜的半导体结构的一些实施方式；
图2示出包括场氧化物层的半导体结构的一些实施方式；
图3示出包括场氧化物层板（field plate oxide layer）的半导体结构的一些实施方式；
图4示出包括蚀刻的场氧化物层的半导体结构的一些实施方式；
图5示出包括多晶硅栅极层的半导体结构的一些实施方式；
图6示出包括TEOS氧化物层的半导体结构的一些实施方式；
图7示出包括在多晶硅栅极层的侧壁上形成的间隔物的半导体结构的一些实施方式；
图8示出包括自对准硅化物（salicide）氧化物层的半导体结构的一些实施方式；
图9示出包括自对准硅化物（salicide）层和最终氧化物剖面的半导体结构的一些实施方式；
图10示出包括基底、外延层和掩膜的半导体结构的一些实施方式；
图11示出包括包含场氧化物层的浅沟的半导体结构的一些实施方式；
图12示出包括场氧化物层板的半导体结构的一些实施方式。
附图说明了半导体器件的具体方面以及用于制造这类器件的方法。连同以下描述一起，附图说明并解释了这些方法以及通过这些方法生产的结构的原理。在这些图中，为了清楚的目的，层和区域的厚度是夸大的。在不同图中相同的参考数字代表相同的元件，因而不再重复它们的描述。当本文中使用术语在…上、附连到…上、或连接到…上时，一个物体（例如，材料、层、或基底等）可以在另一个物体上、附连到其上、或连接到其上，而无论所述一个物体是直接地在其他物体上、附连到其上、或连接到其上，还是在所述一个物体与其他物体之间存在一个或多个插入物体。同样，方向（例如，之上、之下、顶部、底部、侧面、向上、向下、低于、高于、上、下、水平、垂直、“x”、“y”“z”等）（如果提供的话），是相对的并且仅作为举例以及为了易于说明和讨论的目的而不作为限制来提供。此外，当参考元件列表时（例如，元件a、b、c），这种参考旨在自身包括所列元件中的任何一个、少于全部所列元件的任何组合、和/或全部所列元件的组合。
具体实施方式
下面的说明提供具体细节以便提供全面的理解。然而，熟练的技术人员应当理解的是在不利用这些具体细节的情况下，可以实施和使用这些半导体器件以及制造和使用这些器件的相关方法。实际上，这些半导体器件和相关方法可以通过修改所说明的器件和方法而投入实践，并且可以与行业中通常使用的任何其他装置和技术结合地使用。例如，当说明书涉及LDMOS半导体器件时，可将其修改成包括用作高压（HV）晶体管的漂移区场板的专用沉积氧化物层的任何其他类型的半导体器件，如HVNMOS、HVPMOS、和/或LDPMOS器件。
半导体器件以及制造这些半导体的方法的一些实施方式在附图中进行说明并且在此进行描述。在这些实施方式中，当半导体基底105首先提供为半导体结构100的一部分时，如图1中所示可以开始这些方法。任何半导体基底可以用作基底105。一些基底的实例包括单晶硅晶片、外延硅层、和/或结合的晶片（如在绝缘体硅片（SOI）技术中使用的）。同样，典型地用于电子器件的任何其他半导体材料可以用作在正确条件下用于基底105的材料，包括Ge、SiGe、GaN、C、和/或任何纯半导体或化合物半导体，如III-V或II-VI以及它们的变体。这些基底的任何一种或全部可能保持未掺杂或者掺杂有任何数量的p-型或n-型掺杂剂或掺杂剂的组合。在一些配置中，如图1所示，基底105包括单晶硅晶片，所述单晶硅晶片重度掺杂有任何类型或数量的n-型掺杂剂至希望的浓度。
半导体结构100可以可选地包括位于基底105上表面的一部分上的一个或者多个外延层（或“epi”）。在图1中，单个的外延层（或多个外延层）描述为外延层110。在一些配置中，外延层110基本上覆盖基底的整个上表面。当硅用作用于基底105的材料时，外延层110还包括硅。可以使用任何方法来提供一个或多个外延层110，包括任何外延沉积方法。在一些实例中，如图1所示，一个或多个外延层可以轻度掺杂有任何类型和数量的p-型掺杂剂。
在图1所示的实施方式中，可以使用为掩膜115提供希望的图案的任何光刻方法在外延层110的上表面上形成掩膜115。在一些配置中，掩膜包括氮化硅。当掩膜115就位时，该结构经受热氧化物处理，从而将外延层的暴露的上部硅表面氧化成本体氧化物层。在一些实施例中，如图2所示，本体氧化物层是场氧化物层120。任何热氧化物处理可用于产生场氧化物层120，包括在约900°C至约1250°C的温度下在含氧化物的气氛中（如O2、H2O和/或N2O），将所述结构加热约100至约10000分钟。
可以进行热氧化物处理直至获得场氧化物层120的希望的厚度。在一些实施方式中，场氧化物层120的厚度可以范围从约100至约50000埃。在其他实施方式中，场氧化物层的厚度可以范围从约1000至约10000埃。在又一其他实施方式中，场氧化物层的厚度可为约3770埃。在又一其他实施方式中，场氧化物层120的厚度可以是这些数量的任何组合或子范围。
如图2所示，在场氧化物层120形成后，然后可以使用任何方法来除去掩膜115，如干法或者湿法蚀刻。然后，氧化物层板可以是沉积在得到的结构上的覆盖物（blanket）。在一些配置中，氧化物层板是用作高压（HV）晶体管的漂移区场板的专用沉积氧化物层。在一些实施方式中，因为氧化物层板沉积在场氧化物层120上，氧化物层板可以是场氧化物层板125（如图2所示）。可以通过在约100°C至约1000°C的温度下在含氧气氛（例如O2、H2O、和/或N2O）中将所述结构加热约1至约500分钟直至获得希望的厚度（取决于器件要求），来沉积场氧化物层板125。在一些实施方式中，场氧化物层板125的厚度可以范围从约100至约10000埃。在其他实施方式中，场氧化物层板125的厚度可以范围从约500至约5000埃。在又一其他实施方式中，场氧化物层板125的厚度可以是这些数量的任何组合或子范围。
然后，如图3所示，可以使用为第二掩膜提供希望的图案的任何光刻方法在场氧化物层板125上形成第二掩膜127。第二掩膜127使将被除去的场氧化物层板125的多个部分暴露。然后，如图4所示，可以使用蚀刻方法来除去未被第二掩膜127覆盖的场氧化物层板125的暴露部分，留下图案化的场氧化物层板130仍然在场氧化物层120上以及在器件的有源区上（当稍后将形成晶体管时）。
在一些配置中，在保护区域B中场氧化物层120和图案化的场氧化物层板130的结合厚度（第一结合厚度）范围从约1000至约20000埃，而在非保护区域A中第一结合厚度可以范围从约1000至约20000埃。在其他配置中，在保护区域B中第一结合厚度范围从约2000至约10000埃，而在非保护区域A中第一结合厚度可以范围从约2000至约10000埃。在又一其他配置中，在保护区域B中第一结合厚度可以为约4630埃，而在非保护区域A中第一结合厚度为约3410埃。在又一其他实施方式中，第一结合厚度可以是这些数量的任何组合或子范围。
如图5所示，然后在所述结构的有源区的外延层110的上表面上形成栅极绝缘层132。栅极绝缘层132可以包括任何高质量的电介质材料，包括氧化硅。在栅极绝缘层是栅极氧化物层的实施方式中，它可以通过使用热氧化物方法通过在含氧气氛中加热直至达到希望的厚度来形成。
接下来，然后可以在栅极绝缘层132以及有源区的图案化的场氧化物层板130的一部分上形成多晶硅（或者其他导电金属）栅极层135。如图6中所示，然后可以通过覆盖物沉积来形成多晶硅（或其他导电金属）栅极135，然后将多晶硅（或者其他导电金属）层图案化直至形成希望的图案。在一些配置中，可以在多晶硅层图案化之前或图案化时将其掺杂，以便所得到的栅极135包含具有任何希望浓度的一种或多种掺杂剂。
如图6所示，可以在所得到的结构上形成绝缘层140。在一些实施方式中，可以通过沉积任何已知的绝缘材料（即，由原硅酸四乙酯或TEOS形成的氧化硅）直至其基本上覆盖该结构的整个上表面来形成绝缘层140。可以使用任何沉积方法来进行绝缘材料的沉积，包括可以产生高度一致的步骤覆盖率的任何化学气相沉积（CVD）法。
然后，如图7所示，可以使用任何方法将绝缘层和140和绝缘层132回蚀（etch back），以便间隔物145保持在多晶硅栅极135的侧面上。在这个回蚀过程之后，在保护区域B中场氧化物层120和图案化的场氧化物层板130的结合厚度（第二结合厚度）范围从约2000至约10000埃，而在非保护区域A中第二结合厚度可以范围从约1000至约9000埃。在其他配置中，在保护区域中第二结合厚度范围从约3000至约8000埃，而在非保护区域A中第二结合厚度可以范围从约2000至约7000埃。在又一其他配置中，在保护区域B中第二结合厚度可以为约4210埃，而在非保护区域A中第二结合厚度可以为约2950埃。在又一其他实施方式中，第二结合厚度可以是这些数量的任何组合或子范围。
接下来，进行自对准硅化物（或salicide）过程以减少器件有源区中晶体管的源极电阻、漏极电阻以及栅极电阻。在这个过程中，可以沉积自对准硅化物（salicide）氧化物层150以达到图8所示的结构。在一些实施方式中，自对准硅化物（salicide）氧化物层150的厚度可以范围从约100至约5000埃。在其他实施方式中，自对准硅化物（salicide）氧化物层150的厚度可以范围从约200至约2500埃。在又一其他实施方式中，自对准硅化物（salicide）氧化物层150的厚度可以是这些数量的任何组合或子范围。
如图9中所示，当蚀刻自对准硅化物（salicide）氧化物层150以便使外延层110的多个部分暴露时，继续进行自对准硅化物（salicide）过程，然后在这些暴露的硅表面上形成多晶硅栅极135和硅化物层155。在这个过程中，可以形成掩膜（未显示）并且用于蚀刻掉其中形成硅化物层155的区域中的自对准硅化物（salicide）氧化物层150。在将这些硅表面暴露之后，沉积金属（如钴、钨、铂、钛、或它们的组合）层。在足够高的温度下进行金属沉积，以便使沉积的金属与硅反应，从而形成硅化物层155的硅化物材料。然后除去金属未反应的部分，并且然后回蚀自对准硅化物（salicide）氧化物层150。在其他配置中，自对准硅化物（salicide）氧化物层150未被回蚀，其条件是保护区域与非保护区域之间的氧化物厚度差保持基本上相同。
在自对准硅化物（salicide）过程之后，在一些配置中，在场氧化物层120的保护区B中的最终氧化物剖面保持与由热氧化过程形成的初始场氧化物层120的厚度基本上相同。因此，在一些实施方式中，在保护区B中最终氧化物厚度可以范围从约1000至约10000埃。在其他实施方式中，这种最终氧化物厚度可以范围从约2000至约8000埃。在又一其他实施方式中，最终的氧化物厚度可以为约3960埃。相对于3770埃的初始厚度，存在仅约80埃的损失或者仅约2%的损失。实际上，在其他实施方式中，厚度损失可以范围高达约10%。并且在又一其他实施方式中，厚度损失可以范围从约10%至约50%。
在自对准硅化物（salicide）过程之后，在场氧化物层120的非保护区A中最终氧化物剖面保持略小于由热氧化过程形成的初始场氧化物层120的厚度。因此，在一些实施方式中，在非保护区域A中最终氧化物厚度可以范围从约100至约5000埃。在其他实施方式中，最终氧化物厚度可以范围从约1000至约4000埃。在又一其他实施方式中，最终氧化物厚度可以为约2500埃。相对于3770埃的初始厚度，存在仅约1270埃的损失或者仅约34%的损失。实际上，在其他实施方式中，厚度损失可以范围高达约50%。并且在又一其他实施方式中，厚度损失可以范围从约50%至约100%。
在其他实施方式中，本文中所述的方法可以替代场氧化物隔离方法用于浅沟槽隔离方法中。在这些实施方式中，如图10至12所示，可以用基底105、外延层110，以及基本上类似于掩膜115仅配置略有不同的掩膜215来形成半导体结构200。接下来，如图11所示，在外延层110中可以形成浅沟槽结构（或沟槽）205。可以通过任何方法形成沟槽205，包括使用可以蚀刻外延层110的材料的任何蚀刻剂通过掩膜215蚀刻外延层110。在生成沟槽205之后，然后去除掩膜215。然后，在沟槽205中形成氧化物材料，形成本体氧化物层（或者浅沟槽氧化物层220）。可以在氧化物层220上形成氧化物层板210（基本上类似于氧化物层板130）。然后，基本上类似于上述包含场氧化物层的器件加工该结构。
如上所述，不论半导体器件包括场氧化物隔离还是浅沟槽隔离，可以进行另外的处理以完成半导体器件。这种另外的处理包括形成源极区和漏极区、将它们连接至源极触点和漏极触点、封装器件、通过沿着在晶片上已经形成的划线锯开将它们与它们从中形成的晶片分开。然后，将封装器件连接至印刷电路板（PCB）并且用于任何电子设备中，如便携式计算机、磁盘驱动器、USB控制器、便携式音频设备、或任何其他便携式电子设备。
这些方法和在这些方法期间形成的半导体结构显示出数种令人感兴趣的特征。首先，这些结构包括较厚的场（或本体）氧化物层。因为较厚的场氧化物通过降低有源器件与基底之间的电容以及增加器件与器件的隔离（击穿）电压改善了集成电路（IC）性能，增加场氧化物厚度可能是重要的。因为厚度受过程的热预算（thermal budget）、侵蚀、和应力的限制，在一些常规器件中难以获得这样增加的厚度。在沉积之后，对场氧化物层进行可以减少这种厚度的几个随后的氧化物蚀刻步骤（间隔物回蚀、自对准硅化物（salicide）限定回蚀、双栅极氧化物蚀刻等）。但是本文中描述的方法可以增加场氧化物厚度并且可以保护场氧化物避免这些随后的蚀刻步骤，否则这些蚀刻步骤可以移除约1000至约3000埃。
第二，在无需任何另外的加工步骤或任何另外的加工花费的情况下，可以实现这种增加的厚度。本发明中描述的方法具有用作HV晶体管的漂移区场板的专用的沉积氧化物（LNDMOS、HVNMOS和HVPMOS）。这种氧化物板可以基本上沉积在整个晶片上，并且通过光刻法和蚀刻顺序选择性地去除。通过不去除这个氧化物层板，不但保护下面的场氧化物层免受随后氧化物蚀刻步骤，而且还可以增加厚度。
应当理解的是，本文中提供的所有材料类型仅用于说明性目的。因此，当特定的掺杂剂是n-型和p-型掺杂剂名称时，任何其他已知的n-型和p-型掺杂剂（或这类掺杂剂的组合）可以用于半导体器件中。同时，虽然通过参考特定类型的导电性（P或N）说明了本发明的器件，通过适当的修改这些器件可以配置有相同类型掺杂剂的组合，或者可以配置有相反类型的导电性（分别地N或P）。
本申请还涉及通过以下方法制造的半导体器件，所述方法包括：为半导体基底提供有源区，在基底的非有源部分中提供本体氧化物层，所述本体氧化物层在器件的保护区域中具有第一厚度，在本体氧化物层上以及在有源区的基底上提供氧化物层板，在基底的有源区上形成栅极结构，以及在基底和栅极结构的一部分上形成自对准的硅化物层，其中在这些过程之后在保护区域中本体氧化物层的最终厚度保持与第一厚度基本上相同。
除了任何前面指出的修改，本领域技术人员可以设计出许多其他变型和替代安排，而不偏离本说明书的精神和范围，并且所附权利要求旨在包括这类修改和安排。因此，尽管以上已经结合目前被认为是最实用和最优选的方面具体地并且详细地说明了该信息，本领域普通技术人员应当清楚的是可以做出多种修改，包括，但不限于，操作和使用的形式、功能、方式，而不偏离在本文中提出的原则和概念。而且，如本文中使用的，实施例仅是说明性的，并且不应解释为以任何方式进行限制。

Claims (20)

1.一种用于制造半导体器件的方法，包括：
为半导体基底提供有源区；
在所述基底的非有源部分中提供本体氧化物层，所述本体氧化物层在所述器件的保护区中具有第一厚度；
在所述本体氧化物层上以及在所述有源区的基底上提供氧化物层板；
在所述基底的有源区中形成栅极结构；以及
在所述基底和所述栅极结构的一部分上形成自对准的硅化物层；
其中所述第一厚度与最终厚度之间差异为小于约10%。
2.根据权利要求1所述的方法，其中所述本体氧化物层包括通过热氧化过程形成的场氧化物层。
3.根据权利要求1所述的方法，其中所述第一厚度范围从约1000至约20000埃。
4.根据权利要求3所述的方法，其中所述第一厚度范围从约2000至约10000埃。
5.根据权利要求1所述的方法，其中所述最终厚度范围从约1000至约10000埃。
6.根据权利要求5所述的方法，其中所述最终厚度范围从约2000至约8000埃。
7.根据权利要求1所述的方法，其中所述第一厚度与所述最终厚度之间的差异范围小于约2%。
8.根据权利要求1所述的方法，其中在这些过程之后在所述保护区中本体氧化物层的最终厚度保持与所述第一厚度基本上相同。
9.根据权利要求1所述的方法，进一步包括通过覆盖沉积氧化物材料来提供氧化物层板，然后使用掩膜来蚀刻所述氧化物材料从而在所述本体氧化物层上以及在所述有源区的基底上留下所述氧化物材料。
10.一种用于制造LDMOS半导体器件的方法，包括
为半导体基底提供有源区；
在所述基底的非有源部分中提供本体氧化物层，所述本体氧化物层在所述器件的保护区中具有第一厚度；
在所述本体氧化物层上以及在所述有源区的基底上提供氧化物层板；
在所述基底的有源区上形成栅极结构；以及
在所述基底和栅极结构的一部分上形成自对准的硅化物层；
其中在这些过程之后在所述保护区中所述本体氧化物层的最终厚度保持与所述第一厚度基本上相同。
11.根据权利要求10所述的方法，其中所述本体氧化物层包括通过热氧化过程形成的场氧化物层。
12.根据权利要求10所述的方法，其中所述第一厚度范围从约1000至约20000埃。
13.根据权利要求12所述的方法，其中所述第一厚度范围从约2000至约10000埃。
14.根据权利要求10所述的方法，其中所述最终厚度范围从约1000至约10000埃。
15.根据权利要求14所述的方法，其中所述最终厚度范围从约2000至约8000埃。
16.根据权利要求10所述的方法，其中所述第一厚度与所述最终厚度之间的差异范围小于约2%。
17.根据权利要求10所述的方法，其中在这些过程之后在所述保护区中所述本体氧化物层的最终厚度保持与所述第一厚度基本上相同。
18.根据权利要求10所述的方法，进一步包括通过覆盖沉积氧化物材料来提供所述氧化物层板，然后使用掩膜来蚀刻所述氧化物材料从而在所述本体氧化物层上以及在所述有源区的基底上留下所述氧化物材料。
19.一种用于制造半导体器件的方法，包括：
为半导体基底提供有源区；
在所述基底的非有源部分中提供本体氧化物层，所述本体氧化物层在所述器件的保护区中具有第一厚度；
在所述本体氧化物层上以及在所述有源区的基底上提供氧化物层板；
在所述基底的所述有源区中形成栅极结构；以及
在所述基底和所述栅极结构的一部分上形成自对准的硅化物层；
其中所述第一厚度与最终厚度之间的差异小于约2%。
20.根据权利要求1所述的方法，其中所述第一厚度与所述最终厚度之间的差异为约80埃。
CN201310057477.9A 2012-10-31 2013-02-22 在半导体器件中使用氧化物层板来增加本体氧化物厚度 Pending CN103794508A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/665,414 US8822296B2 (en) 2012-10-31 2012-10-31 Use of plate oxide layers to increase bulk oxide thickness in semiconductor devices
US13/665,414 2012-10-31

Publications (1)

Publication Number Publication Date
CN103794508A true CN103794508A (zh) 2014-05-14

Family

ID=50547625

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310057477.9A Pending CN103794508A (zh) 2012-10-31 2013-02-22 在半导体器件中使用氧化物层板来增加本体氧化物厚度

Country Status (3)

Country Link
US (1) US8822296B2 (zh)
CN (1) CN103794508A (zh)
TW (1) TW201417165A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105655397B (zh) * 2014-11-10 2019-03-12 无锡华润矽科微电子有限公司 一种集成退磁采样器件的hvmos及退磁采样电路
CN112635541B (zh) * 2019-10-08 2022-08-12 无锡华润上华科技有限公司 Ldmos器件及其制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050275058A1 (en) 2004-05-28 2005-12-15 Leibiger Steven M Method for enhancing field oxide and integrated circuit with enhanced field oxide
US7855422B2 (en) * 2006-05-31 2010-12-21 Alpha & Omega Semiconductor, Ltd. Formation of high sheet resistance resistors and high capacitance capacitors by a single polysilicon process
US8829615B2 (en) * 2011-09-02 2014-09-09 Macronix International Co., Ltd. MOS device and method of manufacturing the same

Also Published As

Publication number Publication date
TW201417165A (zh) 2014-05-01
US8822296B2 (en) 2014-09-02
US20140120694A1 (en) 2014-05-01

Similar Documents

Publication Publication Date Title
CN104078462B (zh) 半导体器件及其制造方法
US6566713B2 (en) Semiconductor device and manufacturing method thereof
US6674128B1 (en) Semiconductor-on-insulator device with thermoelectric cooler on surface
US8643093B2 (en) Semiconductor device and method of manufacturing the same
US7517742B2 (en) Area diode formation in SOI application
KR100271265B1 (ko) 비정질화된폴리실리콘을사용하는서브미크론마이크로일렉트로닉스응용을위한자기정렬poci₃제조방법
CN103794508A (zh) 在半导体器件中使用氧化物层板来增加本体氧化物厚度
US20240038580A1 (en) Locos or siblk to protect deep trench polysilicon in deep trench after sti process
KR20090064659A (ko) 반도체 소자 및 이의 제조방법
US9337259B2 (en) Structure and method to improve ETSOI MOSFETS with back gate
TW201308518A (zh) 用於改善之閂鎖抗擾性的主動磚式安置
JP2005039057A (ja) 半導体装置およびその製造方法
KR100906557B1 (ko) 반도체소자 및 그 제조방법
US6812149B1 (en) Method of forming junction isolation to isolate active elements
US8729662B2 (en) Semiconductor device and manufacturing method thereof
JP2009054828A (ja) 半導体装置およびその製造方法
JP6354381B2 (ja) 半導体装置及びその製造方法
US9502508B2 (en) Method for manufacturing isolation structure integrated with semiconductor device
KR20090057737A (ko) 이온주입에 의한 소자 분리 방법 및 구조
KR100774788B1 (ko) 반도체 소자의 제조방법 및 구조
KR101289121B1 (ko) 반도체 소자 및 이의 제조방법
JP2006049663A (ja) 半導体装置の製造方法
JP5238940B2 (ja) 半導体装置の製造方法
JP5071652B2 (ja) 半導体装置
KR20060009422A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140514