CN108922857B - 界面缺陷表征结构及界面缺陷检测装置 - Google Patents

界面缺陷表征结构及界面缺陷检测装置 Download PDF

Info

Publication number
CN108922857B
CN108922857B CN201811056823.0A CN201811056823A CN108922857B CN 108922857 B CN108922857 B CN 108922857B CN 201811056823 A CN201811056823 A CN 201811056823A CN 108922857 B CN108922857 B CN 108922857B
Authority
CN
China
Prior art keywords
layer
gate
substrate
interface defect
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811056823.0A
Other languages
English (en)
Other versions
CN108922857A (zh
Inventor
杨盛玮
韩坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201811056823.0A priority Critical patent/CN108922857B/zh
Publication of CN108922857A publication Critical patent/CN108922857A/zh
Application granted granted Critical
Publication of CN108922857B publication Critical patent/CN108922857B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明涉及半导体制造技术领域，尤其涉及一种界面缺陷表征结构及界面缺陷检测装置。所述界面缺陷表征结构包括：衬底；栅介质层，位于所述衬底表面；栅极层，包括位于所述栅介质层表面的第一栅极层和位于所述栅介质层沿沟道宽度方向上的相对两侧的第二栅极层，所述第一栅极层与所述第二栅极层掺杂的离子类型相反。本发明能够有效的表征栅介质层与栅极层接触界面的缺陷密度。

Description

界面缺陷表征结构及界面缺陷检测装置
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种界面缺陷表征结构及界面缺陷检测装置。
背景技术
随着技术的发展，半导体工业不断寻求新的方式生产，以使得存储器装置中的每一存储器裸片具有更多数目的存储器单元。在非易失性存储器中，例如NAND存储器，增加存储器密度的一种方式是通过使用垂直存储器阵列，即3D NAND(三维NAND)存储器；随着集成度的越来越高，3D NAND存储器已经从32层发展到64层，甚至更高的层数。
在3D NAND存储器等集成电路中，于有限芯片面积上提供并操作着数量庞大的电路组件，例如晶体管。在使用金属氧化物半导体(Metal Oxide Semiconductor，MOS)技术所制作的集成电路中，所运用的是场效应晶体管(Field Effect Transistor，FET)。一般来说，场效应晶体管包括n-型MOS管(即NMOS)和p-型MOS管(即PMOS)。在集成电路的制造过程中，场效应晶体管可以被制造为各种形式及组态，例如平面型FET装置或者三维FET装置等。
对场效应晶体管性能的可靠性评估，是集成电路工艺开发过程中的重要部分。然而，对场效应晶体管中的栅介质层(Gate Oxide)的可靠性评估，是前段中重要的项目，主要用于评估前段介电材料的性能。集成电路制造过程中的很多工艺都可能影响到栅介质层的上下界面，从而影响到栅介质层的TDDB(Time Dependent Dielectric Breakdown，与时间相关电介质击穿)，表现出极性的依赖。因此，如何有效的表征栅介质层上下界面的缺点密度显得非常重要。但是，现有技术中并没有有效表征栅介质层界面缺陷的方法。
因此，如何有效的表征栅介质层界面缺陷，是目前亟待解决的技术问题。
发明内容
本发明提供一种界面缺陷表征结构及界面缺陷检测装置，用于解决现有技术中不能有效表征栅介质层界面缺陷的问题。
为了解决上述问题，本发明提供了一种界面缺陷表征结构，包括：
衬底；
栅介质层，位于所述衬底表面；
栅极层，包括位于所述栅介质层表面的第一栅极层和位于所述栅介质层沿沟道宽度方向上的相对两侧的第二栅极层，所述第一栅极层与所述第二栅极层掺杂的离子类型相反。
优选的，所述衬底内具有掺杂区；
所述掺杂区与所述栅介质层对应设置，且与所述第二栅极层所掺杂的离子类型相同。
优选的，还包括：
第一导电插塞，一端与所述衬底接触、另一端用于接收第一检测电信号；
第二导电插塞，一端与所述第一栅极层接触、另一端用于接收第二检测电信号；
第三导电插塞，一端与所述第二栅极层接触、另一端用于接收第三检测电信号。
优选的，所述掺杂区与所述第二栅极层均为p-型离子掺杂，所述第一栅极层为n-型离子掺杂。
优选的，所述掺杂区与所述第二栅极层均为n-型离子掺杂，所述第一栅极层为p-型离子掺杂。
优选的，所述掺杂区的离子掺杂浓度大于所述第二栅极层的离子掺杂浓度。
优选的，所述第一栅极层的离子掺杂浓度与所述第二栅极层的离子掺杂浓度相同。
优选的，还包括：
位于所述衬底内的浅沟槽隔离区，所述浅沟槽隔离区位于所述栅介质层沿所述沟道宽度方向上的相对两侧；
所述第二栅极层至少部分覆盖所述浅沟槽隔离区。
为了解决上述问题，本发明还提供了一种界面缺陷检测装置，用于对如上述任一项所述的界面缺陷表征结构进行界面缺陷检测，包括：
检测部，用于分别向所述衬底、所述第一栅极层、所述第二栅极层施加电信号，以检测所述栅介质层与所述第一栅极层接触界面的缺陷密度。
优选的，所述检测部为电荷泵。
本发明提供的界面缺陷表征结构及界面缺陷检测装置，通过沿晶体管沟道的宽度方向延长栅极层的长度，使得栅极层包括位于栅介质层表面的第一栅极层和位于栅介质层相对两侧的第二栅极层，并对第一栅极层和第二栅极层进行相反类型的离子掺杂，从而形成一个倒置的MOS管结构，便于对衬底、第一栅极层和第二栅极层施加电压，以表征所述栅介质层与所述栅极层接触界面的缺陷密度。
附图说明
附图1是本发明第一具体实施方式中界面缺陷表征结构沿晶体管沟道长度方向的截面示意图；
附图2是本发明第一具体实施方式中界面缺陷表征结构沿晶体管沟道宽度方向的截面示意图；
附图3是本发明第一具体实施方式中界面缺陷表征结构的电路结构示意图；
附图4是本发明第一具体实施方式中界面缺陷表征结构的形成方法流程图；
附图5是本发明第一具体实施方式中界面缺陷的表征方法的流程图；
附图6是本发明第二具体实施方式中界面缺陷表征结构沿晶体管沟道宽度方向的截面示意图。
具体实施方式
下面结合附图对本发明提供的界面缺陷表征结构及界面缺陷检测装置的具体实施方式做详细说明。
第一具体实施方式
在场效应晶体管结构中，栅介质层和栅极依次层叠设置于衬底的表面。因此，针对栅介质层与衬底接触的下界面和栅介质层与栅极接触的上界面的缺陷密度的评估是对栅介质层可靠性评估的主要构成部分之一。由于针对栅介质层与衬底接触的下界面的性能进行评估，主要是针对场效应晶体管沟道区域的缺陷密度进行评估，因此，可以采用电荷泵(Charge Pumping，CP)的测试方式进行表征。但是，对于栅介质层与栅极接触的上界面的缺陷密度，还没有有效的表征手段。
为了有效对栅介质层与栅极接触的上界面的缺陷密度进行表征，本具体实施方式提供了一种界面缺陷表征结构，附图1是本发明第一具体实施方式中界面缺陷表征结构沿晶体管沟道长度方向的截面示意图，附图2是本发明第一具体实施方式中界面缺陷表征结构沿晶体管沟道宽度方向的截面示意图，附图3是本发明第一具体实施方式中界面缺陷表征结构的电路结构示意图。
如图1-图3所示，本具体实施方式提供的界面缺陷表征结构，包括：衬底11；栅介质层13，位于所述衬底11表面；栅极层，包括位于所述栅介质层13表面的第一栅极层141和位于所述栅介质层13沿沟道宽度方向上的相对两侧的第二栅极层142，所述第一栅极层141与所述第二栅极层142掺杂的离子类型相反。
优选的，所述衬底11内具有掺杂区12；所述掺杂区12与所述栅介质层13对应设置，且与所述第二栅极层142所掺杂的离子类型相同。
具体来说，如图1所示，沿场效应晶体管沟道的长度方向，源极区15与漏极区16自所述衬底11形成有所述栅介质层13的表面向所述衬底11内部延伸，且所述源极区15与所述漏极区16分布于所述栅介质层13的相对两侧。如图2所示，为了不影响所述场效应晶体管的正常功能，所述栅极层沿所述场效应晶体管沟道的宽度方向延伸，形成位于所述栅介质层13表面的第一栅极层141以及延伸出所述栅介质层13的第二栅极层142。其中，所述宽度方向是与所述长度方向垂直的方向。同时，通过控制所述第一栅极层141与所述第二栅极层142掺杂的离子类型相反，使得所述第一栅极层141与所述第二栅极层142之间构成PN结，从而在对所述衬底11、所述第一栅极层141、所述第二栅极层142施加电信号后，由所述衬底11、所述第一栅极层141、所述第二栅极层142共同构成一个倒置的MOS管结构，如图3所示：所述衬底11相当于所述MOS管的栅极31，位于所述栅介质层13一侧的所述第二栅极层142相当于所述MOS管的源极32，位于所述栅介质层13另一侧的所述第二栅极层142相当于所述MOS管的漏极33，所述第一栅极层141相当于所述MOS管的基极34。通过构造倒置的MOS管结构，便可采用现有的界面缺陷表征方式对所述栅介质层13与所述第一栅极141接触界面的缺陷密度进行表征。
为了便于向所述界面缺陷表征结构中的各部件施加电压，优选的，本具体实施方式提供的界面缺陷表征结构还包括：
第一导电插塞25，一端与所述衬底11接触、另一端用于接收第一检测电信号；
第二导电插塞23，一端与所述第一栅极层141接触、另一端用于接收第二检测电信号；
第三导电插塞24，一端与所述第二栅极层142接触、另一端用于接收第三检测电信号。
优选的，所述掺杂区12与所述第二栅极层142均为p-型离子掺杂，所述第一栅极层141为n-型离子掺杂。即由所述衬底11、所述第二栅极层142以及所述第一栅极层141共同构成一倒置的NMOS管结构。
优选的，所述掺杂区12的离子掺杂浓度大于所述第二栅极层142的离子掺杂浓度。更优选的，所述第一栅极层141的离子掺杂浓度与所述第二栅极层142的离子掺杂浓度相同。采用上述结构，可以有效减小所述掺杂区12的电阻，从而提高所述界面缺陷表征结构的整体电响应速度。更优选的，所述掺杂区12的离子掺杂浓度为1×1015/cm3～5×1018/cm3，所述第一栅极层141的离子掺杂浓度为1×1015/cm3～5×1015/cm3，所述第二栅极层142的离子掺杂浓度为1×1015/cm3～5×1015/cm3。
为了进一步提高界面表征的准确度，优选的，所述界面缺陷表征结构还包括：
位于所述衬底11内的浅沟槽隔离区22，所述浅沟槽隔离区22位于所述栅介质层13沿所述沟道宽度方向上的相对两侧；
所述第二栅极层142至少部分覆盖所述浅沟槽隔离区22。
不仅如此，本具体实施方式还提供了一种界面缺陷检测装置。所述界面缺陷检测装置用于对上述任一项所述的界面缺陷表征结构进行界面缺陷检测，并包括检测部。所述检测部，用于分别向所述衬底11、所述第一栅极层141和所述第二栅极层142施加电信号，以检测所述栅介质层13与所述第一栅极层141接触界面的缺陷密度。优选的，所述检测部为电荷泵。
具体来说，通过所述电荷泵对作为所述MOS管的栅极31的所述衬底11周期性的施加脉冲电压、作为所述基极34的所述第一栅极层141接地、作为所述源极32和所述漏极33的所述第二栅极层142施加反向偏压，使得所述界面缺陷表征结构在反型状态与积累状态之间进行变换。在所述反型状态时，来自所述第二栅极层142的少数载流子填充所述栅介质层13与所述第一栅极层141的接触界面；在所述积累状态时，来自于所述第一栅极层141的多数载流子与填充于所述栅介质层13与所述第一栅极层141的接触界面的所述少数载流子复合，形成电荷泵电流。通过分析所述电荷泵电流，即可表征所述栅介质层13与所述第一栅极层141的接触界面的缺陷密度。
不仅如此，本具体实施方式还提供了一种界面缺陷表征结构的形成方法，附图4是本发明第一具体实施方式中界面缺陷表征结构的形成方法流程图，本具体实施方式中所形成的界面缺陷表征结构参见图1-图3。如图1-图4所示，本具体实施方式提供的界面缺陷表征结构的形成方法，包括如下步骤：
步骤S41，提供一衬底11，所述衬底11表面具有一栅介质层13。其中，所述衬底11优选为硅衬底。
步骤S42，形成栅极层于所述衬底11上，所述栅极层包括位于所述栅介质层13表面的第一栅极层141和位于所述栅介质层13沿沟道宽度方向的相对两侧的第二栅极层142，所述第一栅极层141与所述第二栅极层142掺杂的离子类型相反。
优选的，所述衬底11内具有与所述栅介质层13对应设置、并采用第一类型离子掺杂的掺杂区12；形成栅极层于所述衬底11上包括：
形成栅极材料层于所述栅介质层13及所述衬底11表面；
对所述栅极材料层中的第一区域进行第二类型离子掺杂，形成所述第一栅极层141；
对所述栅极材料层中的第二区域进行第一类型离子掺杂，形成所述第二栅极层142。
在本具体实施方式中第一类型离子为p-型离子，第二类型离子为n-型离子，以在所述第一栅极层141与所述第二栅极层142之间形成PN结。具体来说，形成栅极材料层于所述栅介质层13及所述衬底11表面的具体步骤包括：沉积多晶硅材料于所述栅介质层13及所述衬底11表面，形成所述栅极材料层。可以采用化学气相沉积、物理气相沉积或者等离子体沉积工艺沉积多晶硅材料于所述栅介质层13及所述衬底11表面。在对所述多晶硅材料层中的第一区域进行n-型离子掺杂以及对所述多晶硅材料层中的第二区域进行p-型离子掺杂的过程中，可以采用IMP(Ionized Metal Plasma，离子化金属等离子体溅射)工艺。其中，所述第一栅极层141与所述第二栅极层142的离子掺杂浓度，可以与包括所表征的栅介质层的晶体管中源极15、漏极16的离子掺杂浓度相同。优选的，所述掺杂区12的离子掺杂浓度大于所述第二栅极层141的离子掺杂浓度。优选的，第一栅极层141的离子掺杂浓度与所述第二栅极层142的离子掺杂浓度相同。
优选的，所述衬底11还包括位于所述衬底11内、且分布于所述栅介质层13沿所述沟道宽度方向的相对两侧的浅沟槽隔离区22；
所述第二栅极层至少部分覆盖所述浅沟槽隔离区22。
优选的，形成栅极层于所述衬底11上之后，还包括：
沉积绝缘材料于所述第一栅极层141、所述第二栅极层142和所述衬底11表面，形成介质层；
刻蚀所述介质层，同时形成贯穿至所述衬底11表面的第一通孔、贯穿至所述第一栅极层141表面的第二通孔、贯穿至所述第二栅极层142表面的第三通孔；
沉积导电材料于所述第一通孔、所述第二通孔和所述第三通孔内，同时形成与所述衬底接触的第一导电插塞25、与所述第一栅极层141接触的第二导电插塞23和与所述第二栅极层142接触的第三导电插塞24。其中，所述导电材料优选为钨。
不仅如此，本具体实施方式还提供了一种界面缺陷的表征方法，附图5是本发明第一具体实施方式中界面缺陷的表征方法的流程图，本具体实施方式中所表征的界面结构参见图1、图2。如图1、图2及图5所示，本具体实施方式提供的界面缺陷的表征方法，包括如下步骤：
步骤S51，形成一表征结构，所述表征结构包括衬底11以及位于所述衬底11表面的栅介质层13及栅极层，所述栅极层包括位于所述栅介质层13表面的第一栅极层141和位于所述栅介质层13沿沟道宽度方向上的相对两侧的第二栅极层142，所述第一栅极层141与所述第二栅极层142掺杂的离子类型相反；
步骤S52，分别向所述衬底11、所述第一栅极层141、所述第二栅极层142施加电信号，表征所述栅介质层13与所述第一栅极层141接触界面的缺陷密度。
优选的，形成一表征结构的具体步骤包括：
提供一衬底11，所述衬底11表面具有一栅介质层13；
形成栅极层于所述衬底上，所述栅极层包括位于所述栅介质层13表面的第一栅极层141和位于所述栅介质层13沿沟道宽度方向上的相对两侧的第二栅极层142，所述第一栅极层141与所述第二栅极层142掺杂的离子类型相反。
优选的，所述衬底11具有位于所述栅介质层13沿所述沟道宽度方向上的相对两侧、且位于所述衬底11内的浅沟槽隔离区22；所述第二栅极层142至少部分覆盖所述浅沟槽隔离区22。
优选的，所述衬底11内具有与所述栅介质层14对应设置的掺杂区12；所述掺杂区12与所述第二栅极层141所掺杂的离子类型相同。例如所述掺杂区12与所述第二栅极层141均为p-型离子掺杂，所述第一栅极层为n-型离子掺杂。所述掺杂区12的离子掺杂浓度大于所述第二栅极层142的离子掺杂浓度。
优选的，形成栅极层于所述衬底11上之后还包括：
沉积绝缘材料于所述第一栅极层141、所述第二栅极层142和所述衬底11表面，形成介质层；
刻蚀所述介质层，同时形成贯穿至所述衬底11表面的第一通孔、贯穿至所述第一栅极层141表面的第二通孔、贯穿至所述第二栅极层142表面的第三通孔；
沉积导电材料于所述第一通孔、所述第二通孔和所述第三通孔内，同时形成与所述衬底11接触的第一导电插塞25、与所述第一栅极层141接触的第二导电插塞23和与所述第二栅极层142接触的第三导电插塞24。
优选的，分别向所述衬底11、所述第一栅极层141、所述第二栅极层142施加电信号包括：
通过所述第一导电插塞25向所述衬底11施加周期性的脉冲电信号、通过所述第二导电插塞23向所述第二栅极层142施加反向偏压，并通过第三导电插塞24使所述第一栅极层141接地。
本具体实施方式提供的界面缺陷表征结构及其形成方法、界面缺陷的表征方法，通过沿晶体管沟道的宽度方向延长栅极层的长度，使得栅极层包括位于栅介质层表面的第一栅极层和位于栅介质层相对两侧的第二栅极层，并对第一栅极层和第二栅极层进行相反类型的离子掺杂，从而形成一个倒置的MOS管结构，便于对衬底、第一栅极层和第二栅极层施加电压，以表征所述栅介质层与所述栅极层接触界面的缺陷密度。
第二具体实施方式
本具体实施方式提供了一种界面缺陷表征结构，附图6是本发明第二具体实施方式中界面缺陷表征结构沿晶体管沟道宽度方向的截面示意图。对于与第一具体实施方式相同之处，本具体实施方式不再赘述，以下主要叙述与第一具体实施方式的不同之处。
如图6所示，本具体实施方式提供的界面缺陷表征结构，包括：衬底61；栅介质层63，位于所述衬底61表面；栅极层，包括位于所述栅介质层63表面的第一栅极层641和位于所述栅介质层63沿沟道宽度方向上的相对两侧的第二栅极层642，所述第一栅极层641与所述第二栅极层642掺杂的离子类型相反。
优选的，所述衬底61内具有掺杂区62；所述掺杂区62与所述栅介质层63对应设置，且与所述第二栅极层642所掺杂的离子类型相同。
优选的，本具体实施方式提供的界面缺陷表征结构还包括：
第一导电插塞68，一端与所述衬底61接触、另一端连用于接收第一检测电信号；
第二导电插塞66，一端与所述第一栅极层641接触、另一端用于接收第二检测电信号；
第三导电插塞67，一端与所述第二栅极层642接触、另一端用于接收第三检测电信号。
优选的，所述界面缺陷表征结构还包括：
位于所述衬底61内的浅沟槽隔离区65，所述浅沟槽隔离区65位于所述栅介质层53沿所述沟道宽度方向上的相对两侧；
所述第二栅极层642至少部分覆盖所述浅沟槽隔离区65。
在本具体实施方式中，所述掺杂区62与所述第二栅极层642均为n-型离子掺杂，所述第一栅极层641为p-型离子掺杂。即由所述衬底61、所述第二栅极层642以及所述第一栅极层641共同构成一倒置的PMOS管结构。
本具体实施方式还提供了一种界面缺陷检测装置，用于对上述任一项所述的界面缺陷表征结构进行界面缺陷检测。所述界面缺陷检测装置包括检测部，用于分别向所述衬底61、所述第一栅极层641、所述第二栅极层642施加电信号，以表征所述栅介质层63与所述第一栅极层641接触界面的缺陷密度。更优选的，所述检测部为电荷泵。
本具体实施方式还提供了一种界面缺陷表征结构的形成方法。在本具体实施方式中，所述掺杂区62为n-型离子掺杂的掺杂区；形成栅极层于所述衬底表面的具体步骤包括：
形成栅极材料层于所述栅介质层63及所述衬底61表面；
对所述栅极材料层中的第一区域进行p-型离子掺杂，形成所述第一栅极层641；
对所述栅极材料层中的第二区域进行n-型离子掺杂，形成所述第二栅极层642。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (9)

1.一种界面缺陷表征结构，其特征在于，包括：
衬底；
栅介质层，位于所述衬底表面；
栅极层，包括位于所述栅介质层表面的第一栅极层和位于所述栅介质层沿沟道宽度方向上的相对两侧的第二栅极层，所述第一栅极层与所述第二栅极层掺杂的离子类型相反；
通过电荷泵对所述衬底周期性的施加脉冲电压、所述第一栅极层接地、所述第二栅极层施加反向偏压，使得所述界面缺陷表征结构在反型状态与积累状态之间进行变换，以形成电荷泵电流，通过分析所述电荷泵电流来表征所述栅介质层与所述第一栅极层的接触界面的缺陷密度。
2.根据权利要求1所述的界面缺陷表征结构，其特征在于，所述衬底内具有掺杂区；
所述掺杂区与所述栅介质层对应设置，且与所述第二栅极层所掺杂的离子类型相同。
3.根据权利要求1所述的界面缺陷表征结构，其特征在于，还包括：
第一导电插塞，一端与所述衬底接触、另一端用于接收第一检测电信号；
第二导电插塞，一端与所述第一栅极层接触、另一端用于接收第二检测电信号；
第三导电插塞，一端与所述第二栅极层接触、另一端用于接收第三检测电信号。
4.根据权利要求2所述的界面缺陷表征结构，其特征在于，所述掺杂区与所述第二栅极层均为p-型离子掺杂，所述第一栅极层为n-型离子掺杂。
5.根据权利要求2所述的界面缺陷表征结构，其特征在于，所述掺杂区与所述第二栅极层均为n-型离子掺杂，所述第一栅极层为p-型离子掺杂。
6.根据权利要求4或5所述的界面缺陷表征结构，其特征在于，所述掺杂区的离子掺杂浓度大于所述第二栅极层的离子掺杂浓度。
7.根据权利要求4或5所述的界面缺陷表征结构，其特征在于，所述第一栅极层的离子掺杂浓度与所述第二栅极层的离子掺杂浓度相同。
8.根据权利要求1所述的界面缺陷表征结构，其特征在于，还包括：
位于所述衬底内的浅沟槽隔离区，所述浅沟槽隔离区位于所述栅介质层沿所述沟道宽度方向上的相对两侧；
所述第二栅极层至少部分覆盖所述浅沟槽隔离区。
9.一种界面缺陷检测装置，用于对如上述权利要求1-8中任一项所述的界面缺陷表征结构进行界面缺陷检测，其特征在于，包括：
电荷泵，用于分别向所述衬底、所述第一栅极层、所述第二栅极层施加电信号，以检测所述栅介质层与所述第一栅极层接触界面的缺陷密度。
CN201811056823.0A 2018-09-11 2018-09-11 界面缺陷表征结构及界面缺陷检测装置 Active CN108922857B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811056823.0A CN108922857B (zh) 2018-09-11 2018-09-11 界面缺陷表征结构及界面缺陷检测装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811056823.0A CN108922857B (zh) 2018-09-11 2018-09-11 界面缺陷表征结构及界面缺陷检测装置

Publications (2)

Publication Number Publication Date
CN108922857A CN108922857A (zh) 2018-11-30
CN108922857B true CN108922857B (zh) 2023-12-08

Family

ID=64408742

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811056823.0A Active CN108922857B (zh) 2018-09-11 2018-09-11 界面缺陷表征结构及界面缺陷检测装置

Country Status (1)

Country Link
CN (1) CN108922857B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006135098A (ja) * 2004-11-05 2006-05-25 Shin Etsu Handotai Co Ltd 半導体基板の評価方法及び半導体基板評価用素子
CN102194794A (zh) * 2010-03-05 2011-09-21 中芯国际集成电路制造(上海)有限公司 等离子体损伤检测结构、其检测方法及其形成方法
CN104808126A (zh) * 2014-01-28 2015-07-29 中芯国际集成电路制造(上海)有限公司 Mos晶体管的测试结构及测试方法
CN105097782A (zh) * 2014-05-20 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种栅氧化层完整性的测试结构及测试方法
JP2016058708A (ja) * 2014-09-11 2016-04-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の評価方法
CN106298564A (zh) * 2015-05-19 2017-01-04 中芯国际集成电路制造(上海)有限公司 一种FinFET器件界面态的测量结构及测量方法、电子装置
CN207558785U (zh) * 2017-11-01 2018-06-29 中天鸿骏半导体（上海）有限公司 一种验证介电氧化层可靠性的测试结构
CN208674068U (zh) * 2018-09-11 2019-03-29 长江存储科技有限责任公司 界面缺陷表征结构及界面缺陷检测装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6955932B2 (en) * 2003-10-29 2005-10-18 International Business Machines Corporation Single and double-gate pseudo-FET devices for semiconductor materials evaluation

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006135098A (ja) * 2004-11-05 2006-05-25 Shin Etsu Handotai Co Ltd 半導体基板の評価方法及び半導体基板評価用素子
CN102194794A (zh) * 2010-03-05 2011-09-21 中芯国际集成电路制造(上海)有限公司 等离子体损伤检测结构、其检测方法及其形成方法
CN104808126A (zh) * 2014-01-28 2015-07-29 中芯国际集成电路制造(上海)有限公司 Mos晶体管的测试结构及测试方法
CN105097782A (zh) * 2014-05-20 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种栅氧化层完整性的测试结构及测试方法
JP2016058708A (ja) * 2014-09-11 2016-04-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の評価方法
CN106298564A (zh) * 2015-05-19 2017-01-04 中芯国际集成电路制造(上海)有限公司 一种FinFET器件界面态的测量结构及测量方法、电子装置
CN207558785U (zh) * 2017-11-01 2018-06-29 中天鸿骏半导体（上海）有限公司 一种验证介电氧化层可靠性的测试结构
CN208674068U (zh) * 2018-09-11 2019-03-29 长江存储科技有限责任公司 界面缺陷表征结构及界面缺陷检测装置

Also Published As

Publication number Publication date
CN108922857A (zh) 2018-11-30

Similar Documents

Publication Publication Date Title
US20140375370A1 (en) Methods and apparatus for an isfet
US8598579B2 (en) Test structure for ILD void testing and contact resistance measurement in a semiconductor device
CN107452715B (zh) 用于测试晶体管结构的栅极绝缘的半导体器件和方法
CN109560001B (zh) 半导体器件的缺陷检测结构、装置及其检测方法
CN107346752B (zh) 半导体测试结构及其形成方法以及测试方法
CN109300878B (zh) 界面缺陷表征结构的形成方法
US6995027B2 (en) Integrated semiconductor structure for reliability tests of dielectrics
JP4267297B2 (ja) 電荷検出半導体素子、電荷検出半導体素子および基準半導体素子を有するシステム、ウェハー、ウェハーの使用、およびウェハー帯電の定性的および定量的な測定方法
US9640438B2 (en) Integrated circuits with inactive gates and methods of manufacturing the same
CN110335861B (zh) 一种半导体器件及其制作方法
US8592812B2 (en) Device for analyzing charge and ultraviolet (UV) light
CN109192676B (zh) 界面缺陷的表征方法
CN108922857B (zh) 界面缺陷表征结构及界面缺陷检测装置
US10211211B1 (en) Method for fabricating buried word line of a dynamic random access memory
US20150123130A1 (en) Test key structure
CN208674068U (zh) 界面缺陷表征结构及界面缺陷检测装置
CN108417536B (zh) 半导体结构及其形成方法、工作方法
KR101995331B1 (ko) 트랜지스터의 특성 테스트를 위한 반도체 장치 및 테스트 방법
CN107991598B (zh) 一种用于三维存储器沟道导通性的测量方法
CN113437047B (zh) 半导体器件的测试结构及其制作方法以及存储器
CN107799524B (zh) 半导体装置、存储器件以及制造方法
US9911665B2 (en) Integrated circuits, methods of forming the same, and methods of determining gate dielectric layer electrical thickness in integrated circuits
US20240224515A1 (en) Structure with buried doped region for coupling source line contact to gate structure of memory cell
US6774394B2 (en) Inline detection device for self-aligned contact defects
KR100685634B1 (ko) 플래쉬 메모리 소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant