KR100685634B1 - 플래쉬 메모리 소자의 제조방법 - Google Patents
플래쉬 메모리 소자의 제조방법 Download PDFInfo
- Publication number
- KR100685634B1 KR100685634B1 KR1020050057949A KR20050057949A KR100685634B1 KR 100685634 B1 KR100685634 B1 KR 100685634B1 KR 1020050057949 A KR1020050057949 A KR 1020050057949A KR 20050057949 A KR20050057949 A KR 20050057949A KR 100685634 B1 KR100685634 B1 KR 100685634B1
- Authority
- KR
- South Korea
- Prior art keywords
- flash memory
- forming
- interlayer insulating
- memory device
- cooh
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 239000010410 layer Substances 0.000 claims abstract description 24
- 239000011229 interlayer Substances 0.000 claims abstract description 20
- 150000002500 ions Chemical class 0.000 claims abstract description 19
- 150000004767 nitrides Chemical class 0.000 claims abstract description 18
- 125000006850 spacer group Chemical group 0.000 claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 238000004140 cleaning Methods 0.000 claims abstract description 13
- 125000003178 carboxy group Chemical group [H]OC(*)=O 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 11
- 150000001735 carboxylic acids Chemical class 0.000 claims description 10
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims description 6
- BDAGIHXWWSANSR-UHFFFAOYSA-N methanoic acid Natural products OC=O BDAGIHXWWSANSR-UHFFFAOYSA-N 0.000 claims description 6
- XBDQKXXYIPTUBI-UHFFFAOYSA-N dimethylselenoniopropionate Natural products CCC(O)=O XBDQKXXYIPTUBI-UHFFFAOYSA-N 0.000 claims description 4
- 235000019253 formic acid Nutrition 0.000 claims description 4
- 125000000896 monocarboxylic acid group Chemical group 0.000 claims description 4
- OSWFIVFLDKOXQC-UHFFFAOYSA-N 4-(3-methoxyphenyl)aniline Chemical compound COC1=CC=CC(C=2C=CC(N)=CC=2)=C1 OSWFIVFLDKOXQC-UHFFFAOYSA-N 0.000 claims description 2
- 238000002955 isolation Methods 0.000 claims description 2
- 235000019260 propionic acid Nutrition 0.000 claims description 2
- IUVKMZGDUIUOCP-BTNSXGMBSA-N quinbolone Chemical compound O([C@H]1CC[C@H]2[C@H]3[C@@H]([C@]4(C=CC(=O)C=C4CC3)C)CC[C@@]21C)C1=CCCC1 IUVKMZGDUIUOCP-BTNSXGMBSA-N 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims 1
- 230000014759 maintenance of location Effects 0.000 abstract description 12
- 150000001732 carboxylic acid derivatives Chemical class 0.000 abstract 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 238000012360 testing method Methods 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02334—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment in-situ cleaning after layer formation, e.g. removing process residues
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
- H01L21/28141—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects insulating part of the electrode is defined by a sidewall spacer, e.g. dummy spacer, or a similar technique, e.g. oxidation under mask, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 플래쉬 메모리 소자의 제조방법에 관한 것으로, 카르복시산(R-COOH)이 포함된 용액을 이용한 세정 공정으로 상기 스페이서와 상기 스탑퍼 질화막 및 상기 층간 절연막에 포함된 모바일 이온을 제거하여 데이터 리텐션 특성을 향상시킴과 함꼐 소자의 신뢰성을 향상시킬 수 있다.
모바일 이온, 카르복시산, 데이터 리텐션
Description
도 1은 프로그램된 플래쉬 메모리 셀 주위의 모바일 이온 분포를 나타낸 도면
도 2는 데이터 리텐션 특성 테스트 후 프로그램된 플래쉬 메모리 셀 주위의 모바일 이온 분포를 나타낸 도면
도 3은 데이터 리텐션 특성 테스트 후 프로그램 문턱전압 변화를 나타낸 도면
도 4a 내지 도 4d는 본 발명의 제 1 실시예에 따른 플래쉬 메모리 소자의 제조공정 단면도
도 5a 내지 도 5d는 본 발명의 제 2 실시예에 따른 플래쉬 메모리 소자의 제조공정 단면도
<도면의 주요 부분에 대한 부호의 설명>
40 : 반도체 기판 46 : 게이트
47 : 스페이서 48 : 스탑퍼 질화막
49 : 층간 절연막 50 : 콘택
51 : 콘택홀
본 발명은 플래쉬 메모리 소자의 제조방법에 관한 것으로, 특히 데이터 리텐션(data retention) 특성을 향상시키기 위한 플래쉬 메모리 소자의 제조방법에 관한 것이다.
도 1은 프로그램된 플래쉬 메모리 셀 주위의 모바일 이온 분포를 나타낸 도면이고, 도 2는 데이터 리텐션 특성 테스트 후 프로그램된 플래쉬 메모리 셀 주위의 모바일 이온 분포를 나타낸 도면이고, 도 3은 데이터 리텐션 특성 테스트 후 프로그램 문턱전압 변화를 나타낸 도면이다.
도 1 및 도 2를 참조하면, 플래쉬 메모리 셀은 전하가 저장되는 플로팅 게이트(floating gate)(12)와, 상기 플로팅 게이트(12)의 전압을 조절하는 컨트롤 게이트(14)(control gate)로 구성된다.
상기 컨트롤 게이트(14)는 폴리실리콘막(14a)과 텅스텐 실리사이드막(14b)의 적층막으로 이루어지며, 플로팅 게이트(12)와 반도체 기판(10) 사이에는 터널 산화막(11)이 존재하고, 플로팅 게이트(12)와 컨트롤 게이트(14) 사이에는 층간 유전막(13)이 위치된다.
그리고, 상기 게이트 양측면에는 스페이서(15)가 형성되어 있고, 상기 게이 트 및 스페이서(15)를 포함한 전표면상에는 스탑퍼 질화막(16)이 형성되어 있으며, 상기 스탑퍼 질화막(16) 상에는 전면을 덮는 층간 절연막(17)이 형성되어 있다. 그리고, 상기 층간 절연막(17) 및 스탑퍼 질화막(16)을 관통하여 반도체 기판(10)에 연결되는 콘택(18)이 형성되어 있다.
이러한 플래쉬 메모리 셀의 상태는 플로팅 게이트(12)의 전하에 따라서 프로그램(program) 또는 소거(erase) 상태로 나누어지며, 셀의 문턱전압(threshold voltage)으로 표현된다.
프로그램 셀(program cell)의 경우에는 플로팅 게이트(12)에 전자들이 모여서 네거티브 차지(negative charge)를 띠게 되며, 소거 셀(erase cell)의 경우에는 포지티브 차지(positive charge)를 띠게 된다.
그런데, 전도체인 플로팅 게이트(12)와 컨트롤 게이트(14)를 둘러싸고 있는 절연막들(15)(16)(17)내에 모바일 이온(mobile ion)이 있는 경우, 프로그램 셀 주위에 포지티브 모바일 이온들이 배열되어 있다가(도 1 참조), 데이터 리텐션 특성 테스트를 위한 고온 베이크(bake)시 도 2에 도시된 바와 같이 포지티브 모바일 이온들이 프로그램 셀 주위에 몰려들게 된다. 그 결과, 도 3에 나타낸 바와 같이 프로그램 문턱전압이 낮아져 페일 셀(fail cell)이 발생되게 된다.
한편, 도면으로 도시하지 않았지만 소거 셀 주변의 포지티브 모바일 이온들은 전기적 반발력에 의해 밀려나게 되어, 소거 문턱전압은 높아지게 된다.
이러한 모바일 이온들은 플래쉬 메모리 셀의 게이트를 형성한 이후에 실시되는 포토레지스트 스트립(strip) 공정이나, 수소가 많이 포함된 절연막 혹은 전도막 을 증착할 때 발생하는 것으로 알려져 있다.
이러한 모바일 이온의 유입을 막기 위하여 종래 기술에서는 플로팅 게이트와 컨트롤 게이트를 형성한 뒤, 산화막이나 질화막으로 된 스페이서를 형성하고, 후속 공정에서 모바일 이온 및 수소의 유입을 막을 수 있도록 질화막으로 된 차단층을 형성하고 있다.
그러나, 질화막으로 된 차단층은 내부에 많은 수소를 포함하고 있거나, 큰 물리적 스트레스(mechanical stress)를 가지고 있어 하부의 두께가 작은 절연막 특히, 터널 산화막의 신뢰성을 열화시키어 플래쉬 메모리 소자의 중요한 전기적 특성인 데이터 리텐션(data retention) 특성을 나쁘게 하며, 계면 특성을 열화시켜 프로그램 디스터브(program disturb) 특성을 열화시킨다.
본 발명은 전술한 종래 기술의 문제점을 해결하기 위하여 안출한 것으로써, 데이터 리텐션 특성을 향상시킬 수 있는 플래쉬 메모리 소자의 제조방법을 제공하는데 그 목적이 있다.
본 발명에 따른 플래쉬 메모리 소자의 제조방법은 소자분리막에 의해 정의된 반도체 기판 상부에 플래시 메모리 게이트스택을 형성하는 단계와, 상기 게이트 스택 양측면에 스페이서를 형성하는 단계와, 상기 게이트 스택 및 스페이서가 형성된 기판상에 스탑퍼 질화막을 형성하는 단계와, 상기 전면에 층간 절연막을 형성하는 단계와, 상기 층간 절연막을 관통하여 상기 반도체 기판의 소정 영역과 연결되는 콘택을 형성하는 단계를 포함하며, 상기 콘택 형성 전, 후에 카르복시산(R-COOH)이 포함된 용액을 이용한 세정 공정으로 상기 스페이서와 상기 스탑퍼 질화막 및 상기 층간 절연막에 포함된 모바일 이온을 제거하는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
도 4a 내지 도 4d는 본 발명의 제 1 실시예에 따른 플래쉬 메모리 소자의 제조공정 단면도이다.
먼저, 도 4a에 도시하는 바와 같이 반도체 기판(40)상에 게이트(46)를 형성하고, 게이트 양측면에 스페이서(47)를 형성한다.
즉, 반도체 기판(40)상에 터널 산화막(41)과 플로팅 게이트용 제 1 폴리실리콘막(42)과 유전막(43)과 컨트롤 게이트용 제 2 폴리실리콘막(44)과 텅스텐 실리사이드막(45)을 차례로 형성하고, 사진 식각 공정으로 상기 텅스텐 실리사이드막(45)과 제 2 폴리실리콘막(44)과 층간 유전막(43)과 제 1 폴리실리콘막(42)을 선택적으로 식각하여 게이트 스택(46)를 형성한다. 그리고, 전면에 절연막을 증착하고 에치 백하여 상기 게이트 스택(46) 양측면에 절연막 스페이서(47)를 형성한다. 상기 절연막 스페이서는 산화막 혹은 질화막으로 형성할 수 있으며, 여기서는 산화막으로 형성한다.
이어, 도 4b에 도시하는 바와 같이 게이트 스택 및 스페이서가 형성된 반도체 기판 전면에 스탑퍼 질화막(48)을 형성한다.
그런 다음, 도 4c에 도시하는 바와 같이 상기 결과물 전면에 층간 절연막(49)을 증착하고 평탄화 한다. 여기서는 CMP(Chemical Mechanical Polishing)공정을 수행하여 표면을 평탄화하였다.
그리고, 카르복시산(R-COOH)이 포함된 세정 용액을 이용한 세정 공정을 실시한다. ℃상기 카르복시산(R-COOH)으로는 포름산(HCOOH), 아세트산(CH3COOH), 프로피온산(C2H2COOH) 중 어느 하나를 사용하고, 상기 카르복시산의 이온화가 잘 일어날 수 있도록 상기 세정 용액의 PH는 2~4 정도가 되도록 한다. 그리고, 공정 온도는 60~90℃로 설정하는 것이 좋다.
상기 세정 공정시 이온화된 카르복시산(R-COO-)과 상기 스페이서(47), 스탑퍼 질화막(48) 및 층간 절연막(49)에 포함된 모바일 이온(M+)간에 아래의 화학식 1과 같은 반응이 일어나게 된다.
따라서, 상기 스페이서(47), 스탑퍼 질화막(48) 및 층간 절연막(49)에 포함된 모바일 이온이 제거되게 된다.
그런 다음, 도 4d에 도시하는 바와 같이 사진 식각 공정으로 콘택 영역의 층간 절연막(49)과 스탑퍼 질화막(48)과 터널 산화막(41)을 식각하여 콘택홀을 형성하고, 콘택홀내에 폴리실리콘, 텅스텐, 알루미늄 등의 도전막을 매립하여 콘택(50)을 형성한다.
이상으로 본 발명의 제 1 실시예에 따른 플래쉬 메모리 소자 제조를 완료한다.
도 5a 내지 도 5d는 본 발명의 제 2 실시예에 따른 플래쉬 메모리 소자의 제조공정 단면도이다.
상기 도 5a 내지 도 5d에 도시한 본 발명의 제 2 실시예는 상기 제 1 실시예에서와 달리 카르복시산(R-COOH)이 포함된 용액을 이용한 세정 공정을 층간 절연막(49)을 형성한 이후에 실시하지 않고 콘택(50)을 형성한 이후에 실시한다.
그리고, 그 외의 내용은 상기 제 1 실시예와 동일하므로 중복하여 설명하지 않을 것이다. 도 5c에서 미설명된 도면부호 51은 콘택홀을 나타낸다.
한편, 도면으로 도시하지 않았지만 상기 카르복시산(R-COOH)이 포함된 세정 용액을 이용한 세정 공정을 층간 절연막(49)을 형성 이후와 콘택(50)을 형성한 이후에 2회에 걸쳐서 실시할 수도 있다. 이와 같이, 2회의 세정 공정을 실시할 경우 모바일 이온을 보다 효과적으로 제거할 수 있을 것으로 기대된다.
상술한 바와 같이, 본 발명은 다음과 같은 효과가 있다.
첫째, 모바일 이온을 제거할 수 있으므로 데이터 리텐션 특성을 향상시킬 수 있다.
둘째, 데이터 리텐션 특성을 향상시킬 수 있으므로 소자의 신뢰성을 개선할 수 있고 수율을 증가시킬 수 있다.
Claims (6)
- 소자분리막에 의해 정의된 반도체 기판의 활성영역상에 게이트 스택을 형성하는 단계;상기 게이트 스택 양측면에 스페이서를 형성하는 단계;상기 게이트 스택 및 상기 스페이서가 형성된 상기 반도체 기판 상부에 스탑퍼 질화막을 형성하는 단계;상기 스탑퍼 질화막 상에 층간 절연막을 형성하는 단계;상기 층간 절연막을 관통하여 상기 반도체 기판의 소정영역과 연결되는 콘택을 형성하는 단계를 포함하며,상기 층간절연막 형성 후 혹은 상기 콘택 형성 후에 카르복시산(R-COOH)이 포함된 세정 용액으로 세정공정을 수행하여 상기 스페이서, 스탑퍼 질화막 및 층간 절연막에 포함된 모바일 이온을 제거하는 단계를 포함하는 플래쉬 메모리 소자의 제조방법.
- 제 1항에 있어서,상기 세정 용액의 PH는 2~4인 것을 특징으로 하는 플래쉬 메모리 소자의 제조방법.
- 제 1항에 있어서,상기 카르복시산으로는 포름산(HCOOH), 아세트산(CH3COOH), 프로피온산(C2H2COOH) 중 어느 하나를 이용하는 것을 특징으로 하는 플래쉬 메모리 소자의 제조방법.
- 제 1항에 있어서,상기 세정 공정을 60~90℃에서 실시하는 것을 특징으로 하는 플래쉬 메모리 소자의 제조방법.
- 제 1항에 있어서,상기 카르복시산(R-COOH)이 포함된 세정 용액으로 세정공정을 수행하는 것을 상기 층간절연막 형성 후 및 상기 콘택홀 형성 후에 모두 수행하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.
- 제 1항에 있어서,상기 게이트 스택은 플로팅 게이트, 유전막, 및 콘트롤 게이트로 구성되는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050057949A KR100685634B1 (ko) | 2005-06-30 | 2005-06-30 | 플래쉬 메모리 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050057949A KR100685634B1 (ko) | 2005-06-30 | 2005-06-30 | 플래쉬 메모리 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070002414A KR20070002414A (ko) | 2007-01-05 |
| KR100685634B1 true KR100685634B1 (ko) | 2007-02-22 |
Family
ID=37869412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050057949A KR100685634B1 (ko) | 2005-06-30 | 2005-06-30 | 플래쉬 메모리 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100685634B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104835733B (zh) * | 2014-02-08 | 2017-09-15 | 北大方正集团有限公司 | 去除芯片中可动离子电荷的方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980018433A (ko) * | 1996-08-09 | 1998-06-05 | 오오히라 아키라 | 반도체소자제조용 세정액 및 그것을 사용한 반도체소자의 제조방법 |
-
2005
- 2005-06-30 KR KR1020050057949A patent/KR100685634B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980018433A (ko) * | 1996-08-09 | 1998-06-05 | 오오히라 아키라 | 반도체소자제조용 세정액 및 그것을 사용한 반도체소자의 제조방법 |
Non-Patent Citations (1)
| Title |
|---|
| 국내 공개특허공보 제1998-18433호 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070002414A (ko) | 2007-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100953034B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
| TW201436113A (zh) | 記憶裝置與其形成方法 | |
| KR101087880B1 (ko) | 반도체 소자의 제조방법 | |
| US7829934B2 (en) | Flash memory device having resistivity measurement pattern and method of forming the same | |
| CN111415937B (zh) | 存储器及其形成方法 | |
| US7892959B2 (en) | Method of manufacturing flash memory device with reduced void generation | |
| US7696074B2 (en) | Method of manufacturing NAND flash memory device | |
| KR100685634B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| CN114709215A (zh) | 存储器及存储器的形成方法 | |
| KR100898674B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20080002057A (ko) | 플래시 메모리 소자의 콘택 플러그 형성 방법 | |
| JP2009070918A (ja) | 半導体記憶装置およびその製造方法 | |
| KR100932341B1 (ko) | 플래시 메모리 소자의 형성 방법 | |
| TWI234233B (en) | Method of forming self aligned contact | |
| KR20060084105A (ko) | 낸드 플래쉬 메모리 소자의 제조방법 | |
| KR101010837B1 (ko) | 반도체 소자의 스페이서 형성방법 | |
| KR100531459B1 (ko) | 플래시 메모리 소자 및 그 제조방법 | |
| JP4927708B2 (ja) | 半導体装置及びその製造方法 | |
| KR20070068647A (ko) | 반도체 소자의 제조 방법 | |
| CN118102717A (zh) | 半导体结构及其形成方法 | |
| KR20070093728A (ko) | Ｎａｎｄ형 플래쉬 메모리 소자의 제조 방법 | |
| KR20080022950A (ko) | 반도체 메모리 소자 및 그것의 제조 방법 | |
| KR20070099980A (ko) | 반도체 소자의 제조 방법 | |
| KR20070000783A (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR20020001248A (ko) | 플래쉬 메모리 소자의 제조 방법 및 소거 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110126 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |