CN108417536B - 半导体结构及其形成方法、工作方法 - Google Patents

半导体结构及其形成方法、工作方法 Download PDF

Info

Publication number
CN108417536B
CN108417536B CN201710073605.7A CN201710073605A CN108417536B CN 108417536 B CN108417536 B CN 108417536B CN 201710073605 A CN201710073605 A CN 201710073605A CN 108417536 B CN108417536 B CN 108417536B
Authority
CN
China
Prior art keywords
region
ions
well
doped
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710073605.7A
Other languages
English (en)
Other versions
CN108417536A (zh
Inventor
王锴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710073605.7A priority Critical patent/CN108417536B/zh
Publication of CN108417536A publication Critical patent/CN108417536A/zh
Application granted granted Critical
Publication of CN108417536B publication Critical patent/CN108417536B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体结构及其形成方法、工作方法，其中结构包括：衬底，衬底包括器件区和测试区；位于器件区和测试区衬底中的第一阱区，第一阱区中具有第一阱离子；位于器件区和测试区衬底中的第二阱区，第二阱区中具有第二阱离子，第二阱离子与所述第一阱离子的导电类型相反；位于器件区和测试区的第一阱区中的第一掺杂区，第一掺杂区中具有第一掺杂离子，第一掺杂离子与所述第一阱离子的导电类型相反；位于所述器件区和测试区的第二阱区中的第二掺杂区，所述第二掺杂区中具有第二掺杂离子。所述半导体结构能够在晶圆上对器件区形成的器件的闩锁效应进行检测。

Description

半导体结构及其形成方法、工作方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法、工作方法。
背景技术
随着半导体器件集成度的提高，晶体管的关键尺寸不断缩小。随着晶体管尺寸的急剧减小，半导体结构对半导体结构的性能提出了更高的要求。
金属-氧化物-半导体(Metal-Oxide-Semiconductor)结构的晶体管简称MOS晶体管，有P型MOS管和N型MOS管之分。由MOS管构成的集成电路称为MOS集成电路，而由PMOS管和NMOS管共同构成的互补型MOS集成电路即为CMOS-IC(Complementary MOS IntegratedCircuit)。
由于CMOS晶体管具有很好的功耗和抗干扰能力，CMOS的应用越来越广泛，目前集成电路上的多数晶体管都是采用CMOS技术。
然而，CMOS具有寄生双极晶体管，容易产生闩锁效应。闩锁效应是指CMOS器件所固有的寄生双极晶体管被触发导通，在电源和地之间形成一个低阻通路，形成大电流，导致电路无法正常工作，甚至烧毁电路。这就需要对CMOS晶体管的闩锁效应进行检测，从而控制闩锁效应。
现有技术很难在晶圆上对闩锁效应进行检测。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法、工作方法，以对器件区形成的半导体器件的闩锁效应进行检测。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括器件区和测试区；在所述器件区和测试区衬底中形成第一阱区，所述第一阱区中具有第一阱离子；在所述器件区和测试区衬底中形成第二阱区，所述第二阱区与所述第一阱区接触，所述第二阱区中具有第二阱离子，所述第二阱离子与所述第一阱离子的导电类型相反；分别在所述器件区和测试区的第一阱区中形成第一掺杂区，所述第一掺杂区中具有第一掺杂离子，所述第一掺杂离子与所述第一阱离子的导电类型相反；分别在所述器件区和测试区的第二阱区中形成第二掺杂区，所述第二掺杂区中具有第二掺杂离子，所述第二掺杂离子与所述第二阱离子的导电类型相反。
可选的，还包括：形成所述第一掺杂区之前，在所述器件区的第一阱区表面形成第一栅极结构；在所述器件区的第一阱区中形成第三掺杂区，所述第三掺杂区和第一掺杂区分别位于同一个第一栅极结构两侧；形成所述第二掺杂区之前，在所述器件区的第二阱区表面形成第二栅极结构；在所述器件区的第二阱区中形成第四掺杂区，所述第四掺杂区和第二掺杂区分别位于同一个第二栅极结构两侧。
可选的，还包括：分别在所述器件区和测试区的第一阱区中形成第一连接层，所述第一连接层中具有第一连接离子，所述第一连接离子与所述第一阱离子的导电类型相同；分别在所述器件区和测试区的第二阱区中形成第二连接层，所述第二连接层中具有第二连接离子，所述第二连接离子与所述第二阱离子的导电类型相同。
可选的，所述测试区中第一掺杂区的个数为单个或多个，所述测试区中第二掺杂区的个数为单个或多个；所述测试区的个数为一个或多个。
可选的，所述器件区第一阱区中的第一阱离子的浓度与所述测试区第一阱区中的第一阱离子的浓度相同；所述器件区第二阱区中的第二阱离子与所述测试区第二阱区中的第二阱离子的浓度相同。
可选的，还包括：形成连接所述第一掺杂区的第一连接结构；形成连接所述第二掺杂区的第二连接结构。
相应的，本发明还提供一种半导体结构，包括：衬底，所述衬底包括器件区和测试区；位于所述器件区和测试区衬底中的第一阱区，所述第一阱区中具有第一阱离子；位于所述器件区和测试区衬底中的第二阱区，所述第二阱区与所述第一阱区接触，所述第二阱区中具有第二阱离子，所述第二阱离子与所述第一阱离子的导电类型相反；分别位于所述器件区和测试区的第一阱区中的第一掺杂区，所述第一掺杂区中具有第一掺杂离子，所述第一掺杂离子与所述第一阱离子的导电类型相反；分别位于所述器件区和测试区的第二阱区中的第二掺杂区，所述第二掺杂区中具有第二掺杂离子，所述第二掺杂离子与所述第二阱离子的导电类型相反。
可选的，还包括：位于所述器件区的第一阱区表面的第一栅极结构；位于所述器件区的第一阱区中的第三掺杂区，所述第一掺杂区和第三掺杂区分别位于同一个所述第一栅极结构两侧；位于所述器件区的第二阱区表面的第二栅极结构；位于所述器件区的第二阱区中的第四掺杂区，所述第四掺杂区与所述第二掺杂区分别位于同一个第二栅极结构两侧。
可选的，还包括：分别位于所述器件区和测试区的第一阱区中的第一连接层，所述第一连接层中具有第一连接离子，所述第一连接离子与所述第一阱离子的导电类型相同；分别位于所述器件区和测试区的第二阱区中的第二连接层，所述第二连接层中具有第二连接离子，所述第二连接离子与所述第二阱离子的导电类型相同。
可选的，所述第一掺杂离子与所述第二阱离子为N型离子，所述第二掺杂离子与所述第一阱离子为P型离子，所述第一掺杂区用于接第一电位，所述第二掺杂区用于接第二电位，所述第一电位小于第二电位；或者，所述第一掺杂离子与所述第二阱离子为P型离子，所述第二掺杂离子与所述第一阱离子为N型离子，所述第一掺杂区用于接第一电位，所述第二掺杂区用于接第二电位，所述第一电位大于第二电位。
可选的，所述第一阱区用于接第一电位，所述第二阱区用于接第二电位。
可选的，所述测试区中第一掺杂区的个数为单个或多个，所述测试区中所述第二掺杂区的个数为单个或多个；所述测试区的个数为一个或多个。
可选的，所述测试区中第一掺杂区的个数为2个～4个，所述测试区中所述第二掺杂区的个数为2个～4个；所述测试区的个数为2个～3个。
可选的，所述器件区的第一阱离子的浓度与所述测试区的第一阱离子的浓度相同；所述器件区的第二阱离子与所述测试区的第二阱离子的浓度相同。
可选的，还包括：连接所述第一掺杂区的第一连接结构；连接所述第二掺杂区的第二连接结构。
本发明还提供一种半导体结构的工作方法，包括：提供半导体结构；在所述测试区第一掺杂区接第一电位；在所述测试区第二掺杂区接第二电位，所述第一电位与第二电位不相同；在所述测试区第一掺杂区接第一电位，并在所述测试区第二掺杂区接第二电位之后，获取流经所述测试区第一掺杂区或第二掺杂区的测试电流。
可选的，包括：所述第一掺杂离子与所述第二阱离子为N型离子，所述第二掺杂离子与所述第一阱离子为P型离子，所述第一电位小于第二电位；或者，所述第一掺杂离子与所述第二阱离子为P型离子，所述第二掺杂离子与所述第一阱离子为N型离子，所述第一电位大于第二电位。
可选的，所述半导体结构还包括：位于所述器件区和测试区的第一阱区中的第一连接层，所述第一连接层中具有第一连接离子，所述第一连接离子与所述第一阱离子的导电类型相同；位于所述器件区和测试区的第二阱区中的第二连接层，所述第二连接层中具有第二连接离子，所述第二连接离子与所述第二阱离子的导电类型相同；获取所述测试电流之前，所述工作方法还包括：使所述第一连接层接第一电位；使所述第二连接层接第二电位。
可选的，获取流经所述测试区第一掺杂区或第二掺杂区的电流的步骤包括：如果所述测试电流为0，增加所述第一电位与第二电位之间的电位差至所述测试电流不为0；当所述测试电流不为0时，获取所述第一电位与第二电位的电位差。
可选的，增加所述第一电位与第二电位之间的电位差的步骤包括：使所述第二电位固定不变，降低所述第一电位的电位值；或者，增加所述第一电位与第二电位之间的电位差的步骤包括：使所述第一电位固定不变，增加所述第二电位的电位值。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的半导体结构的形成方法中，所述第一阱离子与所述第二阱离子的导电类型不相同，所述第二掺杂离子与所述第一掺杂离子的导电类型不相同，所述第一阱区与所述第二阱区接触，则所述器件区的第一掺杂区、第一阱区、第二阱区和第二掺杂区构成NPNP结构；所述测试区的第一掺杂区、第一阱区、第二阱区和第二掺杂区构成NPNP结构。闩锁效应主要与所述第一阱区和第二阱区的电阻有关。如果所述器件区的NPNP结构出现闩锁效应，所述测试区的NPNP结构也会出现闩锁效应，则在使所述测试区第一掺杂区和第二掺杂区之间具有电位差的条件下，通过检测所述测试区第一掺杂区或第二掺杂区中的电流可以实现对器件区所形成的半导体器件的闩锁效应进行检测。
本发明技术方案提供的半导体结构中，所述第一阱离子与所述第二阱离子的导电类型不相同，所述第二掺杂离子与所述第一掺杂离子的导电类型不相同，所述第一阱区与所述第二阱区接触，则所述器件区的第一掺杂区、第一阱区、第二阱区和第二掺杂区构成NPNP结构；所述测试区的第一掺杂区、第一阱区、第二阱区和第二掺杂区构成NPNP结构。闩锁效应主要与所述第一阱区和第二阱区的电阻有关。如果所述器件区的NPNP结构出现闩锁效应，所述测试区的NPNP结构也会出现闩锁效应，则在使所述测试区第一掺杂区和第二掺杂区之间具有电位差的条件下，通过检测所述测试区第一掺杂区或第二掺杂区中的电流可以实现对器件区所形成的半导体器件的闩锁效应进行检测。
进一步，所述测试区的第一掺杂区和第二掺杂区的个数为多个或所述测试区的个数为多个，可以通过使多个第一掺杂区并联，多个第二掺杂区并联，实现对所述测试区的第一掺杂区和第二掺杂区中的电流进行放大，从而能够增加所形成的半导体结构对闩锁效应进行测量的灵敏度。
进一步，半导体结构的闩锁效应主要与所述第一阱区和第二阱区的电阻有关，也即与所述第一阱区中第一阱离子的浓度以及所述第二阱区中第二阱离子的浓度有关。所述器件区和测试区的第一阱区中第一阱离子的浓度相同，所述器件区和测试区的第二阱区中第二阱离子的浓度相同，因此，测试区形成的器件与器件区形成的器件的性能较接近，从而所述测试区形成的的闩锁效应能更好地体现所述器件区形成的器件的闩锁效应，进而能够提高闩锁效应的检测精度。
本发明技术方案提供的半导体结构的工作方法中，所述第一阱离子与所述第二阱离子的导电类型不相同，所述第二掺杂离子与所述第一掺杂离子的导电类型不相同，所述第一阱区与所述第二阱区接触，所述器件区的第一掺杂区、第一阱区、第二阱区和第二掺杂区构成NPNP结构；所述测试区的第一掺杂区、第一阱区、第二阱区和第二掺杂区构成NPNP结构。闩锁效应主要与所述第一阱区和第二阱区的电阻有关。如果所述器件区出现闩锁效应，所述测试区的NPNP结构也会出现闩锁效应，则在使所述测试区第一掺杂区和第二掺杂区之间具有电位差的条件下，通过检测所述测试区第一掺杂区或第二掺杂区中的测试电流可以实现对器件区所形成的器件的闩锁效应进行检测。
附图说明
图1是一种CMOS器件的结构示意图；
图2至图11是本发明半导体结构的形成方法一实施例各步骤的结构示意图；
图12是本发明的半导体结构的工作方法一实施例的结构示意图。
具体实施方式
半导体结构具有诸多问题，例如难以在封装之前，对半导体器件的闩锁效应进行检测。
现结合一种半导体结构，分析导致难以难以在封装之前，对半导体器件的闩锁效应进行检测的原因：
图1是一种CMOS晶体管的结构示意图。
请参考图1，所述CMOS晶体管包括：衬底100；位于所述衬底100中的阱区110；位于所述衬底100上的第一栅极结构111；分别位于所述第一栅极结构111两侧衬底100中的第一源区121和第一漏区；位于所述阱区110上的第二栅极结构112；分别位于所述第二栅极结构112两侧阱区110中的第二源区122和第二漏区。
其中，所述衬底100、第二源区122和第二漏区中具有P型离子，所述阱区122、第一源区121和第一漏区中具有N型离子。所述CMOS晶体管在工作过程中，所述衬底100与第一源区121接第一电位Vss，所述第二源区122与阱区110接第二电位Vdd，所述第二电位Vdd大于所述第一电位Vss。
所述第一源区121、衬底100、阱区110和第二源区122构成NPNP结构的寄生晶体管。所述寄生晶体管由PNP双极管Q2和NPN双极管Q1连接形成。第一漏区121、衬底100和阱区110分别形成所述NPN双极管Q1的发射极、基极和集电极；且所述第二源区122、阱区110和衬底100分别形成所述PNP双极管Q2的发射极、基极和集电极。所述衬底100具有第一电阻R1，所述阱区110具有第二电阻R2，如果所述第一电阻R1上的压降较大，则NPN双极管Q1容易导通。如果NPN双极管Q1导通，则所述NPN双极管Q2的集电极中产生电流，所述NPN双极管Q1集电极中的电流流入所述PNP双极管Q2的基极，使所述NPN双极管Q1为所述PNP双极管Q2提供电流，进而使所述PNP双极管Q2导通，进而使电流从第二源区122，经过阱区110、衬底100流入第一源区121，然后从所述第一源区121流出。如果PNP双极管Q2导通，则所述PNP双极管Q2的基极中产生电流，所述PNP双极管Q2基极中的电流流入所述NPN双极管Q1的集电极，从而使所述PNP双极管Q2为所述NPN双极管Q1提供电流，使所述NPN双极管Q2导通，进而使电流从第二源区122，经过阱区110、衬底100流入第一源区121，然后从所述第一源区121流出。
综上，如果所述第一电阻R1或第二电阻R2上的压降较大时，第一源区121与第二源区122之间形成低电阻回路，从而导致所述CMOS晶体管中的电流过大，从而损坏所述CMOS晶体管。
为了降低闩锁效应对CMOS晶体管的影响，需要对CMOS晶体管的闩锁效应进行检测。然而，现有检测闩锁效应的方法都是在封装之后形成的产品上进行的。如果形成产品之后，检测到闩锁效应过大，就很难消除产品中的闩锁效应，从而导致产品报废，进而导致工艺成本较高。
为解决所述技术问题，本发明提供了一种半导体结构的形成方法，包括：提供衬底，所述衬底包括器件区和测试区；在所述器件区和测试区衬底中形成第一阱区，所述第一阱区中具有第一阱离子；在所述器件区和测试区衬底中形成第二阱区，所述第二阱区与所述第一阱区接触，所述第二阱区中具有第二阱离子，所述第二阱离子与所述第一阱离子的导电类型相反；分别在所述器件区和测试区的第一阱区中形成第一掺杂区，所述第一掺杂区中具有第一掺杂离子，所述第一掺杂离子与所述第一阱离子的导电类型相反；分别在所述器件区和测试区的第二阱区中形成第二掺杂区，所述第二掺杂区中具有第二掺杂离子，所述第二掺杂离子与所述第二阱离子的导电类型相反。
其中，所述第一阱离子与所述第二阱离子的导电类型不相同，所述第二掺杂离子与所述第一掺杂离子的导电类型不相同，所述第一阱区与所述第二阱区接触，则所述器件区的第一掺杂区、第一阱区、第二阱区和第二掺杂区构成NPNP结构；所述测试区的第一掺杂区、第一阱区、第二阱区和第二掺杂区构成NPNP结构。闩锁效应主要与所述第一阱区和第二阱区的电阻有关。如果所述器件区出现闩锁效应，所述测试区的NPNP结构也会出现闩锁效应，则在使所述测试区第一掺杂区和第二掺杂区之间具有电位差的条件下，通过检测所述测试区第一掺杂区或第二掺杂区中的电流可以实现对器件区所形成的半导体器件的闩锁效应进行检测。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图11是本发明的半导体结构的形成方法一实施例各步骤的结构示意图。
请参考图2，提供衬底，所述衬底包括器件区A和测试区B；在所述器件区A和测试区B衬底中形成第一阱区210，所述第一阱区10中具有第一阱离子。
所述器件区A用于形成半导体器件。具体的，本实施例中，所述器件区A用于形成CMOS晶体管。
所述测试区B用于形成测试器件，从而对所述半导体器件的闩锁效应进行测量。
本实施例中，所述测试区B的个数为多个，多个测试区B可以在后续形成测试器件。可以通过使多个测试区并联，从而能够对后续所形成的测试区B第一掺杂区和第二掺杂区中的电流进行放大，从而能够增加测试区B所形成的测试器件对闩锁效应进行测量的灵敏度。
需要说明的是，如果所述测试区B的个数过大，容易降低所形成半导体结构的集成度。具体的，所述测试区B的个数为2个～3个。本实施例中，所述测试区B的个数为2个。
本实施例中，所述衬底中具有第一阱离子，从而形成第一阱区210。
本实施例中，所述第一阱离子为P型离子，例如硼离子或BF2-。在其他实施例中，所述第一阱离子还可以为N型离子，例如磷离子或砷离子。
本实施例中，所述器件区A的第一阱区210与所述测试区B的第一阱区210的第一阱离子的浓度相同。
第一阱区210中第一阱离子的浓度由所形成半导体器件的性能确定。由于第一阱区210中第一阱离子的浓度与第一阱区210的电阻有关，从而与所形成半导体器件的闩锁效应有关。因此，所述器件区A的第一阱区210与所述测试区B的第一阱区210的第一阱离子的浓度相同，能够通检测所述测试器件的闩锁效应对所述器件区A所形成的器件的闩锁效应进行较精确的检测。
本实施例中，所述衬底的材料为硅。在其他实施例中，所述衬底还可以为锗衬底、硅锗衬底、绝缘体上硅衬底、绝缘体上锗衬底等半导体衬底。所述衬底还可以包括基底和位于所述基底上的鳍部。
本实施例中，所述器件区A和测试区B之间的衬底中具有隔离结构201。
所述隔离结构201用于实现器件区A与测试区B之间的电隔离。
本实施例中，所述隔离结构201的材料为氧化硅。
本实施例中，形成所述隔离结构201的步骤包括：在所述器件区A和测试区B之间的衬底中形成隔离凹槽；在所述隔离凹槽中形成隔离结构201。
本实施例中，形成隔离结构201的工艺包括化学气相沉积工艺。
所述衬底中的第一阱离子的分布较均匀，从而使所述器件区A和测试区B的第一阱区210中的第一阱离子的浓度相同，则所形成的测试器件与所形成的半导体器件的性能较接近，从而通过所形成的测试器件检测到的闩锁效应能充分体现所形成半导体器件的闩锁效应，进而能够提高检测精度。
请参考图3和图4，图4是图3沿切割线1-1’的剖面图，在所述器件区A和测试区B衬底中形成第二阱区220，所述第二阱区220与所述第一阱区210接触，所述第二阱区220中具有第二阱离子，所述第二阱离子与所述第一阱离子的导电类型相反。
本实施例中，所述第二阱离子为N型离子，例如，磷离子或砷离子。在其他实施例中，所述第一阱离子为N型离子，所述第二阱离子为P型离子。
本实施例中，所述器件区A的第二阱区220与所述测试区B的第二阱区220的第二阱离子的浓度相同。
第二阱区220中第二阱离子的浓度由所形成半导体器件的性能确定。由于第二阱区220中第二阱离子的浓度与第二阱区220的电阻有关，从而与所形成半导体器件的闩锁效应有关。因此，所述器件区A的第二阱区220与所述测试区B的第二阱区220中的第二阱离子的浓度相同，能够通检测所形成的测试器件的闩锁效应对所所述器件区A形成的半导体器件的闩锁效应进行较精确的检测。
本实施例中，形成所述第二阱区220的步骤包括：在部分所述器件区A和测试区B的第一阱区210上形成掩膜层，所述掩膜层暴露出部分所述器件区A和测试区B衬底；以所述掩膜层为掩膜，对所述测试区B和器件区A衬底进行离子注入，在所述测试区B和器件区A的第一阱区210中形成所述第二阱区220。
请参考图5和图6，图6是图5沿切割线2-2’的剖面图，在所述器件区A的第一阱区210表面形成第一栅极结构231；在所述器件区A的第二阱区220表面形成第二栅极结构232。
本实施例中，形成所述第一栅极结构231和第二栅极结构232的步骤包括：在所述器件区A和测试区B的第一阱区210，以及器件区A和测试区B的第二阱区220上形成栅极结构层；对所述栅极结构层进行图形化，形成所述第一栅极结构231和第二栅极结构232。
本实施例中，所述测试区B上不具有第一栅极结构和第二栅极结构。在其他实施例中，所述测试区的第一阱区表面还可以具有第一栅极结构，所述测试区的第二阱区表面可以具有第二栅极结构。
本实施例中，所述第一栅极结构231包括：位于所述测试区A的第一阱区210表面的第一栅介质层；位于所述第一栅介质层上的第一栅极；位于所述第一栅介质层和第一栅极侧壁表面的第一侧墙。
所述第二栅极结构232包括：位于所述测试区B的第二阱区220表面的第二栅介质层；位于所述第二栅介质层上的第二栅极；位于所述第二栅介质层和第二栅极侧壁表面的第二侧墙。
本实施例中，所述第一栅介质层和第二栅介质层的材料为氧化硅。在其他实施例中，所述第一栅介质层和第二栅介质层的材料还可以为高k(k值大于3.9)介质材料。
本实施例中，所述第一栅极和第二栅极的材料为多晶硅。在其他实施例中，所述第一栅极和第二栅极的材料还可以为金属，例如钨或铜。
本实施例中，所述第一侧墙和第二侧墙的材料为氮化硅。在其他实施例中，所述第一侧墙和第二侧墙的材料还可以为氮氧化硅
请参考图7至图9，图8是图7沿切割线3-3’的剖面图，图9是图7沿切割线4-4’线的剖面图，分别在所述器件区A和测试区B的第一阱区210中形成第一掺杂区241，所述第一掺杂区241中具有第一掺杂离子，所述第一掺杂离子与所述第一阱离子的导电类型相反。
本实施例中，所述器件区A的第一掺杂区241后续用做所形成NMOS晶体管的源区。
本实施例中，所述器件区A用于形成CMOS晶体管，所述形成方法还包括：在所述器件区A的第一阱区210中形成第三掺杂区243，所述第三掺杂区243和第一掺杂区241分别位于同一个所述第一栅极结构231两侧。
所述第三掺杂区243后续用做所形成NMOS晶体管的漏区。所述第三掺杂区243中具有所述第一掺杂离子。
本实施例中，所述第一掺杂区241和第三掺杂区243用于形成NMOS晶体管，所述第一掺杂离子为N型离子，例如磷离子或砷离子。
为了提高所述测试区B形成的测试器件对CMOS晶体管的闩锁效应检测的精确度，本实施例中，所述测试区B与所述器件区A的第一掺杂区241中第一掺杂离子的浓度相同。
本实施例中，所述测试区B中的第一掺杂区241的个数为多个。在其他实施例中，所述第一掺杂区的个数还可以为单个。
多个第一掺杂区241能够实现并联，从而能够对所述测试区B的第一掺杂区241中的电流进行放大，从而能够增加所形成的半导体结构对闩锁效应进行测量的灵敏度。
需要说明的是，如果所述测试区B的第一掺杂区241的个数过多，容易降低所形成半导体结构的集成度。具体的，所述测试区B的第一掺杂区241的个数为2个～4个。本实施例中，所述测试区B的第一掺杂区241的个数为3个。
还需要说明的是，所述第二阱区220用于后续通过插塞连接第二电位。因此，所述器件区A的第二阱区220与后续的第四器件插塞连接；所述测试区B的第二阱区220后续与第四插塞连接。为了降低第四器件插塞与器件区A的第二阱区220之间的接触电阻，并降低第四插塞与所述测试区B第二阱区220之间的接触电阻，所述形成方法还包括：分别在所述器件区A的第二阱区220以及所述测试区B的第二阱区220中形成第二连接层252，所述第二连接层252中具有第二连接离子，所述第二连接离子的导电类型与所述第二阱离子的导电类型相同。
所述第二连接离子的导电类型与所述第二阱离子的导电类型相同。具体的，所述第二连接离子为N型离子，例如磷离子或砷离子。在其他实施例中，如果所述第二阱离子为P型离子，所述第二连接离子的为P型离子，例如硼离子或BF2。
本实施例中，所述器件区A的第一掺杂区241、第三掺杂区243、所述测试区B的第一掺杂区241、第三掺杂区243、所述器件区A的第二连接层252，以及所述测试区B的第二连接层252通过同一工艺形成。
所述器件区A的第一掺杂区241、第三掺杂区243、所述测试区B的第一掺杂区241、第三掺杂区243、所述器件区A的第二连接层252，以及所述测试区B的第二连接层252通过同一工艺形成，能够保证所形成的半导体器件与所形成的测试器件的性能较接近，从而能够通过检测所形成的测试器件中的闩锁效应对所形成CMOS晶体管中的闩锁效应进行检测。
具体的，本实施例中，形成所述器件区A的第一掺杂区241、第二掺杂区243、所述测试区B的第一掺杂区241、第三掺杂区243、所述器件区A的第二连接层252的步骤包括：在所述第一阱区210和第二阱区220上形成第一图形层，所述第一图形层暴露出部分器件区A的第一阱区、器件区A的部分第二阱区220、测试区B的部分第一阱区210以及测试区B的部分第二阱区220；以所述第一图形层为掩膜进行离子注入，在所述器件区A的第一阱区210中形成第一掺杂区241和第三掺杂区243，在所述测试区B的第一阱区210中形成第一掺杂区241和第三掺杂区243，在所述器件区A和测试区B的第二阱区220中形成第二连接层252。
在其他实施例中，形成所述器件区的第一掺杂区、第二掺杂区、所述测试区的第一掺杂区、第三掺杂区、所述器件区的第二连接层的工艺还可以包括外延生长工艺。
继续参考图7至图9，分别在所述器件区A和测试区B的第二阱区220中形成第二掺杂区242，所述第二掺杂区242中具有第二掺杂离子，所述第二掺杂离子与所述第二阱离子的导电类型相反。
本实施例中，所述器件区A的第二掺杂区242后续用做所形成PMOS晶体管的源区。
本实施例中，所述器件区A用于形成CMOS晶体管，所述形成方法还包括：在所述器件区A的第一阱区210中形成第四掺杂区244，所述第四掺杂区244和第二掺杂区242分别位于同一个所述第二栅极结构232两侧。
所述第四掺杂区244后续用做所形成PMOS晶体管的漏区。所述第四掺杂区244中具有所述第二掺杂离子。
本实施例中，所述第二掺杂区242和第四掺杂区244用于形成PMOS晶体管，所述第二掺杂离子为P型离子，例如硼离子或BF2-离子。
为了提高所述测试区B形成的测试器件对CMOS晶体管的闩锁效应检测的精确度，所述测试区B与所述器件区A的第二掺杂区242中第二掺杂离子的浓度相同。
本实施例中，所述测试区B中的第二掺杂区242的个数为多个。在其他实施例中，所述第二掺杂区的个数还可以为单个。
多个第二掺杂区242能够对所述测试区B的第二掺杂区242及第一掺杂区241中的电流进行放大，从而能够增加测试区B所形成的测试器件对闩锁效应进行测量的灵敏度。
需要说明的是，如果所述测试区B的第二掺杂区242的个数过多，容易降低所形成半导体结构的集成度。具体的，所述测试区B的第二掺杂区242的个数为2个～4个。本实施例中，所述测试区B的第二掺杂区242的个数为3个。
需要说明的是，所述第一阱区210用于后续连接第一电位。因此，所述器件区A的第一阱区210后续与第三器件插塞连接，所述测试区B的第一阱区210后续与第三插塞连接。为了降低第三器件插塞与器件区A的第一阱区210之间的接触电阻，并降低测试区B的第一阱区210与第三插塞之间的接触电阻。所述形成方法还包括：在所述器件区A的第一阱区210以及所述测试区B的第一阱区210中形成第一连接层251，所述第一连接层251中具有第一连接离子，所述第一连接离子的导电类型与所述第一阱区210中的第一阱离子的导电类型相同。
所述第一连接离子的导电类型与所述第一阱离子的导电类型相同。具体的，所述第一连接离子为P型离子，例如硼离子或BF2-。在其他实施例中，如果所述第一阱离子为N型离子，所述第一连接离子的为N型离子。
本实施例中，所述器件区A的第二掺杂区241和第四掺杂区244、所述测试区B的第二掺杂区241和第四掺杂区244、所述器件区A的第一连接层251，以及所述测试区B的第一连接层251通过同一工艺形成。
所述器件区A的第二掺杂区241和第四掺杂区244、所述测试区B的第二掺杂区241和第四掺杂区244、所述器件区A的第一连接层251、以及所述测试区B的第一连接层251通过同一工艺形成，能够保证所形成的半导体器件与所形成的测试器件的性能较接近，从而能够通过检测所形成的测试器件中的闩锁效应对所形成半导体器件中的闩锁效应进行检测。
具体的，本实施例中，形成所述器件区A的第二掺杂区241和第四掺杂区244、所述测试区B的第二掺杂区241和第四掺杂区244、所述器件区A的第一连接层251、以及所述测试区B的第一连接层251的步骤包括：在所述第一阱区210和第二阱区220上形成第二图形层，所述第二图形层暴露出部分器件区A的第一阱区210、器件区A的部分第二阱区220、测试区B的部分第一阱区210以及测试区B的部分第二阱区220；以所述第二图形层为掩膜进行离子注入，在所述器件区A第二阱区220中形成第二掺杂区242和第四掺杂区244，在所述测试区B的第二阱区220中形成第二掺杂区242和第四掺杂区244，在所述器件区A和测试区B的第一阱区210中形成第一连接层251。
在其他实施例中，形成所述器件区的第二掺杂区和第四掺杂区、所述测试区的第二掺杂区和第四掺杂区、所述器件区的第一连接层，以及所述测试区的第一连接层的工艺可以包括外延生长工艺。
需要说明的是，所述器件区A的第一掺杂区241、第一阱区210、第二阱区220和第二掺杂区242构成NPNP结构；所述测试区B的第一掺杂区241、第一阱区210、第二阱区220和第二掺杂区242构成NPNP结构。闩锁效应主要与所述第一阱区210和第二阱区220的电阻有关，也即与所述第一阱区210中的第一阱离子浓度、第二阱区220中的第二阱离子的浓度有关。如果所述器件区A出现闩锁效应，所述测试区的NPNP结构也会出现闩锁效应，则通过检测所述测试区第一掺杂区241或第二掺杂区242的电流可以实现对器件区所形成的半导体器件的闩锁效应进行检测，进而能够在晶圆上对闩锁效应进行检测。
请参考图10和图11，图11是图10沿切割线5-5’的剖面图，形成连接所述测试区B第一掺杂区241的第一连接结构；形成连接所述测试区B第二掺杂区242的第二连接结构。
所述第一连接结构用于实现所述测试区B第一掺杂区241与外部电路的电连接，具体的，所述第一连接结构用于使所述测试区B的第一掺杂区241接第一电位。
所述第二连接结构用于实现所述测试区B第二掺杂区242与外部电路的电连接，具体的，所述第二连接结构用于使所述测试区B的第二掺杂区242接第二电位，所述第二电位大于第一电位。
需要说明的是，所述衬底包括两个测试区B，两个测试区B的第一掺杂区241均通过第一连接结构实现电连接；两个测试区B的第二掺杂区242均通过第二连接结构实现电连接。
本实施例中，所述形成方法还包括：形成连接所述测试区B第一连接层251的第三连接结构；形成连接所述测试区B第二连接层252的第四连接结构。
本实施例中，所述第一连接结构包括：连接所述测试区B中第一掺杂区241的第一插塞271；连接多个所述第一插塞271的第一连接线261。
多个所述第一插塞271通过所述第一连接线261实现相互电连接。
本实施例中，所述第二连接结构包括：连接所述测试区B第二掺杂区242的第二插塞272；连接多个所述第二插塞272的第二连接线262。
多个所述第二插塞272通过所述第二连接线262实现相互电连接。
本实施例中，所述第三连接结构包括：连接所述测试区B中第一连接层251的第三插塞273；连接多个所述第三插塞273的第三连接线263。
多个所述第三插塞273通过所述第三连接线263实现相互电连接。
本实施例中，所述第四连接结构包括：连接所述测试区B中第二连接区252的第四插塞274；连接多个所述第四插塞274的第四连接线264。
多个所述第四插塞274通过所述第四连接线264实现相互电连接。
本实施例中，形成所述第一连接结构、第二连接结构、第三连接结构和第四连接结构的步骤包括：形成覆盖所述测试区B的介质层280；在所述测试区B介质层280中形成第一接触孔和第三接触孔，所述第一接触孔暴露出所述第一掺杂区241，所述第三接触孔暴露出所述第一连接层251；在所述测试区B介质层280中形成第二接触孔和第四接触孔，所述第二接触孔暴露出所述第二掺杂区242，所述第四接触孔暴露出所述第二连接层252；在所述第一接触孔中形成第一插塞271；在所述第二接触孔中形成第二插塞272；在所述第三接触孔中形成第三插塞273；在所述第四接触孔中形成第四插塞274；在所述测试区B介质层280上和所述第一插塞271表面形成第一连接线261；在所述测试区B介质层280上和所述第二插塞272表面形成第二连接线262；在所述测试区B介质层280上和第三插塞273表面形成第三连接线263；在所述测试区B介质层280上和第四插塞274表面形成第四连接线264。
本实施例中，所述第一插塞271、第二插塞272、第三插塞273、第四插塞274、第一连接线261、第二连接线262、第三连接线263和第四连接线264的材料为钨或铜。
本实施例中，所述形成方法还包括：形成连接所述器件区A第一掺杂区241的第一器件连接结构；形成连接所述器件区A第二掺杂区242的第二器件连接结构；形成连接所述器件区A第一连接层251的第三器件连接结构；形成连接所述器件区A第二连接层252的第四器件连接结构。
本实施例中，所述第一器件连接结构包括：连接所述器件区A中第一掺杂区241的第一器件插塞；连接多个所述第一器件插塞的第一器件连接线281。
多个所述第一器件插塞通过所述第一器件连接线281实现相互电连接。
本实施例中，所述第二器件连接结构包括：连接所述器件区A第二掺杂区242的第二器件插塞；连接多个所述第二器件插塞的第二器件连接线282。
多个所述第二器件插塞通过所述第二器件连接线282实现相互电连接。
本实施例中，所述第三器件连接结构包括：连接所述器件区A中第一连接区251的第三器件插塞；连接多个所述第三器件插塞的第三器件连接线283。
多个所述第三器件插塞通过所述第三器件连接线283实现相互电连接。
本实施例中，所述第四器件连接结构包括：连接所述器件区A中第二连接区252的第四器件插塞；连接多个所述第四器件插塞的第四器件连接线284。
本实施例中，所述第一器件插塞、第二器件插塞、第三器件插塞、第四器件插塞、第一器件连接线281、第二器件连接线282、第三器件连接线283和第四器件连接线284的材料为钨或铜。
本实施例中，所述介质层280还覆盖所述器件区A。形成所述第一器件连接结构、第二器件连接结构、第三器件连接结构和第四器件连接结构的步骤包括：在所述测试区B介质层280中形成第一器件接触孔和第三器件接触孔，所述第一器件接触孔暴露出所述第一掺杂区241，所述第三器件接触孔暴露出所述器件区A第一连接层251；在所述测试区B介质层280中形成第二器件接触孔和第四器件接触孔，所述第二器件接触孔暴露出所述第二掺杂区242，所述第四器件接触孔暴露出所述器件区A第二连接层252；在所述第一器件接触孔中形成第一器件插塞；在所述第二器件接触孔中形成第二器件插塞；在所述第三器件接触孔中形成第三器件插塞273；在所述第四器件接触孔中形成第四器件插塞；在所述器件区A介质层280上和所述第一器件插塞表面形成第一器件连接线281；在所述器件区A介质层280上和所述第二器件插塞表面形成第二器件连接线282；在所述器件区A介质层280上和第三器件插塞表面形成第三器件连接线283；在所述器件区A介质层280上和第四器件插塞274表面形成第四器件连接线284。
综上，本发明实施提供的半导体结构的形成方法中，所述第一阱离子与所述第二阱离子的导电类型不相同，所述第二掺杂离子与所述第一掺杂离子的导电类型不相同，所述第一阱区与所述第二阱区接触，则所述器件区的第一掺杂区、第一阱区、第二阱区和第二掺杂区构成NPNP结构；所述测试区的第一掺杂区、第一阱区、第二阱区和第二掺杂区构成NPNP结构。闩锁效应主要与所述第一阱区和第二阱区的电阻有关。如果所述器件区出现闩锁效应，所述测试区的NPNP结构也会出现闩锁效应，则在使所述测试区第一掺杂区和第二掺杂区之间具有电位差的条件下，通过检测所述测试区第一掺杂区或第二掺杂区中的电流可以实现对器件区所形成的半导体器件的闩锁效应进行检测。
继续参考图10和图11，本发明的实施例还提供一种半导体结构，包括：衬底，所述衬底包括器件区A和测试区B；
位于所述器件区A和测试区B衬底中的第一阱区210，所述第一阱区2109中具有第一阱离子；
位于所述器件区A和测试区B衬底中的第二阱区220，所述第二阱区220与所述第一阱区210接触，所述第二阱区220中具有第二阱离子，所述第二阱离子与所述第一阱离子的导电类型相反；
分别位于所述器件区A和测试区B的第一阱区210中的第一掺杂区241，所述第一掺杂区241中具有第一掺杂离子，所述第一掺杂离子与所述第一阱离子的导电类型相反；
分别位于所述器件区A和测试区B的第二阱区220中的第二掺杂区242，所述第二掺杂区242中具有第二掺杂离子，所述第二掺杂离子与所述第二阱离子的导电类型相反。
需要说明的是，所述第一阱离子与所述第二阱离子的导电类型不相同，所述第二掺杂离子与所述第一掺杂离子的导电类型不相同，所述第一阱区与所述第二阱区接触，所述器件区A的第一掺杂区241、第一阱区210、第二阱区220和第二掺杂区242构成NPNP结构；所述测试区B的第一掺杂区241、第一阱区210、第二阱区220和第二掺杂区242构成NPNP结构。闩锁效应主要与所述第一阱区210和第二阱区220的电阻有关，也即与所述第一阱区210中的第一阱离子浓度、第二阱区220中的第二阱离子的浓度有关。如果所述器件区A出现闩锁效应，所述测试区的NPNP结构也会出现闩锁效应，则通过检测所述测试区第一掺杂区241或第二掺杂区242的电流可以实现对器件区所形成的器件的闩锁效应进行检测，进而能够在晶圆上对闩锁效应进行检测。
本实施例中，所述器件区A和测试区B之间的衬底中具有隔离结构201。
本实施例中，所述测试区B中第一掺杂区241的个数为单个或多个，所述测试区B中所述第二掺杂区220的个数为单个或多个。
本实施例中，所述测试区B的个数为多个。在其他实施例中，所述所述测试区B的个数还可以为单个。
具体的，所述测试区A中第一掺杂区241的个数为2个～4个，所述测试区B中所述第二掺杂区242的个数为2个～4个；所述测试区B的个数为2个～3个。
所述测试区B的第一掺杂区241和第二掺杂区242的个数为多个或所述测试区B的个数为多个，可以通过使多个第一掺杂区241并联，多个第二掺杂区242并联，实现对所述测试区的第一掺杂区241和第二掺杂区242中的电流进行放大，从而能够增加所形成的测试结构对闩锁效应进行测量的灵敏度。
本实施例中，所述器件区A的第一阱离子的浓度与所述测试区B的第一阱离子的浓度相同；所述器件区A的第二阱离子与所述测试区B的第二阱离子的浓度相同。
半导体结构的闩锁效应主要与所述第一阱区210和第二阱区220的电阻有关，也即与所述第一阱区210中第一阱离子的浓度以及所述第二阱区220中第二阱离子的浓度有关。所述器件区A和测试区B的第一阱区210中第一阱离子的浓度相同，所述器件区A和测试区B的第二阱区220中第二阱离子的浓度相同，因此，所述测试区B形成的器件与所述器件区A形成的器件的性能较接近，从而所述测试区B形成的的闩锁效应能更好地体现所述器件区A形成的器件的闩锁效应，进而能够提高闩锁效应的检测精度。
本实施例中，所述半导体结构还包括：位于所述器件区A的第一阱区210上的第一栅极结构231；位于所述器件区A的第一阱区210中的第三掺杂区243，所述第一掺杂区241和第三掺杂区243分别位于同一个所述第一栅极结构231两侧；位于所述器件区A的第二阱区220表面的第二栅极结构232；位于所述器件区A的第二阱区220中的第四掺杂区244，所述第四掺杂区244与所述第二掺杂区242分别位于同一个所述第二栅极结构232两侧。
本实施例中，所述第一掺杂离子与所述第二阱离子为N型离子，所述第二掺杂离子与所述第一阱离子为P型离子，所述第一掺杂区241用于接第一电位，所述第二掺杂区242用于接第二电位，所述第一电位小于第二电位。
在其他实施例中，所述第一掺杂离子与所述第二阱离子为P型离子，所述第二掺杂离子与所述第一阱离子为N型离子，所述第一掺杂区用于接第一电位，所述第二掺杂区用于接第二电位，所述第一电位大于第二电位。
本实施例中，所述第一阱区210用于接第一电位，所述第二阱区220用于接第二电位。
本实施例中，所述半导体结构还包括：位于所述器件区A和测试区B的第一阱区210中的第一连接层，所述第一连接层中具有第一连接离子，所述第一连接离子与所述第一阱离子的导电类型相同；位于所述器件区A和测试区B的第二阱区220中的第二连接层，所述第二连接层中具有第二连接离子，所述第二连接离子与所述第二阱离子的导电类型相同。
本实施例中，所述半导体结构还包括：连接所述测试区B第一掺杂区241的第一连接结构；连接所述测试区B第二掺杂区242的第二连接结构；连接所述测试区B第一连接层251的第三连接结构；连接所述测试区B第二连接层252的第四连接结构。
本实施例中，所述第一连接结构包括：连接所述测试区B中第一掺杂区241的第一插塞271；连接多个所述第一插塞271的第一连接线261。
所述第一插塞271通过所述第一连接线261实现相互电连接。
本实施例中，所述第二连接结构包括：连接所述测试区B第二掺杂区242的第二插塞272；连接多个所述第二插塞272的第二连接线262。
多个所述第二插塞272通过所述第二连接线262实现相互电连接。
本实施例中，所述第三连接结构包括：连接所述测试区B中第一连接区251的第三插塞273；连接多个所述第三插塞273的第三连接线263。
多个所述第三插塞273通过所述第三连接线263实现相互电连接。
本实施例中，所述第四连接结构包括：连接所述测试区B中第二连接区252的第四插塞274；连接多个所述第四插塞274的第四连接线264。
多个所述第四插塞274通过所述第四连接线264实现相互电连接。
本实施例中，所述半导体结构还包括：连接所述器件区A第一掺杂区241的第一器件连接结构；连接所述器件区A第二掺杂区242的第二器件连接结构；连接所述器件区A第一连接层251的第三器件连接结构；连接所述器件区A第二连接层252的第四器件连接结构。
本实施例中，所述第一器件连接结构包括：连接所述器件区A中第一掺杂区241的第一器件插塞；连接多个所述第一器件插塞的第一器件连接线281。
多个所述第一器件插塞通过所述第一器件连接线281实现相互电连接。
本实施例中，所述第二器件连接结构包括：连接所述器件区A第二掺杂区242的第二器件插塞；连接多个所述第二器件插塞的第二器件连接线282。
多个所述第二器件插塞通过所述第二器件连接线282实现相互电连接。
本实施例中，所述第三器件连接结构包括：连接所述器件区A中第一连接区251的第三器件插塞；连接多个所述第三器件插塞的第三器件连接线283。
多个所述第三器件插塞通过所述第三器件连接线283实现相互电连接。
本实施例中，所述第四器件连接结构包括：连接所述器件区A中第二连接区252的第四器件插塞；连接多个所述第四器件插塞的第四器件连接线284。
多个所述第四器件插塞通过所述第四器件连接线284实现相互电连接。
本实施例中，所述半导体结构与上一实施例形成的半导体结构相同，在此不多做赘述。
综上，本发明实施例提供的半导体结构中，所述第一阱离子与所述第二阱离子的导电类型不相同，所述第二掺杂离子与所述第一掺杂离子的导电类型不相同，所述第一阱区与所述第二阱区接触，所述器件区的第一掺杂区、第一阱区、第二阱区和第二掺杂区构成NPNP结构；所述测试区的第一掺杂区、第一阱区、第二阱区和第二掺杂区构成NPNP结构。闩锁效应主要与所述第一阱区和第二阱区的电阻有关。如果所述器件区出现闩锁效应，所述测试区的NPNP结构也会出现闩锁效应，则在使所述测试区第一掺杂区和第二掺杂区之间具有电位差的条件下，通过检测所述测试区第一掺杂区或第二掺杂区中的电流可以实现对器件区所形成的器件的闩锁效应进行检测，进而能够在晶圆上对闩锁效应进行检测。
进一步，所述测试区的第一掺杂区和第二掺杂区的个数为多个或所述测试区的个数为多个，可以通过使多个第一掺杂区并联，多个第二掺杂区并联，实现对所述测试区的第一掺杂区和第二掺杂区中的电流进行放大，从而能够增加所形成的半导体结构对闩锁效应进行测量的灵敏度。
进一步，半导体结构的闩锁效应主要与所述第一阱区和第二阱区的电阻有关，也即与所述第一阱区中第一阱离子的浓度以及所述第二阱区中第二阱离子的浓度有关。所述器件区和测试区的第一阱区中第一阱离子的浓度相同，所述器件区和测试区的第二阱区中第二阱离子的浓度相同，因此，测试区形成的器件与器件区形成的器件的性能较接近，从而所述测试区形成的的闩锁效应能更好地体现所述器件区形成的器件的闩锁效应，进而能够提高闩锁效应的检测精度。
图12是本发明的半导体结构的工作方法一实施例的结构示意图。
本发明实施例还提供一种半导体结构的工作方法。
继续参考图10和图11，提供半导体结构。
本实施例中，所述半导体结构与图10和图11所示的半导体结构相同，在此不多做赘述。
请参考图12，使所述测试区B第一掺杂区241接第一电位V1；使所述测试区B第二掺杂区242接第二电位V2，所述第一电位V1与第二电位V2不相同。
本实施例中，所述第一掺杂区241中的第一掺杂离子为N型离子，所述第二掺杂区242中的第二掺杂离子为P型离子，则所述第一电位小于所述第二电位。
在其他实施例中，所述第一掺杂区中的第一掺杂离子为P型离子，所述第二掺杂区中的第二掺杂离子为N型离子，则所述第一电位大于所述第二电位。
需要说明的是，所述工作方法还包括：使所述测试区B第一阱区210接所述第一电位V1；使所述测试区B第二阱区220接所述第二电位V2。
具体的，本实施例中，通过在所述第一连接线261和第三连接线263上施加第一电位V1，使所述测试区B第一掺杂区241和测试区B第一阱区210接第一电位V1；通过在所述第二连接线262和第四连接线264上施加第二电位V2，使所述测试区B第二掺杂区242和测试区B第二阱区220接第二电位。V2。
继续参考图12，使所述测试区B第一掺杂区241接第一电位V1，并使所述测试区B第二掺杂区242接第二电位V2之后，获取流经所述测试区B第一掺杂区241或第二掺杂区242的测试电流。
所述器件区A的第一掺杂区241、第一阱区210、第二阱区220和第二掺杂区242构成第一NPNP结构；所述测试区B的第一掺杂区241、第一阱区210、第二阱区220和第二掺杂区242构成第二NPNP结构。闩锁效应主要与所述第一阱区210和第二阱区220的电阻有关，也即与所述第一阱区210中的第一阱离子浓度、第二阱区220中的第二阱离子的浓度有关。所述第一NPNP结构与所述第二NPNP结构相同，如果所述器件区形成的半导体器件出现闩锁效应，所述测试区B所形成的测试器件也会出现闩锁效应，则通过检测所述测试区B第一掺杂区241或第二掺杂区242的测试电流可以实现对器件区A所形成的半导体器件的闩锁效应进行检测，进而能够在封装之前对闩锁效应进行检测。
需要说明的是，当所述第一电位V1和第二电位V2之差较小时，则测试区B第二掺杂区242与所述测试区B第二阱区220之间的电位差较小，从而使流经所述第二阱区220中的电流很小，从而难以使第二阱区220、第一阱区210和第一掺杂区241形成的双极型晶体管导通，因此，所述测试区B第一掺杂区241与第二掺杂区242之间不存在通路，所述测试电流为0；随着第一电位和第二电位之差变大，则测试区B第二掺杂区242与所述测试区B第二阱区220之间的电位差增加，从而使流经所述第二阱区220中的电流增加，从而能够为测试区B第二阱区220提供足够的电流，使第二阱区220、第一阱区210和第一掺杂区241形成的双极型晶体管导通，因此，所述测试区B第一掺杂区241与第二掺杂区242之间形成低电阻的通路，使所述测试电流增加，不为0。
本实施例中，获取流经所述测试区B第一掺杂区241或第二掺杂区242的测试电流的步骤包括：如果所述测试电流为0，增加所述第一电位V1与第二电位V2之间的电位差至所述测试电流不为0；当所述测试电流不为0时，获取所述第一电位V1与第二电位V2的电位差，形成闩锁电压。
本实施例中，增加所述第一电位V1与第二电位V2之间的电位差的步骤包括：使所述第二电位V2固定不变，降低所述第一电位V1的电位值。
在其他实施例中，增加所述第一电位与第二电位之间的电位差的步骤可以包括：使所述第一电位固定不变，增加所述第二电位的电位值。
本实施例中，固定所述第二电位V2的值不变，通过使所述第一电位V1逐渐减小，从而增加第一电位V1与第二电位V2之差，当第一电位V1与第二电位V2之差增大到一定值时，所述测试区B第一掺杂区241和第二掺杂区242中出现电流，此时获取所述第一电位V1与第二电位V2之差，形成闩锁电压。可以通过闩锁电压对所形成半导体结构的闩锁效应进行判定。
具体的，所述闩锁电压越高，说明所形成的测试器件越不容易产生闩锁效应，则所形成的半导体器件越不容易产生闩锁效应；所述闩锁电压越低，说明所形成的测试器件越容易产生闩锁效应，则所形成的半导体器件越容易产生闩锁效应。
本实施例中，如果所述第二电位V2的电位值过小，所述测试电流较小，不容易对闩锁效应进行检测，从而容易降低所形成半导体结构的灵敏度。具体的，所述器件区A第二掺杂区242用于接工作电位，则所述第二电位V2为所述工作电位的1倍～1.2倍，例如1.1倍。
本实施例中，使所述第一电位V1从0V逐渐减小至所述测试电流不为0。
综上，本发明实施例提供的半导体结构的工作方法中，所述第一阱离子与所述第二阱离子的导电类型不相同，所述第二掺杂离子与所述第一掺杂离子的导电类型不相同，所述第一阱区与所述第二阱区接触，所述器件区的第一掺杂区、第一阱区、第二阱区和第二掺杂区构成NPNP结构；所述测试区的第一掺杂区、第一阱区、第二阱区和第二掺杂区构成NPNP结构。闩锁效应主要与所述第一阱区和第二阱区的电阻有关。如果所述器件区出现闩锁效应，所述测试区的NPNP结构也会出现闩锁效应，则在使所述测试区第一掺杂区和第二掺杂区之间具有电位差的条件下，通过检测所述测试区第一掺杂区或第二掺杂区中的电流可以实现对器件区所形成的器件的闩锁效应进行检测。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括器件区和测试区；
在所述器件区和测试区衬底中形成第一阱区，所述第一阱区中具有第一阱离子；
在所述器件区和测试区衬底中形成第二阱区，所述第二阱区与所述第一阱区接触，所述第二阱区中具有第二阱离子，所述第二阱离子与所述第一阱离子的导电类型相反；
分别在所述器件区和测试区的第一阱区中形成第一掺杂区，所述第一掺杂区中具有第一掺杂离子，所述第一掺杂离子与所述第一阱离子的导电类型相反；
分别在所述器件区和测试区的第二阱区中形成第二掺杂区，所述第二掺杂区中具有第二掺杂离子，所述第二掺杂离子与所述第二阱离子的导电类型相反。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：形成所述第一掺杂区之前，在所述器件区的第一阱区表面形成第一栅极结构；
在所述器件区的第一阱区中形成第三掺杂区，所述第三掺杂区和第一掺杂区分别位于同一个第一栅极结构两侧；
形成所述第二掺杂区之前，在所述器件区的第二阱区表面形成第二栅极结构；在所述器件区的第二阱区中形成第四掺杂区，所述第四掺杂区和第二掺杂区分别位于同一个第二栅极结构两侧。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：分别在所述器件区和测试区的第一阱区中形成第一连接层，所述第一连接层中具有第一连接离子，所述第一连接离子与所述第一阱离子的导电类型相同；分别在所述器件区和测试区的第二阱区中形成第二连接层，所述第二连接层中具有第二连接离子，所述第二连接离子与所述第二阱离子的导电类型相同。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述测试区中第一掺杂区的个数为单个或多个，所述测试区中第二掺杂区的个数为单个或多个；所述测试区的个数为一个或多个。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述器件区第一阱区中的第一阱离子的浓度与所述测试区第一阱区中的第一阱离子的浓度相同；所述器件区第二阱区中的第二阱离子与所述测试区第二阱区中的第二阱离子的浓度相同。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：形成连接所述第一掺杂区的第一连接结构；形成连接所述第二掺杂区的第二连接结构。
7.一种半导体结构，其特征在于，包括：
衬底，所述衬底包括器件区和测试区；
位于所述器件区和测试区衬底中的第一阱区，所述第一阱区中具有第一阱离子；
位于所述器件区和测试区衬底中的第二阱区，所述第二阱区与所述第一阱区接触，所述第二阱区中具有第二阱离子，所述第二阱离子与所述第一阱离子的导电类型相反；
分别位于所述器件区和测试区的第一阱区中的第一掺杂区，所述第一掺杂区中具有第一掺杂离子，所述第一掺杂离子与所述第一阱离子的导电类型相反；
分别位于所述器件区和测试区的第二阱区中的第二掺杂区，所述第二掺杂区中具有第二掺杂离子，所述第二掺杂离子与所述第二阱离子的导电类型相反。
8.如权利要求7所述的半导体结构，其特征在于，还包括：位于所述器件区的第一阱区表面的第一栅极结构；位于所述器件区的第一阱区中的第三掺杂区，所述第一掺杂区和第三掺杂区分别位于同一个所述第一栅极结构两侧；
位于所述器件区的第二阱区表面的第二栅极结构；位于所述器件区的第二阱区中的第四掺杂区，所述第四掺杂区与所述第二掺杂区分别位于同一个第二栅极结构两侧。
9.如权利要求7所述的半导体结构，其特征在于，还包括：分别位于所述器件区和测试区的第一阱区中的第一连接层，所述第一连接层中具有第一连接离子，所述第一连接离子与所述第一阱离子的导电类型相同；分别位于所述器件区和测试区的第二阱区中的第二连接层，所述第二连接层中具有第二连接离子，所述第二连接离子与所述第二阱离子的导电类型相同。
10.如权利要求7所述的半导体结构，其特征在于，所述第一掺杂离子与所述第二阱离子为N型离子，所述第二掺杂离子与所述第一阱离子为P型离子，所述第一掺杂区用于接第一电位，所述第二掺杂区用于接第二电位，所述第一电位小于第二电位；
或者，所述第一掺杂离子与所述第二阱离子为P型离子，所述第二掺杂离子与所述第一阱离子为N型离子，所述第一掺杂区用于接第一电位，所述第二掺杂区用于接第二电位，所述第一电位大于第二电位。
11.如权利要求10所述的半导体结构，其特征在于，所述第一阱区用于接第一电位，所述第二阱区用于接第二电位。
12.如权利要求7所述的半导体结构，其特征在于，所述测试区中第一掺杂区的个数为单个或多个，所述测试区中所述第二掺杂区的个数为单个或多个；所述测试区的个数为一个或多个。
13.如权利要求12所述的半导体结构，其特征在于，所述测试区中第一掺杂区的个数为2个～4个，所述测试区中所述第二掺杂区的个数为2个～4个；所述测试区的个数为2个～3个。
14.如权利要求7所述的半导体结构，其特征在于，所述器件区的第一阱离子的浓度与所述测试区的第一阱离子的浓度相同；所述器件区的第二阱离子与所述测试区的第二阱离子的浓度相同。
15.如权利要求7所述的半导体结构，其特征在于，还包括：连接所述第一掺杂区的第一连接结构；连接所述第二掺杂区的第二连接结构。
16.一种半导体结构的工作方法，其特征在于，包括：
提供如权利要求7至权利要求15任意一项所述的半导体结构；
在所述测试区第一掺杂区接第一电位；
在所述测试区第二掺杂区接第二电位，所述第一电位与第二电位不相同；
在所述测试区第一掺杂区接第一电位，并在所述测试区第二掺杂区接第二电位之后，获取流经所述测试区第一掺杂区或第二掺杂区的测试电流。
17.如权利要求16所述的半导体结构的工作方法，其特征在于，包括：所述第一掺杂离子与所述第二阱离子为N型离子，所述第二掺杂离子与所述第一阱离子为P型离子，所述第一电位小于第二电位；
或者，所述第一掺杂离子与所述第二阱离子为P型离子，所述第二掺杂离子与所述第一阱离子为N型离子，所述第一电位大于第二电位。
18.如权利要求16所述的半导体结构的工作方法，其特征在于，所述半导体结构还包括：位于所述器件区和测试区的第一阱区中的第一连接层，所述第一连接层中具有第一连接离子，所述第一连接离子与所述第一阱离子的导电类型相同；位于所述器件区和测试区的第二阱区中的第二连接层，所述第二连接层中具有第二连接离子，所述第二连接离子与所述第二阱离子的导电类型相同；
获取所述测试电流之前，所述工作方法还包括：使所述第一连接层接第一电位；使所述第二连接层接第二电位。
19.如权利要求16所述的半导体结构的工作方法，其特征在于，获取流经所述测试区第一掺杂区或第二掺杂区的电流的步骤包括：如果所述测试电流为0，增加所述第一电位与第二电位之间的电位差至所述测试电流不为0；当所述测试电流不为0时，获取所述第一电位与第二电位的电位差。
20.如权利要求19所述的半导体结构的工作方法，其特征在于，增加所述第一电位与第二电位之间的电位差的步骤包括：使所述第二电位固定不变，降低所述第一电位的电位值；
或者，增加所述第一电位与第二电位之间的电位差的步骤包括：使所述第一电位固定不变，增加所述第二电位的电位值。
CN201710073605.7A 2017-02-10 2017-02-10 半导体结构及其形成方法、工作方法 Active CN108417536B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710073605.7A CN108417536B (zh) 2017-02-10 2017-02-10 半导体结构及其形成方法、工作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710073605.7A CN108417536B (zh) 2017-02-10 2017-02-10 半导体结构及其形成方法、工作方法

Publications (2)

Publication Number Publication Date
CN108417536A CN108417536A (zh) 2018-08-17
CN108417536B true CN108417536B (zh) 2020-11-03

Family

ID=63124992

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710073605.7A Active CN108417536B (zh) 2017-02-10 2017-02-10 半导体结构及其形成方法、工作方法

Country Status (1)

Country Link
CN (1) CN108417536B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115910997A (zh) * 2021-08-06 2023-04-04 长鑫存储技术有限公司 闩锁测试结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1728381A (zh) * 2004-07-27 2006-02-01 松下电器产业株式会社 半导体集成电路
CN1914514A (zh) * 2004-01-28 2007-02-14 皇家飞利浦电子股份有限公司 用于测试集成电路对闭锁的敏感度的方法和设备
CN101540321A (zh) * 2008-02-06 2009-09-23 富士电机电子技术株式会社 半导体器件
CN103107162A (zh) * 2011-11-10 2013-05-15 上海华虹Nec电子有限公司 Mos器件闩锁效应的监测结构
CN103165600A (zh) * 2013-02-26 2013-06-19 北京时代民芯科技有限公司 一种esd保护电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3107122B1 (en) * 2015-06-17 2019-06-12 Nxp B.V. An electrostatic discharge protection device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1914514A (zh) * 2004-01-28 2007-02-14 皇家飞利浦电子股份有限公司 用于测试集成电路对闭锁的敏感度的方法和设备
CN1728381A (zh) * 2004-07-27 2006-02-01 松下电器产业株式会社 半导体集成电路
CN101540321A (zh) * 2008-02-06 2009-09-23 富士电机电子技术株式会社 半导体器件
CN103107162A (zh) * 2011-11-10 2013-05-15 上海华虹Nec电子有限公司 Mos器件闩锁效应的监测结构
CN103165600A (zh) * 2013-02-26 2013-06-19 北京时代民芯科技有限公司 一种esd保护电路

Also Published As

Publication number Publication date
CN108417536A (zh) 2018-08-17

Similar Documents

Publication Publication Date Title
US10002959B2 (en) Semiconductor device comprising a temperature sensor, temperature sensor and method of manufacturing a semiconductor device comprising a temperature sensor
US9018705B2 (en) ESD transistor
KR20160009819A (ko) 수직형 홀 센서, 홀 센서 모듈 및 그 제조 방법
US9653478B2 (en) Semiconductor device, method for manufacturing same, and nonvolatile semiconductor memory device
US11610880B2 (en) Power MOS device having an integrated current sensor and manufacturing process thereof
US6091113A (en) Semiconductor device with evaluation MISFET
TW201830711A (zh) 具有蕭特基二極體之ｆｉｎｆｅｔ ｅｓｄ裝置
CN109560001B (zh) 半导体器件的缺陷检测结构、装置及其检测方法
CN109449098B (zh) 半导体结构、测试系统、测试方法及半导体结构的制造方法
US9076760B2 (en) JFET having width defined by trench isolation
CN101022105B (zh) 半导体器件的测试装置和用于制造测试装置的基版
CN108417536B (zh) 半导体结构及其形成方法、工作方法
CN109300878B (zh) 界面缺陷表征结构的形成方法
CN108878418B (zh) 半导体装置、检测器件发热的方法及制造方法
CN109300799B (zh) 半导体结构、测试系统、测试方法及半导体结构的制作方法
KR20090038082A (ko) 전류특성 측정용 반도체 소자 및 반도체 소자의 전류특성측정 방법
JPH02203566A (ja) Ｍｏｓ型半導体装置
CN109037195B (zh) 半导体结构及其形成方法
CN103258813A (zh) 部分耗尽soi mosfet的测试结构及其形成方法
CN205789954U (zh) 一种半导体测试结构
US9383404B2 (en) High resistivity substrate final resistance test structure
CN109192676B (zh) 界面缺陷的表征方法
US11367790B2 (en) Body-contacted field effect transistors configured for test and methods
CN100375257C (zh) 用以厘清漏电流发生原因的半导体测试结构
US6492710B1 (en) Substrate isolated transistor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant