CN115910997A - 闩锁测试结构 - Google Patents

闩锁测试结构 Download PDF

Info

Publication number
CN115910997A
CN115910997A CN202110902708.6A CN202110902708A CN115910997A CN 115910997 A CN115910997 A CN 115910997A CN 202110902708 A CN202110902708 A CN 202110902708A CN 115910997 A CN115910997 A CN 115910997A
Authority
CN
China
Prior art keywords
conductivity type
well region
region
doped region
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110902708.6A
Other languages
English (en)
Inventor
许杞安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110902708.6A priority Critical patent/CN115910997A/zh
Priority to US17/656,723 priority patent/US20230043423A1/en
Priority to TW111124087A priority patent/TWI806680B/zh
Publication of CN115910997A publication Critical patent/CN115910997A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0921—Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention

Abstract

本发明涉及一种闩锁测试结构，包括：第一导电类型的衬底；第二导电类型的第一阱区，位于第一导电类型的衬底内；第一导电类型的第一掺杂区，位于第二导电类型的第一阱区内；第二导电类型的第一掺杂区，位于第二导电类型的第一阱区内；于第一导电类型的衬底内间隔排布的第一导电类型的第二掺杂区、第二导电类型的第二掺杂区、第一导电类型的第三掺杂区及第二导电类型的第三掺杂区，第一导电类型的第二掺杂区、第二导电类型的第二掺杂区、第一导电类型的第三掺杂区及第二导电类型的第三掺杂区均位于第一导电类型的第一掺杂区远离第二导电类型的第一掺杂区一侧。上述闩锁测试结构可在一定外界条件下触发闩锁，以提取电学参数，改善半导体结构设计。

Description

闩锁测试结构
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种闩锁测试结构。
背景技术
闩锁效应(Latch-up Effect)是一种由脉冲电流或电压波动使互补性场效应晶体管(Complementary Metal Oxide Semiconductor，CMOS)的寄生PNP和NPN双极型晶体管(Bi-polar Junction transistor,BJT)相互影响形成正反馈导致雪崩电流放大效应的一种自毁性现象。闩锁效应在电源端Vdd和接地端Vss之间建立低阻通道，使高电流在寄生电路之间流通，从而导致电路停止正常工作甚至自毁。
随着集成电路制造工艺的发展，芯片封装密度和集成度越来越高，产生latch up的可能性就会越来越大。因此，对半导体器件中的闩锁效应进行评估是测试半导体产品可靠性的一个重要方面。然而，由于在半导体器件中可能存在着各种闩锁路径，难以有效而全面地对半导体结构中闩锁效应进行评估。
发明内容
基于此，有必要针对半导体器件中闩锁路径种类多、难以有效评估闩锁效应的问题，提供一种闩锁测试结构。
本申请提供一种闩锁测试结构，所述闩锁测试结构包括：第一导电类型的衬底；第二导电类型的第一阱区，位于所述第一导电类型的衬底内；第一导电类型的第一掺杂区，位于所述第二导电类型的第一阱区内；第二导电类型的第一掺杂区，位于所述第二导电类型的第一阱区内，且与所述第一导电类型的第一掺杂区具有间距；于所述第一导电类型的衬底内间隔排布的第一导电类型的第二掺杂区、第二导电类型的第二掺杂区、第一导电类型的第三掺杂区及第二导电类型的第三掺杂区，所述第一导电类型的第二掺杂区、所述第二导电类型的第二掺杂区、所述第一导电类型的第三掺杂区及所述第二导电类型的第三掺杂区均位于所述第一导电类型的第一掺杂区远离所述第二导电类型的第一掺杂区一侧，且均与所述第二导电类型的第一阱区具有间距。
在其中一个实施例中，闩锁测试结构还包括：第一导电类型的阱区，位于所述第一导电类型的衬底内，且与所述第二导电类型的第一阱区具有间距；所述第一导电类型的第二掺杂区及所述第二导电类型的第二掺杂区均位于所述第一导电类型的阱区内，且所述第一导电类型的第二掺杂区位于所述第二导电类型的第二掺杂区与所述第二导电类型的第一阱区之间；第二导电类型的第二阱区，位于所述第一导电类型的衬底内，且位于所述第一导电类型的阱区远离所述第二导电类型的第一阱区的一侧，并与所述第一导电类型的阱区相邻接；所述第一导电类型的第三掺杂区及所述第二导电类型的第三掺杂区均位于所述第二导电类型的第二阱区内，且所述第一导电类型的第三掺杂区位于所述第二导电类型的第三掺杂区与所述第二导电类型的第二掺杂区之间。
在其中一个实施例中，闩锁测试结构还包括浅沟槽隔离结构，所述浅沟槽隔离结构位于所述第一导电类型的第一掺杂区与所述第二导电类型的第一掺杂区之间、所述第一导电类型的第二掺杂区与所述第二导电类型的第二掺杂区之间及所述第一导电类型的第三掺杂区与所述第二导电类型的第三掺杂区之间。
在其中一个实施例中，闩锁测试结构还包括：第二导电类型的第二阱区，位于所述第一导电类型的衬底内；所述第一导电类型的第三掺杂区及所述第二导电类型的第三掺杂区均位于所述第二导电类型的第二阱区内，且所述第一导电类型的第三掺杂区位于所述第二导电类型的第三掺杂区与所述第二导电类型的第一阱区之间；所述第一导电类型的第二掺杂区位于所述第二导电类型的第二阱区与所述第二导电类型的第一阱区之间，且与所述第二导电类型的第二阱区及所述第二导电类型的第一阱区均具有间距；第二导电类型的第三阱区，位于所述第一导电类型的衬底内，且位于所述第二导电类型的第二阱区与所述第一导电类型的第二掺杂区之间，并与所述第二导电类型的第二阱区及所述第一导电类型的第二掺杂区均具有间距；所述第二导电类型的第二掺杂区位于所述第二导电类型的第三阱区内。
在其中一个实施例中，闩锁测试结构还包括：第二导电类型的第二阱区，位于所述第一导电类型的衬底内；所述第一导电类型的第三掺杂区及所述第二导电类型的第三掺杂区均位于所述第二导电类型的第二阱区内，且所述第一导电类型的第三掺杂区位于所述第二导电类型的第三掺杂区与所述第二导电类型的第一阱区之间；所述第一导电类型的第二掺杂区位于所述第二导电类型的第二阱区与所述第二导电类型的第一阱区之间，且与所述第二导电类型的第二阱区及所述第二导电类型的第一阱区均具有间距；第二导电类型的深阱区，位于所述第一导电类型的衬底内，位于所述第二导电类型的第二阱区与所述第一导电类型的第二掺杂区之间，并与所述第二导电类型的第二阱区及所述第一导电类型的第二掺杂区均具有间距；所述第二导电类型的第二掺杂区位于所述第二导电类型的深阱区内；第二导电类型的第三阱区，位于所述第二导电类型的深阱区外围，且与所述第二导电类型的第二阱区及所述第一导电类型的第二掺杂区均具有间距。
在其中一个实施例中，所述第二导电类型的第三阱区部分位于所述第二导电类型的深阱区内。
在其中一个实施例中，闩锁测试结构还包括：第二导电类型的深阱区，位于所述第一导电类型的衬底内，且与所述第二导电类型的第一阱区具有间距；所述第二导电类型的第二掺杂区及所述第一导电类型的第二掺杂区均位于所述第二导电类型的深阱区内，且所述第二导电类型的第二掺杂区位于所述第一导电类型的第二掺杂区与所述第二导电类型的第一阱区之间；第一导电类型的阱区，位于所述第二导电类型的深阱区内，且位于所述第一导电类型的第二掺杂区远离所述第二导电类型的第二掺杂区的一侧，且与所述第一导电类型的第二掺杂区具有间距；所述第一导电类型的第三掺杂区及所述第二导电类型的第三掺杂区均位于所述第一导电类型的阱区内，且所述第二导电类型的第三掺杂区位于所述第一导电类型的第三掺杂区与所述第一导电类型第二掺杂区之间；第二导电类型的第二阱区，位于所述第二导电类型的深阱区外围，且与所述第二导电类型的第一阱区具有间距。
在其中一个实施例中，闩锁测试结构还包括：第二导电类型的深阱区，位于所述第一导电类型的衬底内；第一导电类型的阱区，位于所述第二导电类型的深阱区内，所述第一导电类型的第二掺杂区位于所述第一导电类型的阱区内；第二导电类型的第二阱区，位于所述第二导电类型的深阱区外围；所述第二导电类型的第二掺杂区位于所述第二导电类型的第二阱区内，且位于所述第一导电类型的阱区与所述第二导电类型的第一阱区之间；所述第二导电类型的第三掺杂区位于所述第二导电类型的深阱区远离所述第二导电类型的第一阱区的一侧，且与所述第二导电类型的第二阱区具有间距；所述第一导电类型的第三掺杂区位于所述第二导电类型的第三掺杂区远离所述第二导电类型的深阱区的一侧。
在其中一个实施例中，闩锁测试结构还包括：第二导电类型的深阱区，位于所述第一导电类型的衬底内；第一导电类型的阱区，位于所述第二导电类型的深阱区内，所述第一导电类型的第二掺杂区位于所述第一导电类型的阱区内；第二导电类型的第二阱区，位于所述第二导电类型的深阱区外围；所述第二导电类型的第二掺杂区位于所述第二导电类型的第二阱区内，且位于所述第一导电类型的阱区与所述第二导电类型的第一阱区之间；第二导电类型的第三阱区，位于所述第二导电类型的深阱区远离所述第二导电类型的第一阱区的一侧，且与所述第二导电类型的第二阱区具有间距；所述第二导电类型的第三掺杂区位于所述第二导电类型的第三阱区内；所述第一导电类型的第三掺杂区位于所述第二导电类型的第三阱区远离所述第二导电类型的深阱区的一侧，且与所述第二导电类型的第三阱区具有间距。
在其中一个实施例中，闩锁测试结构还包括：第二导电类型的第一深阱区，位于所述第一导电类型的衬底内；第一导电类型的阱区，位于所述第二导电类型的第一深阱区内，所述第一导电类型的第二掺杂区位于所述第一导电类型的阱区内；第二导电类型的第二阱区，位于所述第二导电类型的第一深阱区外围；所述第二导电类型的第二掺杂区位于所述第二导电类型的第二阱区内，且位于所述第一导电类型的阱区与所述第二导电类型的第一阱区之间；第二导电类型的第二深阱区，位于所述第一导电类型的衬底内，且位于所述第二导电类型的第一深阱区远离所述第二导电类型的第一阱区的一侧，并与所述第二导电类型的第二阱区具有间距；所述第二导电类型的第三掺杂区位于所述第二导电类型的第二深阱区内；第二导电类型的第三阱区，位于所述第二导电类型的第二深阱区外围，且与所述第二导电类型的第二阱区具有间距；所述第一导电类型的第三掺杂位于所述第二导电类型的第二深阱区远离所述第二导电类型的第一深阱区的一侧，且与所述第二导电类型的第三阱区具有间距。
在其中一个实施例中，所述第二导电类型的第二阱区部分位于所述第二导电类型的第一深阱区内，所述第二导电类型的第三阱区部分位于所述第二导电类型的第二深阱区内。
在其中一个实施例中，还包括浅沟槽隔离结构，所述浅沟槽隔离结构位于所述第一导电类型的第一掺杂区与所述第二导电类型的第一掺杂区之间，以及所述第一导电类型的第二掺杂区、所述第二导电类型的第二掺杂区、所述第一导电类型的第三掺杂区及所述第二导电类型的第三掺杂区之间。
在其中一个实施例中，所述第一导电类型包括P型，所述第二导电类型包括N型。
在其中一个实施例中，所述第二导电类型的第一阱区为轻掺杂区，所述第一导电类型的第一掺杂区、所述第二导电类型的第一掺杂区、所述第一导电类型的第二掺杂区、所述第二导电类型的第二掺杂区、所述第一导电类型的第三掺杂区及所述第二导电类型的第三掺杂区均为重掺杂区。
上述闩锁测试结构在第一导电类型的衬底内设计不同结构类型的阱区和掺杂区，以模拟集成电路中可能存在的闩锁结构，这些闩锁测试结构可在一定外界条件下触发闩锁。通过测试集成电路中各种可能存在的闩锁结构的相关电学参数，提取各种结构对应的规则参数来进行并改善集成电路的设计，更好的保证产品的可靠性。
附图说明
图1为本申请一实施例中闩锁测试结构的俯视图。
图2为图1中的闩锁测试结构的截面结构示意图。
图3为本申请另一实施例中闩锁测试结构的俯视图。
图4为图3中的闩锁测试结构的截面结构示意图。
图5为本申请又一实施例中闩锁测试结构的俯视图。
图6为图5中的闩锁测试结构的截面结构示意图。
图7为本申请又一实施例中闩锁测试结构的俯视图。
图8为图7中的闩锁测试结构的截面结构示意图。
图9为本申请又一实施例中闩锁测试结构的俯视图。
图10为图9中的闩锁测试结构的截面结构示意图。
图11为本申请又一实施例中闩锁测试结构的俯视图。
图12为图11中的闩锁测试结构的截面结构示意图。
图13为本申请又一实施例中闩锁测试结构的俯视图。
图14为图13中的闩锁测试结构的截面结构示意图。
图15为本申请又一实施例中闩锁测试结构的俯视图。
图16为图15中的闩锁测试结构的截面结构示意图。
附图标号说明：1、第一导电类型的衬底；2、第一导电类型的第一掺杂区；3、第二导电类型的第一掺杂区；4、第一导电类型的第二掺杂区；5、第二导电类型的第二掺杂区；6、第一导电类型的第三掺杂区；7、第二导电类型的第三掺杂区；81、82、83、84、85、第一导电类型的阱区；9、第一电极；10、第二电极；11、浅沟槽隔离结构；15、第二导电类型的第一阱区；161、162、163、164、165、166、167、第二导电类型的第二阱区；171、172、173、174、第二导电类型的第三阱区；181、182、183、184、第二导电类型的深阱区；19、第二导电类型的第一深阱区；20、第二导电类型的第二深阱区；Q1、第一BJT；Q2、第二BJT；Q3、第三BJT；R1、第一电阻；R2、第二电阻；R3、第三电阻。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳的实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
在描述位置关系时，除非另有规定，否则当一元件例如层、膜或基板被指为在另一膜层“上”时，其能直接在其他膜层上或亦可存在中间膜层。进一步说，当层被指为在另一层“下”时，其可直接在下方，亦可存在一或多个中间层。亦可以理解的是，当层被指为在两层“之间”时，其可为两层之间的唯一层，或亦可存在一或多个中间层。
在使用本文中描述的“包括”、“具有”、和“包含”的情况下，除非使用了明确的限定用语，例如“仅”、“由……组成”等，否则还可以添加另一部件。除非相反地提及，否则单数形式的术语可以包括复数形式，并不能理解为其数量为一个。
在对半导体器件进行闩锁效应测试时，存在两种测试模式，一种是正电流模式(Positive current mode，PI mode)，另外一种是负电流模式(negative current mode，NImode)。本申请侧重于正电流模式下闩锁测试结构的设计。
如图1和图2所示，本申请的一个实施例提供了一种闩锁测试结构，包括：第一导电类型的衬底1；第二导电类型的第一阱区15，位于第一导电类型的衬底1内；第一导电类型的第一掺杂区2，位于第二导电类型的第一阱区15内；第二导电类型的第一掺杂区3，位于第二导电类型的第一阱区15内，且与第一导电类型的第一掺杂区2具有间距；于第一导电类型的衬底1内间隔排布的第一导电类型的第二掺杂区4、第二导电类型的第二掺杂区5、第一导电类型的第三掺杂区6及第二导电类型的第三掺杂区7，第一导电类型的第二掺杂区4、第二导电类型的第二掺杂区5、第一导电类型的第三掺杂区6及第二导电类型的第三掺杂区7均位于第一导电类型的第一掺杂区2远离第二导电类型的第一掺杂区3一侧，且均与第二导电类型的第一阱区15具有间距。
具体地，本实施例中的第一导电类型可以为P型，第二导电类型可以为N型。在其他实施例中，第一导电类型也可以为N型，第二导电类型可以为P型。
其中，第二导电类型的第一掺杂区3和第一导电类型的第一掺杂区2均位于第二导电类型的第一阱区15，第二导电类型的第一掺杂区3和第一导电类型的第一掺杂区2之间设置有浅沟槽隔离结构11，如图2所示。作为示例，第二导电类型的第一阱区15为轻掺杂区，第二导电类型的第一掺杂区3和第一导电类型的第一掺杂区2为重掺杂区。其中，第二导电类型的第一阱区15的深度可以是0.3μm～0.5μm，例如0.3μm、0.4μm或0.5μm。浅沟槽隔离结构11的深度小于0.3μm。
进一步地，请继续参考图2,第一导电类型的第二掺杂区4和第二导电类型的第二掺杂区5之间设置有浅沟槽隔离结构11第一导电类型的第三掺杂区6和第二导电类型的第三掺杂区7之间设置有浅沟槽隔离结构11。作为示例，第一导电类型的第二掺杂区4、第二导电类型的第二掺杂区5、第一导电类型的第三掺杂区6和第二导电类型的第三掺杂区7均为重掺杂区，浅沟槽隔离结构11的深度小于0.3μm。其中，第二导电类型的第一阱区15与第二导电类型的第二掺杂区5相邻侧壁之间的距离记为d。此外，各掺杂区的上表面均设置有电极。其中，第二导电类型的第一掺杂区3的上表面设置有第一电极9，第一导电类型的第一掺杂区2的上表面设置有第二电极10。
在一个实施例中，如图3和图4所示，闩锁测试结构还包括：第一导电类型的阱区81，位于第一导电类型的衬底1内，且与第二导电类型的第一阱区15具有间距；第一导电类型的第二掺杂区4及第二导电类型的第二掺杂区5均位于第一导电类型的阱区81内，且第一导电类型的第二掺杂区4位于第二导电类型的第二掺杂区5与第二导电类型的第一阱区15之间；第二导电类型的第二阱区161，位于第一导电类型的衬底1内，且位于第一导电类型的阱区81远离第二导电类型的第一阱区15的一侧，并与第一导电类型的阱区81相邻接；第一导电类型的第三掺杂区6及第二导电类型的第三掺杂区7均位于第二导电类型的第二阱区161内，且第一导电类型的第三掺杂区6位于第二导电类型的第三掺杂区7与第二导电类型的第二掺杂区5之间。
作为示例，第一导电类型的阱区81和第二导电类型的第二阱区161均为轻掺杂区，第一导电类型的阱区81和第二导电类型的第二阱区161的深度可以是0.3μm～0.5μm，例如0.3μm、0.4μm或0.5μm。其中，第二导电类型的第一阱区15与第二导电类型的第二掺杂区5相邻侧壁之间的距离记为d。
当以第一导电类型为P型、以第二导电类型为N型时，上述闩锁测试结构中形成有多个寄生的NPN型BJT或PNP型BJT。部分寄生BJT的等效电路图可参见图4。其中，第一导电类型的第一掺杂区2、第二导电类型的第一阱区15和第一导电类型的衬底1共同构成第一BJTQ1；第二导电类型的第二掺杂区5、第一导电类型的阱区81和第二导电类型的第二阱区161共同构成第二BJT Q2；第一导电类型的第三掺杂区6、第二导电类型的第二阱区161和第一导电类型的衬底1共同构成第三BJTQ3。第一电阻R1为第二导电类型的第一阱区15的等效电阻，第二电阻R2为第一导电类型的阱区81的等效电阻，第三电阻R3为第二导电类型的第二阱区161的等效电阻。
上述闩锁测试结构中形成有寄生的NPN和PNP型BJT，在外界电压满足一定条件下，将会引发闩锁，产生闩锁效应。在正电流模式下(PI mode)下利用上述闩锁测试结构进行闩锁特性测试时，可将第一电极9与公共接地端VSS相连接，通过第二电极10向闩锁测试结构输入不同大小的电流，例如，电流大小可以为1微安、10微安、100微安或1毫安，然后利用传输线脉冲发生器(Transmission Line Pulse，TLP)对上述闩锁测试结构进行测试，以获得当前结构闩锁特性的对应电学参数。其中，闩锁特性的对应电学参数是指利用TLP测试得到上述闩锁测试结构的IV回滞特性曲线，根据该回滞特性曲线即可得到上述闩锁测试结构的触发电压、维持电压、触发电流和维持电流，触发电压越大，越不容易引起闩锁效应，维持电压越大，越不容易维持闩锁效应，假如正常工作电压是1.1V，如果触发电压为1.2V，那么引起闩锁效应的风险就非常大，如果触发电压为2V，那么引起闩锁效应的风险则比较小。同样的，维持电压具有相同的原理。需要注意的是，维持电压一般小于触发电压。
此外，还可以通过调整d的大小，来测试闩锁测试结构对应的电学参数，据此可以避免具有该闩锁测试结构的集成电路产生闩锁效应。具体地，当d变小时，闩锁测试结构所收到的外界噪声会变大，维持电压减小，使得闩锁更加易于发生。作为示例，当闩锁测试结构在输入电流为100微安时，d小于50nm时会发生latch-up,那么集成电路设计时，具有该闩锁测试结构的集成电路中d的设计规则(DR)必须大于50nm,以避免产生闩锁。
上述闩锁测试结构在第一导电类型的衬底1内设计阱区和不同掺杂类型的掺杂区，可在一定外界条件下触发闩锁，通过测试集成电路中各种可能存在的闩锁结构的相关电学参数，提取各种结构对应的规则参数来进行并改善集成电路的设计，更好的保证产品的可靠性。
在一个实施例中，在图1和图2所示实施例的基础上，如图5和图6所示，闩锁测试结构还包括：第二导电类型的第二阱区162，位于第一导电类型的衬底1内；第一导电类型的第三掺杂区6及第二导电类型的第三掺杂区7均位于第二导电类型的第二阱区162内，且第一导电类型的第三掺杂区6位于第二导电类型的第三掺杂区7与第二导电类型的第一阱区15之间；第一导电类型的第二掺杂区4位于第二导电类型的第二阱区162与第二导电类型的第一阱区15之间，且与第二导电类型的第二阱区162及第二导电类型的第一阱区15均具有间距；第二导电类型的第三阱区171，位于第一导电类型的衬底1内，且位于第二导电类型的第二阱区162与第一导电类型的第二掺杂区4之间，并与第二导电类型的第二阱区162及第一导电类型的第二掺杂区4均具有间距；第二导电类型的第二掺杂区5位于第二导电类型的第三阱区171内。
进一步地，请参考图6，第二导电类型的第一阱区15、第二导电类型的第二阱区162和第二导电类型的第三阱区171均为轻掺杂区。其中，第二导电类型的第一阱区15、第二导电类型的第二阱区162和第二导电类型的第三阱区171的深度可以是0.3μm～0.5μm，例如0.3μm、0.4μm或0.5μm。第二导电类型的第二掺杂区5和第一导电类型的第三掺杂区6之间设置有浅沟槽隔离结构11。浅沟槽隔离结构11的深度小于0.3μm。其中，第二导电类型的第一阱区15与第二导电类型的第二掺杂区5相邻侧壁之间的距离记为d。
当以第一导电类型为P型、以第二导电类型为N型时，上述闩锁测试结构中形成有多个寄生的NPN型BJT或PNP型BJT，部分寄生BJT的等效电路图可参见图6。其中，第一导电类型的第一掺杂区2、第二导电类型的第一阱区15和第一导电类型的衬底1共同构成第一BJTQ1；第二导电类型的第三阱区171、第一导电类型的衬底1和第二导电类型的第二阱区162共同构成第二BJTQ2；第一导电类型的第三掺杂区6、第二导电类型的第二阱区162和第一导电类型的衬底1共同构成第三BJTQ3。第一电阻R1为第二导电类型的第一阱区15的等效电阻，第二电阻R2为第一导电类型的衬底1的等效电阻，第三电阻R3为第二导电类型的第二阱区162的等效电阻。
在一个实施例中，在图1和图2所示实施例的基础上，如图7和图8所示，闩锁测试结构还包括：第二导电类型的第二阱区163，位于第一导电类型的衬底1内；第一导电类型的第三掺杂区6及第二导电类型的第三掺杂区7均位于第二导电类型的第二阱区163内，且第一导电类型的第三掺杂区6位于第二导电类型的第三掺杂区7与第二导电类型的第一阱区15之间；第一导电类型的第二掺杂区4位于第二导电类型的第二阱区163与第二导电类型的第一阱区15之间，且与第二导电类型的第二阱区163及第二导电类型的第一阱区15均具有间距；第二导电类型的深阱区181，位于第一导电类型的衬底1内，位于第二导电类型的第二阱区163与第一导电类型的第二掺杂区4之间，并与第二导电类型的第二阱区163及第一导电类型的第二掺杂区4均具有间距；第二导电类型的第二掺杂区5位于第二导电类型的深阱区181内；第二导电类型的第三阱区172，位于第二导电类型的深阱区181外围，且与第二导电类型的第二阱区163及第一导电类型的第二掺杂区4均具有间距。
进一步地，第二导电类型的第一阱区15、第二导电类型的第二阱区163、第二导电类型的第三阱区172和第二导电类型的深阱区181均为轻掺杂区。其中，第二导电类型的第一阱区15、第二导电类型的第二阱区163和第二导电类型的第三阱区172的深度可以是0.3μm～0.5μm，例如0.3μm、0.4μm或0.5μm。第二导电类型的深阱区181的深度可以是0.5μm～1μm，例如0.5μm、0.7μm或1μm。如图8所示，第二导电类型的第三阱区172部分位于第二导电类型的深阱区181内。第二导电类型的第二掺杂区5和第一导电类型的第三掺杂区6之间设置有浅沟槽隔离结构11，浅沟槽隔离结构11的深度小于0.3μm。其中，第二导电类型的第一阱区15与第二导电类型的第二掺杂区5相邻侧壁之间的距离记为d。
当以第一导电类型为P型、以第二导电类型为N型时，上述闩锁测试结构中形成有多个寄生的NPN型BJT或PNP型BJT，部分寄生BJT的等效电路可参见图8。例如，第一导电类型的第一掺杂区2、第二导电类型的第一阱区15和第一导电类型的衬底1共同构成第一BJTQ1；第二导电类型的深阱区181、第一导电类型的衬底1和第二导电类型的第三阱区172共同构成第二BJT Q2；第一导电类型的第三掺杂区6、第二导电类型的第二阱区163和第一导电类型的衬底1共同构成第三BJTQ3。第一电阻R1为第二导电类型的第一阱区15的等效电阻，第二电阻R2为第一导电类型的衬底1的等效电阻，第三电阻R3为第二导电类型的第二阱区163的等效电阻。
在一个实施例中，在图1和图2所示实施例的基础上，如图9和图10所示，闩锁测试结构还包括：第二导电类型的深阱区182，位于第一导电类型的衬底1内，且与第二导电类型的第一阱区15具有间距；第二导电类型的第二掺杂区5及第一导电类型的第二掺杂区4均位于第二导电类型的深阱区182内，且第二导电类型的第二掺杂区5位于第一导电类型的第二掺杂区4与第二导电类型的第一阱区15之间；第一导电类型的阱区82，位于第二导电类型的深阱区182内，且位于第一导电类型的第二掺杂区4远离第二导电类型的第二掺杂区5的一侧，且与第一导电类型的第二掺杂区4具有间距；第一导电类型的第三掺杂区6及第二导电类型的第三掺杂区7均位于第一导电类型的阱区82内，且第二导电类型的第三掺杂区7位于第一导电类型的第三掺杂区6与第一导电类型第二掺杂区之间；第二导电类型的第二阱区164，位于第二导电类型的深阱区182外围，且与第二导电类型的第一阱区15具有间距。
其中，第二导电类型的第二阱区164部分位于第二导电类型的深阱区182内。进一步地，第二导电类型的第一阱区15、第二导电类型的第二阱区164、第一导电类型的阱区82和第二导电类型的深阱区182均为轻掺杂区。其中，第二导电类型的第一阱区15、第二导电类型的第二阱区164和第一导电类型的阱区82的深度可以是0.3μm～0.5μm，例如0.3μm、0.4μm或0.5μm。第二导电类型的深阱区182的深度可以是0.5μm～1μm，例如0.5μm、0.7μm或1μm。第一导电类型的第二掺杂区4和第二导电类型的第三掺杂区7之间设置有浅沟槽隔离结构11，浅沟槽隔离结构11的深度小于0.3μm。其中，第二导电类型的第一阱区15与第二导电类型的第二掺杂区5相邻侧壁之间的距离记为d。
当以第一导电类型为P型、以第二导电类型为N型时，上述闩锁测试结构中形成有多个寄生的NPN型BJT或PNP型BJT，部分寄生BJT的等效电路图可参见图10。例如，第一导电类型的第一掺杂区2、第二导电类型的第一阱区15和第一导电类型的衬底1共同构成第一BJTQ1；第一导电类型的第二掺杂区4、第二导电类型的深阱区182和第一导电类型的衬底1共同构成第二BJTQ2；第二导电类型的深阱区182、第一导电类型的阱区82和第二导电类型的第三掺杂区7共同构成第三BJTQ3。第一电阻R1为第二导电类型的第一阱区15的等效电阻，第二电阻R2为第二导电类型的深阱区182的等效电阻，第三电阻R3为第一导电类型的阱区82的等效电阻。
在一个实施例中，在图1和图2所示实施例的基础上，如图11和图12所示，闩锁测试结构还包括：第二导电类型的深阱区183，位于第一导电类型的衬底1内；第一导电类型的阱区83，位于第二导电类型的深阱区183内，第一导电类型的第二掺杂区4位于第一导电类型的阱区83内；第二导电类型的第二阱区165，位于第二导电类型的深阱区183外围；第二导电类型的第二掺杂区5位于第二导电类型的第二阱区165内，且位于第一导电类型的阱区83与第二导电类型的第一阱区15之间；第二导电类型的第三掺杂区7位于第二导电类型的深阱区183远离第二导电类型的第一阱区15的一侧，且与第二导电类型的第二阱区165具有间距；第一导电类型的第三掺杂区6位于第二导电类型的第三掺杂区7远离第二导电类型的深阱区183的一侧。
其中，第二导电类型的第二阱区165部分位于第二导电类型的深阱区183内。进一步地，第二导电类型的第一阱区15、第二导电类型的第二阱区165、第二导电类型的深阱区183和第一导电类型的阱区83均为轻掺杂区。其中，第二导电类型的第一阱区15、第二导电类型的第二阱区165和第一导电类型的阱区83的深度可以是0.3μm～0.5μm，例如0.3μm、0.4μm或0.5μm。第二导电类型的深阱区183的深度可以是0.5μm～1μm，例如0.5μm、0.7μm或1μm。第一导电类型的第二掺杂区4和第二导电类型的第三掺杂区7之间设置有浅沟槽隔离结构11，浅沟槽隔离结构11的深度小于0.3μm。其中，第二导电类型的第一阱区15与第二导电类型的第二掺杂区5相邻侧壁之间的距离记为d。
当以第一导电类型为P型、以第二导电类型为N型时，上述闩锁测试结构中形成有多个寄生的NPN型BJT或PNP型BJT，部分寄生BJT的等效电路图可参见图12。例如，第一导电类型的第一掺杂区2、第二导电类型的第一阱区15和第一导电类型的衬底1共同构成第一BJTQ1；第一导电类型的阱区83、第二导电类型的深阱区183和第一导电类型的衬底1共同构成第二BJTQ2；第二导电类型的深阱区183、第一导电类型的衬底1和第二导电类型的第三掺杂区7共同构成第三BJTQ3。第一电阻R1为第二导电类型的第一阱区15的等效电阻，第二电阻R2为第二导电类型的深阱区183的等效电阻，第三电阻R3为第一导电类型的衬底1的等效电阻。
在一个实施例中，在图1和图2所示实施例的基础上，如图13和图14所示，闩锁测试结构还包括：第二导电类型的深阱区184，位于第一导电类型的衬底1内；第一导电类型的阱区84，位于第二导电类型的深阱区184内，第一导电类型的第二掺杂区4位于第一导电类型的阱区84内；第二导电类型的第二阱区166，位于第二导电类型的深阱区184外围；第二导电类型的第二掺杂区5位于第二导电类型的第二阱区166内，且位于第一导电类型的阱区84与第二导电类型的第一阱区15之间；第二导电类型的第三阱区173，位于第二导电类型的深阱区184远离第二导电类型的第一阱区15的一侧，且与第二导电类型的第二阱区166具有间距；第二导电类型的第三掺杂区7位于第二导电类型的第三阱区173内；第一导电类型的第三掺杂区6位于第二导电类型的第三阱区173远离第二导电类型的深阱区184的一侧，且与第二导电类型的第三阱区173具有间距。
其中，第二导电类型的第二阱区166部分位于第二导电类型的深阱区184内。进一步地，第二导电类型的第一阱区15、第二导电类型的第二阱区166、第二导电类型的第三阱区173、第一导电类型的阱区84和第二导电类型的深阱区184均为轻掺杂区。其中，第二导电类型的第一阱区15、第二导电类型的第二阱区166、第二导电类型的第三阱区173和第一导电类型的阱区84的深度可以是0.3μm～0.5μm，例如0.3μm、0.4μm或0.5μm。第二导电类型的深阱区184的深度可以是0.5μm～1μm，例如0.5μm、0.7μm或1μm。第一导电类型的第二掺杂区4和第二导电类型的第三掺杂区7之间设置有浅沟槽隔离结构11，浅沟槽隔离结构11的深度小于0.3μm。其中，第二导电类型的第一阱区15与第二导电类型的第二掺杂区5相邻侧壁之间的距离记为d。
当以第一导电类型为P型、以第二导电类型为N型时，上述闩锁测试结构中形成有多个寄生的NPN型BJT或PNP型BJT，部分寄生BJT的等效电路图可参见图14。例如，第一导电类型的第一掺杂区2、第二导电类型的第一阱区15和第一导电类型的衬底1共同构成第一BJTQ1；第一导电类型的阱区84、第二导电类型的深阱区184和第一导电类型的衬底1共同构成第二BJTQ2；第二导电类型的深阱区184、第一导电类型的衬底1和第二导电类型的第三掺杂区7共同构成第三BJTQ3。第一电阻R1为第二导电类型的第一阱区15的等效电阻，第二电阻R2为第二导电类型的深阱区184的等效电阻，第三电阻R3为第一导电类型的阱区84的等效电阻。
在一个实施例中，在图1和图2所示实施例的基础上，如图15和图16所示，闩锁测试结构还包括：第二导电类型的第一深阱区19，位于第一导电类型的衬底1内；第一导电类型的阱区85，位于第二导电类型的第一深阱区19内，第一导电类型的第二掺杂区4位于第一导电类型的阱区85内；第二导电类型的第二阱区167，位于第二导电类型的第一深阱区19外围；第二导电类型的第二掺杂区5位于第二导电类型的第二阱区167内，且位于第一导电类型的阱区85与第二导电类型的第一阱区15之间；第二导电类型的第二深阱区20，位于第一导电类型的衬底1内，且位于第二导电类型的第一深阱区19远离第二导电类型的第一阱区15的一侧，并与第二导电类型的第二阱区167具有间距；第二导电类型的第三掺杂区7位于第二导电类型的第二深阱区20内；第二导电类型的第三阱区174，位于第二导电类型的第二深阱区20外围，且与第二导电类型的第二阱区167具有间距；第一导电类型的第三掺杂位于第二导电类型的第二深阱区20远离第二导电类型的第一深阱区19的一侧，且与第二导电类型的第三阱区174具有间距。
其中，第二导电类型的第二阱区167部分位于第二导电类型的第一深阱区19内，第二导电类型的第三阱区174部分位于第二导电类型的第二深阱区20内。进一步地，第二导电类型的第一阱区15、第二导电类型的第二阱区167、第二导电类型的第三阱区174、第一导电类型的阱区85、第二导电类型的第一深阱区19和第二导电类型的第二深阱区20均为轻掺杂区。其中，第二导电类型的第一阱区15、第二导电类型的第二阱区167、第二导电类型的第三阱区174和第一导电类型的阱区85的深度可以是0.3μm～0.5μm，例如0.3μm、0.4μm或0.5μm。第二导电类型的第一深阱区19和第二导电类型的第二深阱区20的深度可以是0.5μm～1μm，例如0.5μm、0.7μm或1μm。第一导电类型的第二掺杂区4和第二导电类型的第三掺杂区7之间设置有浅沟槽隔离结构11，浅沟槽隔离结构11的深度小于0.3μm。其中，第二导电类型的第一阱区15与第二导电类型的第二掺杂区5相邻侧壁之间的距离记为d。
当以第一导电类型为P型、以第二导电类型为N型时，上述闩锁测试结构中形成有多个寄生的NPN型BJT或PNP型BJT，部分寄生BJT的等效电路图可参见图16。例如，第一导电类型的第一掺杂区2、第二导电类型的第一阱区15和第一导电类型的衬底1共同构成第一BJTQ1；第一导电类型的阱区85、第二导电类型的第一深阱区19和第一导电类型的衬底1共同构成第二BJTQ2；第二导电类型的第一深阱区19、第一导电类型的阱区85和第二导电类型的第二深阱区20共同构成第三BJTQ3。第一电阻R1为第二导电类型的第一阱区15的等效电阻，第二电阻R2为第二导电类型的第一深阱区19的等效电阻，第三电阻R3为第一导电类型的阱区85的等效电阻。
上述各闩锁测试结构中形成有寄生的NPN和PNP型BJT，在外界电压满足一定条件下，将会引发闩锁，产生闩锁效应。在正电流模式下(PI mode)下利用上述闩锁测试结构进行闩锁特性测试时，可将第一电极9与公共接地端VSS相连接，通过第二电极10向闩锁测试结构输入不同大小的电流，例如，电流大小可以为1微安、10微安、100微安或1毫安，然后利用传输线脉冲发生器(Transmission Line Pulse，TLP)对上述闩锁测试结构进行测试，以获得当前结构闩锁特性的对应电学参数。其中，闩锁特性的对应电学参数是指利用TLP测试得到上述闩锁测试结构的IV回滞特性曲线，根据该回滞特性曲线即可得到上述闩锁测试结构的触发电压、维持电压、触发电流和维持电流，触发电压越大，越不容易引起闩锁效应，维持电压越大，越不容易维持闩锁效应，假如正常工作电压是1.1V，如果触发电压为1.2V，那么引起闩锁效应的风险就非常大，如果触发电压为2V，那么引起闩锁效应的风险则比较小。同样的，维持电压具有相同的原理。需要注意的是，维持电压一般小于触发电压。
此外，还可以通过调整d的大小，来测试闩锁测试结构对应的电学参数，据此可以避免具有该闩锁测试结构的集成电路产生闩锁效应。具体地，当d变小时，闩锁测试结构所收到的外界噪声会变大，维持电压减小，使得闩锁更加易于发生。作为示例，当闩锁测试结构在输入电流为100微安时，d小于50nm时会发生latch-up,那么集成电路设计时，具有该闩锁测试结构的集成电路中d的设计规则(DR)必须大于50nm,以避免产生闩锁。
上述闩锁测试结构在第一导电类型的衬底内设计不同结构类型的阱区和掺杂区，以模拟集成电路中可能存在的闩锁结构，这些闩锁测试结构可在一定外界条件下触发闩锁。通过测试集成电路中各种可能存在的闩锁结构的相关电学参数，提取各种结构对应的规则参数来进行并改善集成电路的设计，以更好的保证产品的可靠性。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (17)

1.一种闩锁测试结构，其特征在于，所述闩锁测试结构包括：
第一导电类型的衬底；
第二导电类型的第一阱区，位于所述第一导电类型的衬底内；
第一导电类型的第一掺杂区，位于所述第二导电类型的第一阱区内；
第二导电类型的第一掺杂区，位于所述第二导电类型的第一阱区内，且与所述第一导电类型的第一掺杂区具有间距；
于所述第一导电类型的衬底内间隔排布的第一导电类型的第二掺杂区、第二导电类型的第二掺杂区、第一导电类型的第三掺杂区及第二导电类型的第三掺杂区，所述第一导电类型的第二掺杂区、所述第二导电类型的第二掺杂区、所述第一导电类型的第三掺杂区及所述第二导电类型的第三掺杂区均位于所述第一导电类型的第一掺杂区远离所述第二导电类型的第一掺杂区一侧，且均与所述第二导电类型的第一阱区具有间距。
2.根据权利要求1所述的闩锁测试结构，其特征在于，还包括：
第一导电类型的阱区，位于所述第一导电类型的衬底内，且与所述第二导电类型的第一阱区具有间距；所述第一导电类型的第二掺杂区及所述第二导电类型的第二掺杂区均位于所述第一导电类型的阱区内，且所述第一导电类型的第二掺杂区位于所述第二导电类型的第二掺杂区与所述第二导电类型的第一阱区之间；
第二导电类型的第二阱区，位于所述第一导电类型的衬底内，且位于所述第一导电类型的阱区远离所述第二导电类型的第一阱区的一侧，并与所述第一导电类型的阱区相邻接；所述第一导电类型的第三掺杂区及所述第二导电类型的第三掺杂区均位于所述第二导电类型的第二阱区内，且所述第一导电类型的第三掺杂区位于所述第二导电类型的第三掺杂区与所述第二导电类型的第二掺杂区之间。
3.根据权利要求2所述的闩锁测试结构，其特征在于，还包括浅沟槽隔离结构，所述浅沟槽隔离结构位于所述第一导电类型的第一掺杂区与所述第二导电类型的第一掺杂区之间、所述第一导电类型的第二掺杂区与所述第二导电类型的第二掺杂区之间及所述第一导电类型的第三掺杂区与所述第二导电类型的第三掺杂区之间。
4.根据权利要求1所述的闩锁测试结构，其特征在于，还包括：
第二导电类型的第二阱区，位于所述第一导电类型的衬底内；所述第一导电类型的第三掺杂区及所述第二导电类型的第三掺杂区均位于所述第二导电类型的第二阱区内，且所述第一导电类型的第三掺杂区位于所述第二导电类型的第三掺杂区与所述第二导电类型的第一阱区之间；所述第一导电类型的第二掺杂区位于所述第二导电类型的第二阱区与所述第二导电类型的第一阱区之间，且与所述第二导电类型的第二阱区及所述第二导电类型的第一阱区均具有间距；
第二导电类型的第三阱区，位于所述第一导电类型的衬底内，且位于所述第二导电类型的第二阱区与所述第一导电类型的第二掺杂区之间，并与所述第二导电类型的第二阱区及所述第一导电类型的第二掺杂区均具有间距；所述第二导电类型的第二掺杂区位于所述第二导电类型的第三阱区内。
5.根据权利要求1所述的闩锁测试结构，其特征在于，还包括：
第二导电类型的第二阱区，位于所述第一导电类型的衬底内；所述第一导电类型的第三掺杂区及所述第二导电类型的第三掺杂区均位于所述第二导电类型的第二阱区内，且所述第一导电类型的第三掺杂区位于所述第二导电类型的第三掺杂区与所述第二导电类型的第一阱区之间；所述第一导电类型的第二掺杂区位于所述第二导电类型的第二阱区与所述第二导电类型的第一阱区之间，且与所述第二导电类型的第二阱区及所述第二导电类型的第一阱区均具有间距；
第二导电类型的深阱区，位于所述第一导电类型的衬底内，位于所述第二导电类型的第二阱区与所述第一导电类型的第二掺杂区之间，并与所述第二导电类型的第二阱区及所述第一导电类型的第二掺杂区均具有间距；所述第二导电类型的第二掺杂区位于所述第二导电类型的深阱区内；
第二导电类型的第三阱区，位于所述第二导电类型的深阱区外围，且与所述第二导电类型的第二阱区及所述第一导电类型的第二掺杂区均具有间距。
6.根据权利要求5所述的闩锁测试结构，其特征在于，所述第二导电类型的第三阱区部分位于所述第二导电类型的深阱区内。
7.根据权利要求1所述的闩锁测试结构，其特征在于，还包括：
第二导电类型的深阱区，位于所述第一导电类型的衬底内，且与所述第二导电类型的第一阱区具有间距；所述第二导电类型的第二掺杂区及所述第一导电类型的第二掺杂区均位于所述第二导电类型的深阱区内，且所述第二导电类型的第二掺杂区位于所述第一导电类型的第二掺杂区与所述第二导电类型的第一阱区之间；
第一导电类型的阱区，位于所述第二导电类型的深阱区内，且位于所述第一导电类型的第二掺杂区远离所述第二导电类型的第二掺杂区的一侧，且与所述第一导电类型的第二掺杂区具有间距；所述第一导电类型的第三掺杂区及所述第二导电类型的第三掺杂区均位于所述第一导电类型的阱区内，且所述第二导电类型的第三掺杂区位于所述第一导电类型的第三掺杂区与所述第一导电类型第二掺杂区之间；
第二导电类型的第二阱区，位于所述第二导电类型的深阱区外围，且与所述第二导电类型的第一阱区具有间距。
8.根据权利要求7所述的闩锁测试结构，其特征在于，所述第二导电类型的第二阱区部分位于所述第二导电类型的深阱区内。
9.根据权利要求1所述的闩锁测试结构，其特征在于，还包括：
第二导电类型的深阱区，位于所述第一导电类型的衬底内；
第一导电类型的阱区，位于所述第二导电类型的深阱区内，所述第一导电类型的第二掺杂区位于所述第一导电类型的阱区内；
第二导电类型的第二阱区，位于所述第二导电类型的深阱区外围；所述第二导电类型的第二掺杂区位于所述第二导电类型的第二阱区内，且位于所述第一导电类型的阱区与所述第二导电类型的第一阱区之间；所述第二导电类型的第三掺杂区位于所述第二导电类型的深阱区远离所述第二导电类型的第一阱区的一侧，且与所述第二导电类型的第二阱区具有间距；所述第一导电类型的第三掺杂区位于所述第二导电类型的第三掺杂区远离所述第二导电类型的深阱区的一侧。
10.根据权利要求9所述的闩锁测试结构，其特征在于，所述第二导电类型的第二阱区部分位于所述第二导电类型的深阱区内。
11.根据权利要求1所述的闩锁测试结构，其特征在于，还包括：
第二导电类型的深阱区，位于所述第一导电类型的衬底内；
第一导电类型的阱区，位于所述第二导电类型的深阱区内，所述第一导电类型的第二掺杂区位于所述第一导电类型的阱区内；
第二导电类型的第二阱区，位于所述第二导电类型的深阱区外围；所述第二导电类型的第二掺杂区位于所述第二导电类型的第二阱区内，且位于所述第一导电类型的阱区与所述第二导电类型的第一阱区之间；
第二导电类型的第三阱区，位于所述第二导电类型的深阱区远离所述第二导电类型的第一阱区的一侧，且与所述第二导电类型的第二阱区具有间距；所述第二导电类型的第三掺杂区位于所述第二导电类型的第三阱区内；所述第一导电类型的第三掺杂区位于所述第二导电类型的第三阱区远离所述第二导电类型的深阱区的一侧，且与所述第二导电类型的第三阱区具有间距。
12.根据权利要求11所述的闩锁测试结构，其特征在于，所述第二导电类型的第二阱区部分位于所述第二导电类型的深阱区内。
13.根据权利要求1所述的闩锁测试结构，其特征在于，还包括：
第二导电类型的第一深阱区，位于所述第一导电类型的衬底内；
第一导电类型的阱区，位于所述第二导电类型的第一深阱区内，所述第一导电类型的第二掺杂区位于所述第一导电类型的阱区内；
第二导电类型的第二阱区，位于所述第二导电类型的第一深阱区外围；所述第二导电类型的第二掺杂区位于所述第二导电类型的第二阱区内，且位于所述第一导电类型的阱区与所述第二导电类型的第一阱区之间；
第二导电类型的第二深阱区，位于所述第一导电类型的衬底内，且位于所述第二导电类型的第一深阱区远离所述第二导电类型的第一阱区的一侧，并与所述第二导电类型的第二阱区具有间距；所述第二导电类型的第三掺杂区位于所述第二导电类型的第二深阱区内；
第二导电类型的第三阱区，位于所述第二导电类型的第二深阱区外围，且与所述第二导电类型的第二阱区具有间距；所述第一导电类型的第三掺杂区位于所述第二导电类型的第二深阱区远离所述第二导电类型的第一深阱区的一侧，且与所述第二导电类型的第三阱区具有间距。
14.根据权利要求13所述的闩锁测试结构，其特征在于，所述第二导电类型的第二阱区部分位于所述第二导电类型的第一深阱区内，所述第二导电类型的第三阱区部分位于所述第二导电类型的第二深阱区内。
15.根据权利要求4至14中任一项所述的闩锁测试结构，其特征在于，还包括浅沟槽隔离结构，所述浅沟槽隔离结构位于所述第一导电类型的第一掺杂区与所述第二导电类型的第一掺杂区之间，以及所述第一导电类型的第二掺杂区、所述第二导电类型的第二掺杂区、所述第一导电类型的第三掺杂区及所述第二导电类型的第三掺杂区之间。
16.根据权利要求1所述的闩锁测试结构，其特征在于，所述第一导电类型包括P型，所述第二导电类型包括N型。
17.根据权利要求1所述的闩锁测试结构，其特征在于，所述第二导电类型的第一阱区为轻掺杂区，所述第一导电类型的第一掺杂区、所述第二导电类型的第一掺杂区、所述第一导电类型的第二掺杂区、所述第二导电类型的第二掺杂区、所述第一导电类型的第三掺杂区及所述第二导电类型的第三掺杂区均为重掺杂区。
CN202110902708.6A 2021-08-06 2021-08-06 闩锁测试结构 Pending CN115910997A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110902708.6A CN115910997A (zh) 2021-08-06 2021-08-06 闩锁测试结构
US17/656,723 US20230043423A1 (en) 2021-08-06 2022-03-28 Latch-up test structure
TW111124087A TWI806680B (zh) 2021-08-06 2022-06-28 閂鎖測試結構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110902708.6A CN115910997A (zh) 2021-08-06 2021-08-06 闩锁测试结构

Publications (1)

Publication Number Publication Date
CN115910997A true CN115910997A (zh) 2023-04-04

Family

ID=85151942

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110902708.6A Pending CN115910997A (zh) 2021-08-06 2021-08-06 闩锁测试结构

Country Status (3)

Country Link
US (1) US20230043423A1 (zh)
CN (1) CN115910997A (zh)
TW (1) TWI806680B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116153934A (zh) * 2023-04-20 2023-05-23 长鑫存储技术有限公司 半导体结构及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11899057B2 (en) * 2021-07-08 2024-02-13 Changxin Memory Technologies, Inc. Method for identifying latch-up structure

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1560030A1 (en) * 2004-01-28 2005-08-03 Koninklijke Philips Electronics N.V. Method and apparatus for testing integrated circuits for susceptibility to latch-up
US7566914B2 (en) * 2005-07-07 2009-07-28 Intersil Americas Inc. Devices with adjustable dual-polarity trigger- and holding-voltage/current for high level of electrostatic discharge protection in sub-micron mixed signal CMOS/BiCMOS integrated circuits
JP2011066246A (ja) * 2009-09-17 2011-03-31 Seiko Instruments Inc 静電気保護用半導体装置
CN108417536B (zh) * 2017-02-10 2020-11-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法、工作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116153934A (zh) * 2023-04-20 2023-05-23 长鑫存储技术有限公司 半导体结构及其制备方法
CN116153934B (zh) * 2023-04-20 2023-06-27 长鑫存储技术有限公司 半导体结构及其制备方法

Also Published As

Publication number Publication date
TWI806680B (zh) 2023-06-21
TW202308165A (zh) 2023-02-16
US20230043423A1 (en) 2023-02-09

Similar Documents

Publication Publication Date Title
US7696580B2 (en) Diode and applications thereof
KR100976410B1 (ko) 정전기 방전 장치
US8456785B2 (en) Semiconductor ESD device and method
TWI806680B (zh) 閂鎖測試結構
CN103427407A (zh) 静电放电保护装置及电路
CN108987385B (zh) 包括静电释放保护电路的半导体集成电路设备
US9202760B2 (en) Semiconductor devices and structures
JP2016526800A (ja) トレンチの下にシンカー拡散を有するバイポーラトランジスタ
KR100750588B1 (ko) 정전기 방전 보호회로
US9154122B2 (en) Latch up detection
CN115910998A (zh) 闩锁测试结构
US8080832B1 (en) Semiconductor device for electrostatic discharge protection
CN111009524A (zh) 经过栅极提升的nmos esd保护装置
US9058991B2 (en) Diode string
KR20120061118A (ko) 방전 회로
US8537514B2 (en) Diode chain with guard-band
Li et al. Investigation of SOI SCR triggering and current sustaining under DC and TLP conditions
CN114859206A (zh) 集成电路闩锁测试结构
KR101349998B1 (ko) 정전기 방전 보호 장치
CN108594103B (zh) Mosfet过冲电压和下冲电压的测量结构和方法
CN115372785A (zh) 集成电路的测试结构
CN115372787A (zh) 集成电路的测试结构
US9793258B1 (en) Electrostatic discharge device
US9735144B2 (en) Electrostatic discharge (ESD) protection device
CN114664811A (zh) 静电保护结构、静电保护电路、芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination