KR101995331B1 - 트랜지스터의 특성 테스트를 위한 반도체 장치 및 테스트 방법 - Google Patents
트랜지스터의 특성 테스트를 위한 반도체 장치 및 테스트 방법 Download PDFInfo
- Publication number
- KR101995331B1 KR101995331B1 KR1020180006979A KR20180006979A KR101995331B1 KR 101995331 B1 KR101995331 B1 KR 101995331B1 KR 1020180006979 A KR1020180006979 A KR 1020180006979A KR 20180006979 A KR20180006979 A KR 20180006979A KR 101995331 B1 KR101995331 B1 KR 101995331B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- gate
- drain
- active region
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
-
- H01L29/772—
-
- H01L29/7391—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/211—Gated diodes
Landscapes
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
도 2a 및 도 2b는 상기 도 1의 반도체 장치를 1A-1B, 1C-1D 방향으로 자른 단면도이다.
도 3은 본 발명의 일 실시예에 따른 반도체 장치의 사시도이다.
도 4는 본 발명의 다른 실시예에 따른 게이트의 가로와 세로의 비율이 다양한 반도체 장치에 대한 도면이다.
도 5는 본 발명에 따른 반도체 장치에 전극을 연결한 일 실시예의 평면도이다.
도 6은 도 5에 따른 실시예의 반도체 장치의 사시도이다.
도 7은 도 5에 따른 실시예의 반도체 장치를 5A-5B 방향으로 자른 단면도이다.
도 8은 본 발명에 따른 반도체 장치에 전극을 다른 방식으로 연결한 실시예의 단면도이다.
도 9는 본 발명의 반도체 장치 테스트 방법을 표현한 순서도이다.
S2: 제2소스층
D1: 제1드레인층
D2: 제2드레인층
W1: 게이트 폭의 길이
W2: 액티브 영역 폭의 길이
10: 게이트
20: 절연막
30: 기판
40: 액티브 영역
50: STI 절연막
60: BPSG 절연막
100: 게이트 전극
110: 제1전극부재
120: 제2전극부재
130: 제1전극패드
200: 제1소스전극
210: 제2소스전극
220: 제1드레인전극
230: 제2드레인전극
300: 반도체 장치
Claims (10)
- 제1 방식으로 구동되는 제1 트랜지스터; 및
상기 제1 방식과 다른 제2 방식으로 구동되는 제2 트랜지스터;를 포함하고,
상기 제1 트랜지스터 및 상기 제2 트랜지스터는 동일한 채널층을 공유하도록 구성되며,
상기 제1 트랜지스터는 모스 전계효과 트랜지스터이며,
상기 제2 트랜지스터는 터널링 전계효과 트랜지스터인 반도체 장치. - 기판;
상기 기판에 정의된 액티브 영역;
상기 액티브 영역에 형성된 절연된 게이트;
상기 게이트의 제1양측에 있는 액티브 영역에 형성된 제1소스층 및 제1드레인층; 및
상기 게이트의 제2양측에 있는 액티브 영역에 형성된 제2소스층 및 제2드레인층;을 포함하고,
상기 제1소스층, 상기 제1드레인층 및 상기 제2드레인층은 제1도전형으로 형성되고,
상기 제2소스층은 제2도전형으로 형성되며,
상기 제1소스층 및 제1 드레인층을 공유하는 제1 트랜지스터는 모스 전계효과 트랜지스터이며,
상기 제2소스층 및 제2 드레인층을 공유하는 제2 트랜지스터는 터널링 전계효과 트랜지스터인 반도체 장치. - 제 2항에 있어서,
상기 제1소스층, 상기 제1드레인층, 상기 제2소스층 및 상기 제2드레인층과 전기적으로 연결되는 제1소스전극, 제1드레인전극, 제2소스전극, 제2드레인전극을 더 포함하고,
상기 제1소스전극, 상기 제1드레인전극, 상기 제2소스전극, 상기 제2드레인전극은,
상기 액티브 영역에 형성된 대응하는 소스층 및 드레인층에 전기적으로 연결되고 상기 반도체 장치의 외측으로 그리고 수평으로 신장하는 제1전극부재;
상기 제1전극부재와 인접하지 않는 위치에 형성된 제1전극패드; 및
상기 제1전극부재의 일단과 제1전극패드의 일단을 전기적으로 연결하고 상기 제1전극부재 및 제1전극패드의 폭보다 좁은 폭을 가지는 제2전극부재;를 포함하는 반도체 장치. - 제 2항에 있어서,
상기 절연된 게이트의 폭은 상기 제1소스층, 상기 제1드레인층, 상기 제2소스층, 상기 제2드레인층이 형성되는 상기 액티브 영역의 폭보다 크게 형성되는 반도체 장치. - 제 2항에 있어서,
상기 액티브 영역에 상기 제1소스층과 상기 제1드레인층 사이에 제1채널을 형성하기 위한 제1모드를 구비하고,
상기 액티브 영역에 상기 제2소스층과 상기 제2드레인층 사이에 제2채널을 형성하기 위한 제2모드를 구비하는 제어부;를 더 포함하고,
상기 제1채널 및 상기 제2채널은 선택적으로 형성되는 반도체 장치. - 제 1항의 반도체 장치의 구동 여부를 확인하는 단계;
제1소스층, 제1드레인층, 제2소스층 및 제2드레인층 중의 적어도 하나와, 게이트 절연층 간의 계면에 스트레스(stress)를 형성하기 위한 자극을 상기 반도체 장치에 가하는 단계;
상기 계면에 스트레스가 형성된 후 상기 터널링 전계효과 트랜지스터의 성능을 평가하는 단계;를 포함하는 반도체 장치 테스트 방법. - 제 6항에 있어서,
상기 자극을 상기 반도체 장치에 가하는 단계는,
게이트층에 상기 계면을 열화시키기 위한 전압을 인가하는 단계 및 상기 반도체 장치를 상기 계면을 열화시키기 위한 온도로 가열하는 단계 중의 적어도 하나를 포함하는 반도체 장치 테스트 방법. - 제 6항에 있어서,
상기 터널링 전계효과 트랜지스터의 성능을 평가하는 단계는,
모스 전계효과 트랜지스터의 성능을 평가하는 방식을 이용하는 반도체 장치 테스트 방법. - 기판;
상기 기판에 정의된 십자가 형태의 액티브 영역;
상기 액티브 영역의 중심부 상에 위치하는 게이트;
상기 게이트와 상기 액티브 영역의 중심부 사이에 위치하는 게이트 절연막; 및
상기 게이트의 외측의 액티브 영역에 형성된 4개의 불순물 영역;을 포함하고,
상기 4개의 불순물영역 중 어느 하나의 영역은 제1도전형으로 형성되고,
나머지 3개의 불순물영역은 제2도전형으로 형성되며,
상기 4개의 불순물영역 중 상기 게이트를 기준으로 제1양측에 있는 2개의 불순물영역이 상기 제2도전형으로 형성되는 트랜지스터는 모스 전계효과 트랜지스터이며,
상기 4개의 불순물영역 중 상기 게이트를 기준으로 제2양측에 있는 2개의 불순물영역 중 어느 하나는 상기 제1도전형으로 형성되고, 나머지 하나는 상기 제2도전형으로 형성되는 트랜지스터는 터널링 전계효과 트랜지스터인 반도체 테스트패턴. - 제 9항에 있어서,
상기 게이트의 폭은 상기 불순물이 형성되는 상기 액티브 영역의 폭보다 크게 형성되는 반도체 테스트패턴.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/204,867 US11088138B2 (en) | 2017-11-29 | 2018-11-29 | Semiconductor device for testing characteristics of transistors and method for testing semiconductor device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20170161803 | 2017-11-29 | ||
KR1020170161803 | 2017-11-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20190063349A KR20190063349A (ko) | 2019-06-07 |
KR101995331B1 true KR101995331B1 (ko) | 2019-07-03 |
Family
ID=66849780
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180006979A Active KR101995331B1 (ko) | 2017-11-29 | 2018-01-19 | 트랜지스터의 특성 테스트를 위한 반도체 장치 및 테스트 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101995331B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102021200720B4 (de) | 2021-01-27 | 2023-08-03 | Infineon Technologies Ag | Transistorbasierter stress-sensor und verfahren zum ermitteln einer gradienten-kompensierten mechanischen spannungskomponente |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100575002B1 (ko) * | 2004-12-16 | 2006-05-02 | 삼성전자주식회사 | 공통 게이트를 구비하는 상보형 금속 산화물 반도체 박막트랜지스터, 이를 포함하는 논리소자 및 그 트랜지스터의제조 방법 |
US20140124827A1 (en) * | 2005-02-21 | 2014-05-08 | Infineon Technologies Ag | Integrated Circuit Arrangement Comprising a Field Effect Transistor, Especially a Tunnel Field Effect Transistor |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06160892A (ja) * | 1992-11-19 | 1994-06-07 | Hitachi Ltd | 液晶表示装置及びその欠陥修正法 |
-
2018
- 2018-01-19 KR KR1020180006979A patent/KR101995331B1/ko active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100575002B1 (ko) * | 2004-12-16 | 2006-05-02 | 삼성전자주식회사 | 공통 게이트를 구비하는 상보형 금속 산화물 반도체 박막트랜지스터, 이를 포함하는 논리소자 및 그 트랜지스터의제조 방법 |
US20140124827A1 (en) * | 2005-02-21 | 2014-05-08 | Infineon Technologies Ag | Integrated Circuit Arrangement Comprising a Field Effect Transistor, Especially a Tunnel Field Effect Transistor |
Also Published As
Publication number | Publication date |
---|---|
KR20190063349A (ko) | 2019-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7820517B2 (en) | Control of hot carrier injection in a metal-oxide semiconductor device | |
US9379181B2 (en) | Semiconductor device | |
US9429616B2 (en) | Test method and test arrangement | |
EP2244300A2 (en) | Semiconductor device having a buried insulating layer and method of manufacturing the same | |
US8476684B2 (en) | Field effect transistors having improved breakdown voltages and methods of forming the same | |
US9136381B1 (en) | Super junction MOSFET with integrated channel diode | |
US20100148252A1 (en) | Semiconductor device having transistor and method of manufacturing the same | |
US20080265291A1 (en) | Mosfet device including a source with alternating p-type and n-type regions | |
US9484525B2 (en) | Hall effect device | |
US11955389B2 (en) | HVMOS reliability evaluation using bulk resistances as indices | |
CN112563263B (zh) | 配置用于栅极电介质监控的半导体器件 | |
US10249752B2 (en) | Semiconductor devices having segmented ring structures | |
US9064868B2 (en) | Advanced faraday shield for a semiconductor device | |
CN111987145A (zh) | 抗总剂量电离辐射的超结vdmos器件 | |
US20140103430A1 (en) | Lateral high-voltage transistor and method for manufacturing the same | |
US8716801B2 (en) | Metal oxide semiconductor device | |
US11088138B2 (en) | Semiconductor device for testing characteristics of transistors and method for testing semiconductor device | |
US9972721B1 (en) | Thick FDSOI source-drain improvement | |
KR101995331B1 (ko) | 트랜지스터의 특성 테스트를 위한 반도체 장치 및 테스트 방법 | |
US11754614B2 (en) | Semiconductor device and analyzing method thereof | |
US12211939B2 (en) | Vertical field-effect transistor and method for forming same | |
CN222673038U (zh) | 半导体测试结构 | |
Ho et al. | Time dependent junction degradation in FinFET | |
CN119855223A (zh) | 配置用于栅极电介质监控的半导体器件 | |
CN118676119A (zh) | 半导体结构及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20180119 |
|
PA0201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20190121 Patent event code: PE09021S01D |
|
PG1501 | Laying open of application | ||
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20190620 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20190626 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20190627 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
PR1001 | Payment of annual fee |
Payment date: 20220602 Start annual number: 4 End annual number: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20230531 Start annual number: 5 End annual number: 5 |
|
PR1001 | Payment of annual fee |
Payment date: 20240603 Start annual number: 6 End annual number: 6 |