DE102021200720B4 - Transistorbasierter stress-sensor und verfahren zum ermitteln einer gradienten-kompensierten mechanischen spannungskomponente - Google Patents

Transistorbasierter stress-sensor und verfahren zum ermitteln einer gradienten-kompensierten mechanischen spannungskomponente Download PDF

Info

Publication number
DE102021200720B4
DE102021200720B4 DE102021200720.1A DE102021200720A DE102021200720B4 DE 102021200720 B4 DE102021200720 B4 DE 102021200720B4 DE 102021200720 A DE102021200720 A DE 102021200720A DE 102021200720 B4 DE102021200720 B4 DE 102021200720B4
Authority
DE
Germany
Prior art keywords
transistor
mos transistor
stress
stress sensor
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102021200720.1A
Other languages
English (en)
Other versions
DE102021200720A1 (de
Inventor
Mario Motz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102021200720.1A priority Critical patent/DE102021200720B4/de
Priority to CN202210065951.1A priority patent/CN114812877A/zh
Priority to US17/583,462 priority patent/US20220236123A1/en
Publication of DE102021200720A1 publication Critical patent/DE102021200720A1/de
Application granted granted Critical
Publication of DE102021200720B4 publication Critical patent/DE102021200720B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L1/00—Measuring force or stress, in general
    • G01L1/20—Measuring force or stress, in general by measuring variations in ohmic resistance of solid materials or of electrically-conductive fluids; by making use of electrokinetic cells, i.e. liquid-containing cells wherein an electrical potential is produced or varied upon the application of stress
    • G01L1/22—Measuring force or stress, in general by measuring variations in ohmic resistance of solid materials or of electrically-conductive fluids; by making use of electrokinetic cells, i.e. liquid-containing cells wherein an electrical potential is produced or varied upon the application of stress using resistance strain gauges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L1/00—Measuring force or stress, in general
    • G01L1/18—Measuring force or stress, in general using properties of piezo-resistive materials, i.e. materials of which the ohmic resistance varies according to changes in magnitude or direction of force applied to the material
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
    • G01L9/02—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means by making use of variations in ohmic resistance, e.g. of potentiometers, electric circuits therefor, e.g. bridges, amplifiers or signal conditioning
    • G01L9/06—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means by making use of variations in ohmic resistance, e.g. of potentiometers, electric circuits therefor, e.g. bridges, amplifiers or signal conditioning of piezo-resistive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/84—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate

Abstract

Transistorbasierter Stress-Sensor (10), aufweisend:ein Halbleitersubstrat (20) mit einer ersten MOS-Transistor-Anordnung (11) und einer zweiten MOS-Transistor-Anordnung (12),wobei die erste MOS-Transistor-Anordnung (11) einen ersten MOS-Transistor (1) mit einem ersten Source-Drain-Kanalgebiet (23) und einen zweiten MOS-Transistor (2) mit einem zweiten Source-Drain-Kanalgebiet (33) aufweist, wobei der erste MOS-Transistor (1) und der zweite MOS-Transistor (2) so zueinander ausgerichtet sind, dass eine Stromflussrichtung (24) im ersten Source-Drain-Kanalgebiet (23) entgegengesetzt zu einer Stromflussrichtung (34) im zweiten Source-Drain-Kanalgebiet (33) ist, undwobei die zweite MOS-Transistor-Anordnung (12) einen dritten MOS-Transistor (3) mit einem dritten Source-Drain-Kanalgebiet (43) und einen vierten MOS-Transistor (4) mit einem vierten Source-Drain-Kanalgebiet (53) aufweist, wobei der dritte MOS-Transistor (3) und der vierte MOS-Transistor (4) so zueinander ausgerichtet sind, dass eine Stromflussrichtung (44) im dritten Source-Drain-Kanalgebiet (43) entgegengesetzt zu einer Stromflussrichtung (54) im vierten Source-Drain-Kanalgebiet (53) ist,wobei der transistorbasierte Stress-Sensor (10) ein Gradienten-kompensiertes Ausgangssignal liefert, das zur Bestimmung von mindestens einer auf das Halbleitersubstrat (20) wirkenden mechanischen Stresskomponente dient.

Description

  • Das hierin beschriebene innovative Konzept betrifft einen auf einem Halbleitersubstrat angeordneten transistorbasierten Stress-Sensor. Dieser transistorbasierte Stress-Sensor dient zum Bestimmen einer, auf das Halbleitersubstrat wirkenden, mechanischen Stresskomponente. Aufgrund der hierin beschriebenen innovativen Anordnung der einzelnen Transistoren innerhalb des transistorbasierten Stress-Sensors können Gradienten einer Größe, die die Bestimmung der Stresskomponente beeinflussen können, vollständig oder zumindest teilweise kompensiert werden. Der hierin beschriebene transistorbasierte Stress-Sensor ermöglicht demnach also eine Gradienten-kompensierte Bestimmung einer mechanischen Stress-Komponente. Das hierin beschriebene innovative Konzept betrifft ferner ein Verfahren zum Gradienten-kompensierten Ermitteln einer mechanischen Stresskomponente mittels einem derartigen transistorbasierten Stress-Sensor.
  • Stress-Sensoren sind dazu ausgestaltet, um mechanische Stresskomponenten, wie zum Beispiel eine mechanische Schubspannung, einen mechanischen Summenstress oder einen mechanischen Differenzenstress zu ermitteln. Bei dem hierin beschriebenen Stress-Sensor handelt es sich um einen transistorbasierten Stress-Sensor, der mehrere Transistoren aufweist. Basierend auf dem Ausgangssignal des transistorbasierten Stress-Sensors kann eine mechanische Stresskomponente ermittelt werden.
  • Die US 2015 / 0 166 327 A1 beschreibt einen transistorbasierten Stress-Sensor gemäß dem Stand der Technik. Hier sind zwei benachbarte Source-Drain-Kanalgebiete mit gleicher Stromflussrichtung beschrieben.
  • Die US 2018 / 0 059 820 A1 beschreibt die thermische Kompensation von Schaltungen mit Vollbrücken-Dehnmessstreifen mit mindestens zwei ersten Widerstands-Typen und mindestens zwei unterschiedlichen zweiten Widerstands-Typen.
  • Die DE 10 2015 103 075 A1 beschreibt einen Träger einer elektronischen Schaltung mit einem ersten Sensor zur Bestimmung eines ersten Signals basierend auf einer Summe einer ersten Normalspannungskomponente und einer zweiten Normalspannungskomponente und mit einem zweiten Sensor zur Bestimmung eines zweiten Signals basierend auf einer Differenz der ersten Normalspannungskomponente und der zweiten Normalspannungskomponente. Hierfür wird eine Kaskodenschaltung genutzt, wobei die jeweiligen Stromflussrichtungen in den Source-Drain-Kanalgebieten identisch ist.
  • Das zuvor erwähnte Ausgangssignal des transistorbasierten Stress-Sensors kann von unerwünschten Effekten überlagert werden, die zu Ungenauigkeiten bei der Bestimmung der Stresskomponente führen können. Statische Effekte, die sich nicht über die Zeit hinweg ändern, können mit relativ einfachen Mitteln kompensiert werden. Zeitlich variable Effekte hingegen, deren Größen sich über die Zeit hinweg ändern, sind deutlich schwieriger zu kompensieren. So treten in elektronischen Schaltungselementen mit zunehmendem Alter häufig sogenannte Alterungseffekte auf, die zu einem unerwünschten Verhalten führen können. Derartige Alterungseffekte können jedoch nur schwer auskalibriert bzw. kompensiert werden.
  • Die zeitliche Veränderung einer bestimmten Größe kann mit einem Gradienten beschrieben werden. Ein Gradient kann beispielsweise die Richtung und den Betrag der jeweiligen zeitlichen Änderung der jeweiligen Größe angeben. Eine Wärmequelle beispielsweise erzeugt mit steigender Stromzufuhr eine zunehmende Hitze. Diese zunehmende Hitze kann mit einem thermischen Gradienten ausgedrückt werden.
  • Diese zeitlich variablen Gradienten-basierten Effekte beeinflussen das Ausgangssignal eines Stress-Sensors in unerwünschter Weise, d.h. das Ausgangssignal des Stress-Sensors wird verfälscht. Etwas allgemeiner ausgedrückt, wird das Ausgangssignal eines Stress-Sensors beim Vorliegen eines oder mehrerer Gradienten durch die Richtung und/oder den Betrag des jeweiligen Gradienten unerwünscht beeinflusst bzw. verfälscht. So erhält man beispielsweise beim Vorliegen eines thermischen Gradienten mit zunehmender Hitze ein zunehmend verfälschtes Ausgangssignal des Stress-Sensors.
  • Daher wäre es wünschenswert, einen Stress-Sensor bereitzustellen, der ein Gradienten-kompensiertes Ausgangssignal liefert, sodass das Ausgangssignal im Wesentlichen gradientenfrei ist. Bei den zu kompensierenden Gradienten handelt es sich vorzugsweise um Gradienten erster Ordnung.
  • Solche Gradienten-basierten Effekte können verschiedene Ursachen haben. Thermische Gradienten beispielsweise können sich in Abhängigkeit einer variablen Heizleistung ändern. Es gibt aber auch Layout-Gradienten, die sich abhängig vom jeweiligen Layout der Schaltung auf dem Halbleitersubstrat ändern können. Auch veränderliche inhomogene Stress-Effekte, die durch veränderlichen globalen Stress in Plastikgehäusen auftreten können, haben eine unerwünschte Wirkung auf die Bestimmung von mechanischen Stresskomponenten. Hierzu zählt beispielsweise ein variabler globaler Stress, der durch den Packaging-Prozess an sich, durch Feuchtigkeit oder durch das Verlöten bedingt sein kann.
  • Bei dem transistorbasierten Stress-Sensor kann es sich vorzugsweise um eine in ein Halbleitersubstrat integrierte Schaltung als Teil einer Schaltungsanordnung handeln. integrierte Schaltungsanordnungen bzw. integrierte Schaltkreise (ICs = integrated circuits) werden üblicherweise in Gehäusen montiert, um die empfindlichen integrierten Schaltungsanordnungen vor Umwelteinflüssen zu schützen. Dabei ist jedoch als unerwünschter Nebeneffekt zu beobachten, dass bereits die Unterbringung und Montage der integrierten Schaltungsanordnung in einem Gehäuse eine erhebliche mechanische Verspannung auf das Halbleitermaterial und damit auf das Halbleitersubstrat der integrierten Schaltungsanordnung ausüben kann. Dies trifft insbesondere für kostengünstige, als Massenartikel ausgestaltete Gehäuseformen zu, wie zum Beispiel für solche Gehäuseformen, bei denen die integrierte Schaltungsanordnung von einer Vergussmasse umspritzt wird.
  • Durch verschiedene Piezo-Effekte in dem Halbleitermaterial, wie zum Beispiel durch den piezoresistiven Effekt, Piezo-MOS-Effekt, Piezo-Junction-Effekt, Piezo-Hall-Effekt und Piezo-Tunnel-Effekt, werden durch einen einwirkenden mechanischen Stress der integrierten Schaltungsanordnung auch wichtige elektrische bzw. elektronische Parameter der integrierten Schaltungsanordnung beeinflusst. Dabei werden im Zusammenhang der weiteren Beschreibung unter dem Oberbegriff „Piezo-Effekte“ allgemein die Änderungen von elektrischen bzw. elektronischen Parametern der in dem Halbleitermaterial integrierten Schaltungsanordnung unter dem Einfluss einer mechanischen Verspannung in dem Halbleitermaterial bezeichnet.
  • Eine mechanische Verspannung in dem Halbleitermaterial bewirkt, dass sich die Eigenschaften der Ladungsträger hinsichtlich des Ladungsträgertransports, wie zum Beispiel Beweglichkeit, Kollisionszeit, Streufaktor, Hallkonstante, usw., ändern. Allgemein ausgedrückt gibt der Piezo-resistive Effekt an, wie sich der spezifische Ohm'sche Widerstand des jeweiligen Halbleitermaterials unter dem Einfluss einer mechanischen Verspannung verhält. Aus dem Piezo-Junction-Effekt resultieren unter anderem Veränderungen der Kennlinien von Dioden und Bipolartransistoren. Der Piezo-Hall-Effekt beschreibt die Abhängigkeit der Hallkonstante des Halbleitermaterials von dem mechanischen Verspannungszustand in dem Halbleitermaterial. Der Piezo-Tunnel-Effekt tritt an reversebetriebenen, hochdotierten, flachen Lateral-p-n-Übergängen auf. Dieser Strom ist durch Band-zu-Band-Tunneleffekten dominiert und ebenfalls stressabhängig. Der Piezo-resistive Effekt und der gelegentlich in der Literatur zu findende Ausdruck „Piezo MOS-Effekt“ können vergleichbar eingestuft werden, da sich beim Piezo-MOS-Effekt im Wesentlichen genauso wie beim Piezo-resistiven Effekt die Beweglichkeit der Ladungsträger im MOS-Kanal eines MOS-Feldeffekttransistors unter dem Einfluss des mechanischen Stresses in dem Halbleitermaterial des integrierten Schaltungschips ändert.
  • Es wird somit deutlich, dass aufgrund mechanischer Verspannungen in dem Halbleitermaterial einer integrierten Schaltungsanordnung die elektrischen bzw. elektronischen Charakteristika der integrierten Schaltungsanordnung nicht vorhersagbar verändert bzw. beeinträchtigt werden können. In vielen Fällen kann ein Nachlassen der Leistungsfähigkeit (Performance oder Parameter) der integrierten Schaltungsanordnung beispielsweise in Form einer Beeinträchtigung des Aussteuerbereichs, der Auflösung, der Bandbreite, der Stromaufnahme oder der Genauigkeit, usw. zu beobachten sein.
  • Im Einzelnen gibt der oben angesprochene Piezo-resistive Effekt an, wie sich der spezifische Ohm'sche Widerstand des jeweiligen Halbleitermaterials unter dem Einfluss eines mechanischen Spannungstensors und der Piezo-resistiven Koeffizienten verhält. Bei integrierten Schaltungsanordnungen (ICs) wird der jeweilige Strom I, zum Beispiel ein Steuerstrom, ein Referenzstrom, usw., durch Schaltungselemente der integrierten Schaltungsanordnung auf dem Halbleiterchip erzeugt. Dabei wird im Wesentlichen eine definierte Spannung U an einem integrierten Widerstand mit dem Widerstandswert R erzeugt und der Strom I ausgekoppelt. Der Strom I kann also allgemein an jedem resistiven Element, zum Beispiel auch an einem MOS-Feldeffekttransistor, der sich im linearen Betriebsbereich befindet, erzeugt werden. Die Spannung U kann beispielsweise durch bekannte Bandgap-Prinzipien relativ konstant bezüglich mechanischer Verspannungen in dem Halbleitermaterial erzeugt werden (abgesehen vom vergleichsweise kleinen Piezo-Junction-Effekt auf die erzeugte Bandgap-Spannung). Der Widerstandswert R unterliegt jedoch dem Piezo-resistiven Effekt, Da sich mechanische Verspannungen in dem Halbleitermaterial durch das Gehäuse der integrierten Schaltungsanordnung gerade in schlecht kontrollierbarer Weise auf den Halbleiterschaltungschip auswirken, wird der Widerstandswert R zur Erzeugung des Stroms I und damit auch der erzeugte Strom I auf ungewollte und unvorhersagbare Weise verändert.
  • Bezüglich der vorhergehend dargestellten Piezo-Effekte sollte beachtet werden, dass die in dem Halbleitermaterial auftretenden mechanischen Verspannungen definierenden Koeffizienten sogenannte „Tensoren“ sind, d. h., dass sich der Widerstandswert R eines resistiven Elements nicht nur durch die Stärke der mechanischen Verspannung in dem Halbleitermaterial sondern auch durch die Richtung der Verspannung in dem Halbleitermaterial verändern. Die Richtungsabhängigkeit der mechanischen Verspannung in dem Halbleitermaterial gilt für das zumeist verwendete {100}-Siliziummaterial für p- und n-dotierte Widerstände Rp, Rn. Ferner sollte beachtet werden, dass sich {100}-Wafer und {001}-Wafer aus Symmetriegründen in kubischen Kristallen (cubic crystals) einander entsprechen.
  • Im Folgenden wird nun kurz erläutert, wie bisher versucht wurde, die obigen störenden Piezo-Einflüsse zu verringern. Zum Beispiel kann bei {100}-Siliziummaterial die mechanische Stressabhängigkeit integrierter Widerstände dadurch verringert werden, dass nach Möglichkeit p-dotierte Widerstände anstelle n-dotierter Widerstände verwendet werden, weil p-dotierte integrierte Widerstände im allgemeinen kleinere Piezo-Koeffizienten aufweisen.
  • Ferner können zwei nominell gleich große Widerstände im Layout senkrecht zueinander und in einem geringen Abstand zueinander angeordnet und elektrisch in Serie oder parallel geschaltet werden (sog. L-Layout). Dadurch wird der Gesamtwiderstand von der Richtung der mechanischen Verspannung in dem Halbleitermaterial möglichst unabhängig und somit bestmöglich reproduzierbar. Zugleich wird die Piezo-Empfindlichkeit einer solchen Anordnung für beliebige Richtung der mechanischen Verspannung auch minimal klein.
  • Darüber hinaus werden dahingehend Anstrengungen unternommen, um das IC-Gehäuse derart zu gestalten, dass der mechanische Stress (die mechanischen Verspannungen) auf den Halbleiterschaltungschip besser reproduzierbar wird. Dazu können entweder teurere Keramikgehäuse verwendet werden, oder man stimmt die mechanischen Parameter der Gehäusekomponenten, d.h. Halbleiterschaltungschip, Anschlussleitungsrahmen (Leadframe), Vergussmasse, Klebstoffmaterial oder Lotmaterial, so aufeinander ab, dass sich die Einflüsse der verschiedenen Gehäusekomponenten weitestgehend kompensieren oder zumindest möglichst konstant bezüglich Montagelos und Stressbelastung der integrierten Schaltungsanordnung während des Betriebs sind. Es sollte aber deutlich werden, dass die Abstimmung der mechanischen Parameter der Gehäusekomponenten äußerst aufwendig ist, und ferner geringste Änderungen des Prozessablaufs wieder zu einer Veränderung der Einflüsse der verschiedenen Gehäusekomponenten führen.
  • Aus den obigen Ausführungen wird deutlich, dass eine unerwünschte und schwer beherrschbare Beeinflussung der physikalischen Funktionsparameter von Halbleiterbauelementen von integrierten Schaltungsanordnungen auf einem Halbleiterschaltungschip aufgrund von mechanischen Verspannungen in dem Halbleitermaterial durch unterschiedliche Piezo-Effekte hervorgerufen werden kann. Dabei ist eine Kompensation des Einflusses der Piezo-Effekte auf die physikalischen und elektronischen Funktionsparameter der Halbleiterbauelemente dahingehend problematisch, dass die auftretenden Stresskomponenten in dem Halbleitermaterial im allgemeinen weder im Voraus bekannt sind noch während der Lebensdauer konstant bleiben, so dass die mechanischen Parameter bei der Unterbringung der integrierten Schaltungsanordnung in einem Gehäuse, d.h. beispielsweise das Material des Halbleiterchips, des Anschlussleitungsrahmens, der Vergussmasse, des Klebstoffes oder des Lotmaterials, nur schwer bzw. überhaupt nicht aufeinander abgestimmt werden können, um die oben genannten Piezo-Einflüsse auf das Halbleitermaterial und damit auf die elektronischen und physikalischen Funktionsparameter der Halbleiterbauelemente geeignet zu kontrollieren.
  • Ausgehend davon besteht ein Bedarf an verbesserten Konzepten zur Kompensation von Piezo-Einflüssen auf integrierte Schaltungsanordnungen. Diesem Bedarf wird durch die Vorrichtungen und Verfahren gemäß den unabhängigen Ansprüchen Rechnung getragen. Unter manchen Umständen vorteilhafte Weiterbildungen sind Gegenstand der abhängigen Ansprüche.
  • Gemäß dem hierin beschriebenen Konzept wird ein transistorbasierter Stress-Sensor vorgeschlagen. Dieser weist ein Halbleitersubstrat mit einer ersten MOS-Transistor-Anordnung und einer zweiten MOS-Transistor-Anordnung auf. Die beiden MOS-Transistor-Anordnungen sind in der Substratebene des Halbleitersubstrats angeordnet und vorzugsweise in dem Halbleitersubstrat strukturiert bzw. integriert. Die erste MOS-Transistor-Anordnung weist einen ersten MOS-Transistor mit einem ersten Source-Drain-Kanalgebiet sowie einen zweiten MOS-Transistor mit einem zweiten Source-Drain-Kanalgebiet auf. Der erste MOS-Transistor und der zweite MOS-Transistor sind in der Substratebene so zueinander ausgerichtet, dass eine Stromflussrichtung im ersten Source-Drain-Kanalgebiet entgegengesetzt zu einer Stromflussrichtung im zweiten Source-Drain-Kanalgebiet ist. Das heißt, die beiden Stromflussrichtungen sind um 180° zueinander versetzt. Die zweite MOS-Transistor-Anordnung weist einen dritten MOS-Transistor mit einem dritten Source-Drain-Kanalgebiet sowie einen vierten MOS-Transistor mit einem vierten Source-Drain-Kanalgebiet auf. Der dritte MOS-Transistor und der vierte MOS-Transistor sind in der Substratebene so zueinander ausgerichtet, dass eine Stromflussrichtung im dritten Source-Drain-Kanalgebiet entgegengesetzt zu einer Stromflussrichtung im vierten Source-Drain-Kanalgebiet ist. Aufgrund dieser Anordnung der einzelnen Transistoren zueinander kann der transistorbasierte Stress-Sensor ein Gradienten-kompensiertes Ausgangssignal liefern, das zur Bestimmung einer auf das Halbleitersubstrat wirkenden mechanischen Stresskomponente dient.
  • Gemäß dem hierin beschriebenen innovativen Konzept wird außerdem ein Verfahren zum Gradienten-kompensierten Bestimmen von mindestens einer, auf ein Halbleitersubstrat wirkenden, mechanischen Stresskomponente vorgeschlagen, wobei diese mechanische Stresskomponente mittels einem transistorbasierten Stress-Sensor nach dem hierin beschriebenen innovativen Konzept bestimmt werden kann. Das Verfahren beinhaltet, unter anderem, das Anlegen eines Eingangssignals an den transistorbasierten Stress-Sensor sowie ein Abgreifen eines Gradienten-kompensierten Ausgangssignals des transistorbasierten Stress-Sensors. Das Verfahren beinhaltet ferner ein Vergleichen des Gradienten-kompensierten Ausgangssignals mit einem Referenzsignal, wobei eine Abweichung gegenüber dem Referenzsignal ein Maß für die zu bestimmende mechanische Stresskomponente definiert. Des weiteren beinhaltet das Verfahren ein Bestimmen des Betrags der Abweichung basierend auf einem Differenzwert zwischen dem Gradienten-kompensierten Ausgangssignal und dem Referenzsignal. Alternativ oder zusätzlich kann der Betrag der Abweichung basierend auf einem faktoriellen Verhältnis zwischen dem Ausgangssignal und dem Referenzsignal bestimmt werden.
  • Außerdem wird eine Stressmessungsvorrichtung mit mindestens zwei transistorbasierten Stress-Sensoren gemäß dem hierin beschriebenen innovativen Konzept vorgeschlagen. Ein erster dieser mindestens zwei transistorbasierten Stress-Sensoren liefert ein erstes Gradienten-kompensiertes Ausgangssignal, das zur Bestimmung einer auf das Halbleitersubstrat wirkenden ersten mechanischen Stresskomponente dient. Ein zweiter dieser mindestens zwei transistorbasierten Stress-Sensoren liefert ein zweites Gradienten-kompensiertes Ausgangssignal, das zur Bestimmung einer auf das Halbleitersubstrat wirkenden zweiten mechanischen Stresskomponente dient. Der erste transistorbasierte Stress-Sensor ist in einer ersten Substratregion des Halbleitersubstrats angeordnet. Der zweite transistorbasierte Stress-Sensor ist in einer, von der ersten Substratregion unterschiedlichen und räumlich getrennten, zweiten Substratregion des Halbleitersubstrats angeordnet. Die Stressmessungsvorrichtung ist ausgestaltet, um, basierend auf den ersten und zweiten Gradienten-kompensierten Ausgangssignalen, einen auf das Halbleitersubstrat wirkenden mechanischen Gesamt-Stress zu ermitteln.
  • Einige Ausführungsbeispiele sind exemplarisch in der Zeichnung dargestellt und werden nachstehend erläutert. Es zeigen:
    • 1A-1C allgemeine Definitionen kristallographischer Richtungen in der Ebene (Waferebene) eines Halbleitermaterials,
    • 2 eine schematische Übersicht zu möglichen Quellen von Stresskomponenten, die auf Gradienten-Effekte zurückzuführen sind,
    • 3 eine schematische Ansicht eines transistorbasierten Stress-Sensors in einer + / - 45° Konfiguration gemäß einem Ausführungsbeispiel,
    • 4 eine schematische Ansicht eines transistorbasierten Stress-Sensors in einer 0° / 90° Konfiguration gemäß einem Ausführungsbeispiel,
    • 5 eine schematische Ansicht eines transistorbasierten Stress-Sensors in einer + / - 45° Konfiguration gemäß einem Ausführungsbeispiel,
    • 6 ein Schaltbild eines transistorbasierten Stress-Sensors in einer + / - 45° Konfiguration gemäß einem Ausführungsbeispiel,
    • 7 ein Ersatzschaltbild eines transistorbasierten Stress-Sensors in einer + / - 45° Konfiguration gemäß einem Ausführungsbeispiel,
    • 8 ein Ersatzschaltbild eines transistorbasierten Stress-Sensors in einer 0° / 90°° Konfiguration gemäß einem Ausführungsbeispiel,
    • 9A eine schematische Ansicht eines transistorbasierten Stress-Sensors in einer 0° / 90° Konfiguration gemäß einem Ausführungsbeispiel,
    • 9B eine schematische Ansicht eines transistorbasierten Stress-Sensors in einer + / - 45° Konfiguration gemäß einem Ausführungsbeispiel,
    • 10 eine schematische Ansicht eines transistorbasierten Stress-Sensors in einer 0° / 90° Konfiguration mit gesplitteten (p-MOS) Transistoren mit gemeinsamen Drain-Anschlüssen gemäß einem weiteren Ausführungsbeispiel,
    • 11 ein Ersatzschaltbild des transistorbasierten Stress-Sensors aus 10,
    • 12 ein vereinfachtes Ersatzschaltbild des transistorbasierten Stress-Sensors aus 10,
    • 13 eine schematische Ansicht eines transistorbasierten Stress-Sensors mit einer Kaskodenschaltung in einer 0° / 90° Konfiguration mit gesplitteten (p-MOS) Transistoren und Kaskoden mit gemeinsamen Drain-Anschlüssen gemäß einem Ausführungsbeispiel,
    • 14 ein Ersatzschaltbild des transistorbasierten Stress-Sensors aus 13,
    • 15 ein vereinfachtes Ersatzschaltbild des transistorbasierten Stress-Sensors aus 13,
    • 16 eine schematische Ansicht eines transistorbasierten Stress-Sensors mit einer Kaskodenschaltung in einer 0° / 90° Konfiguration gemäß einem weiteren Ausführungsbeispiel,
    • 17 ein Schaltbild eines transistorbasierten Stress-Sensors in einer + / - 45° Konfiguration mit einer spannungsbasierten Auswerteschaltung gemäß einem Ausführungsbeispiel,
    • 18 ein Schaltbild eines transistorbasierten Stress-Sensors in einer + / - 45° Konfiguration mit einer strombasierten Auswerteschaltung gemäß einem Ausführungsbeispiel,
    • 19 ein Schaltbild eines transistorbasierten Stress-Sensors in einer + / - 45° Konfiguration zur Bestimmung der mechanischen Stresskomponenten gemäß einem Ausführungsbeispiel,
    • 20 ein Schaltbild eines transistorbasierten Stress-Sensors in einer 0° / 90° Konfiguration mit einer spannungsbasierten Auswerteschaltung gemäß einem Ausführungsbeispiel,
    • 21 ein Schaltbild eines transistorbasierten Stress-Sensors in einer 0° / 90° Konfiguration mit einer strombasierten Auswerteschaltung gemäß einem Ausführungsbeispiel,
    • 22 ein Schaltbild eines transistorbasierten Stress-Sensors in einer 0° / 90° Konfiguration zur Bestimmung der mechanischen Stresskomponenten gemäß einem Ausführungsbeispiel,
    • 23 ein Schaltbild eines transistorbasierten Stress-Sensors in einer 0° / 90° Konfiguration mit einem gleichtaktgesteuerten Regler gemäß einem Ausführungsbeispiel,
    • 24A eine schematische Ansicht eines transistorbasierten Stress-Sensors in einer + / - 45° Konfiguration mit sternförmig verschalteten Transistoren gemäß einem Ausführungsbeispiel,
    • 24B eine schematische Ansicht eines transistorbasierten Stress-Sensors in einer + / - 45° Konfiguration mit einer platzsparenden alternativen Verschaltung von Transistoren gemäß einem Ausführungsbeispiel, und
    • 25 eine schematische Ansicht einer Stressmessungsvorrichtung mit mindestens zwei transistorbasierten Stress-Sensoren gemäß einem Ausführungsbeispiel.
  • Im Folgenden werden Ausführungsbeispiele mit Bezug auf die Figuren näher beschrieben, wobei Elemente mit derselben oder ähnlichen Funktion mit denselben Bezugszeichen versehen sind.
  • Verfahrensschritte, die in einem Blockdiagramm dargestellt und mit Bezugnahme auf das selbige erläutert werden, können auch in einer anderen als der abgebildeten beziehungsweise beschriebenen Reihenfolge ausgeführt werden. Außerdem sind Verfahrensschritte, die ein bestimmtes Merkmal einer Vorrichtung betreffen mit ebendiesem Merkmal der Vorrichtung austauschbar, was ebenso anders herum gilt.
  • Sofern hierin von einer Kompensation einer bestimmten Größe die Rede ist, wie z.B. einer Gradienten-Kompensation, kann hierunter eine teilweise Kompensation dieser Größe (z.B. Gradient) verstanden werden, was im Wesentlichen einer Reduktion dieser Größe gleichkommt. Es kann aber auch eine vollständige Kompensation dieser Größe darunter verstanden werden, sodass diese Größe verschwindend gering, bis hin zum Wert Null, wird.
  • In den nachfolgenden Ausführungsbeispielen ist ein Halbleitersubstrat beschrieben, wobei als Halbleitermaterialien beispielsweise Silizium oder auch Germanium, Galliumarsenid (GaAs), InSb, InP, usw. verwendet werden können.
  • Außerdem werden nachfolgend MOS-Transistor-Anordnungen beschrieben, wobei jede dieser MOS-Transistor-Anordnungen jeweils zwei oder mehrere einzelne Transistoren aufweisen kann. Rein der Übersichtlichkeit wegen sind in den nachfolgenden Figuren pro MOS-Transistor-Anordnung jeweils zwei einzelne Transistoren gezeigt. Dies ist jedoch rein exemplarisch zu sehen und schließt natürlich nicht aus, dass eine MOS-Transistor-Anordnung auch mehr als die hier gezeigten zwei einzelnen Transistoren aufweisen kann.
  • Um das Verständnis der folgenden detaillierten Beschreibung eines transistorbasierten Stress-Sensors zur Gradienten-kompensierten Stressmessung zu vereinfachen, werden nun zuerst anhand der 1A bis 1C die im folgenden verwendeten Definitionen hinsichtlich des verwendeten Halbleitermaterials und der vorgegebenen Richtungen auf demselben bezüglich der Kristallausrichtung des Halbleitermaterials dargestellt.
  • Für die Herstellung integrierter Schaltungen werden die Halbleiterwafer, wie zum Beispiel Siliziumwafer bzw. Siliziumscheiben, derart von einem Einkristallstab abgesägt, dass die Waferoberfläche einer kristallographischen Ebene zugeordnet ist. Um die jeweilige Ebene in einem kubischen Kristall festzulegen, werden dabei die sogenannten „Miller'schen Indizes“ verwendet. 1A zeigt beispielsweise eine Draufsicht auf einen Halbleiterwafer, der in der (100)-Ebene geschnitten ist.
  • Ferner sind in 1A bis 1C die kristallographischen Hauptrichtungen in der Waferebene gekennzeichnet, wobei die Hersteller von Siliziumwafern oftmals ein sogenanntes „Primary Flat“ an der Siliziumscheibe vorsehen. Gleichermaßen können auch Einkerbungen o.ä. zur Kennzeichnung verwendet werden. Derartige Einkerbungen sollen im Rahmen dieser Offenbarung also gleichermaßen wie ein Primary Flat verstanden werden. Üblicherweise verlaufen die Kanten der rechteckförmigen Geometrien der Schaltkreisstrukturen auf dem Halbleiterchip parallel bzw. senkrecht zu den Primary Flats.
  • In 1A sind insbesondere die kristallographischen Richtungen bzw. Achsen in der Ebene des Halbleiterwafers dargestellt, wobei diese im Folgenden in eckigen Klammern dargestellt sind. Das Koordinatensystem wird üblicherweise derart verwendet, dass die [110]-Richtung senkrecht bzw. normal zum Primary Flat verläuft, während die [110]-Richtung parallel zum Primary Flat verläuft. Die Richtungen [010] und [100] verlaufen in einem Winkel von ± 45° zu der [110]-Richtung, die eine Normale der Primary-Flat-Ebene definiert. Die Richtungen [010] und [100] verlaufen in einem Winkel von ± 45° zu der [110]-Richtung, die ebenfalls eine Normale (in entgegengesetzter Richtung zu [110]) der Primary-Flat-Ebene definiert.
  • Ferner wird ein Winkel ϕ bezüglich der [110]-Richtung definiert, wobei der Winkel ϕ bei Draufsicht auf die Waferoberseite entgegen dem Uhrzeigersinn ausgehend von der [110]-Richtung gezählt wird. Üblicherweise werden die einzelnen Chips am Wafer so positioniert, dass die Richtungen ϕ = 0° und ϕ = 90° der IC-Vertikal- bzw. Horizontalrichtung entsprechen, wobei diese Richtungen vertauscht sein können, je nachdem, ob der IC hochkant oder liegend vorliegt. Im Folgenden werden ferner die Richtung Φ = 90° als x-Achse [110]-Richtung) sowie die Richtung ϕ = 0° als negative y-Achse ([110]-Richtung) bezeichnet.
  • Unter der Annahme, dass die x-Achse identisch mit der Kristallrichtung [110], und die y-Achse identisch mit der [110]-Kristallrichtung ist, heißt dies insbesondere dass der Halbleiterschaltungschip aus einem {100}-Halbleitermaterial (zum Beispiel {100}-Silizium) gefertigt ist. Üblicherweise ist dann das Primary Flat parallel zur x-Achse, so dass die Kanten des Halbleiterschaltungschips parallel zur x- und y-Achse sind. Die Kristallrichtungen [100] und [010] sind dann identisch mit den Diagonalen des Halbleiterschaltungschips (vgl. 1B).
  • Da in der Mehrzahl von Anwendungsfällen für integrierte Halbleiterschaltungsanordnungen ein {100}-Siliziummaterial verwendet wird, sind die folgenden Ausführungen zur Vereinfachung der Erläuterungen und aufgrund der besonderen praktischen Bedeutung vor allem auf die Zahlenwerte für {100}-Siliziummaterial, die für dieses Material relevant sind, bezogen. Es sollte jedoch für den Fachmann offensichtlich sein, dass entsprechend auch andere Halbleitermaterialien bzw. auch andere Siliziummaterialien verwendet werden können.
  • Die mechanische Verspannung wird auch als mechanischer Stress bezeichnet. Dieser mechanische Stress ist eine Tensor-Größe und bezeichnet die Kraft pro Fläche, die innerhalb eines starren Körpers unter Einwirkung einer mechanischen Last wirkt. Diese Kraft kann dargestellt werden, indem der starre Körper geschnitten wird. Diese Kraft muss theoretisch an den Schnittflächen aufgewendet werden, um den Körper unter derselben Last zu halten.
  • 1C zeigt einen kleinen Block, der aus einem starren Körper geschnitten wurde. Wie zu sehen ist, kann ein solcher Schnitt durch den Körper verschiedene Orientierungen aufweisen, was wiederum die Kräfte an den Schnittflächen beeinflusst. Das heißt, die Kraft (die ein Vektor ist), hängt auch von der Orientierung des Schnitts ab. Demnach hat diese Kraft (d.h. der mechanische Stress) auch mehr als drei Freiheitsgrade. Der dargestellte Block weist Schnittflächen auf, die jeweils parallel zur x-, y- und z-Achse sind. Die Kräfte an jeder Schnittfläche können in Einzelkomponenten zerlegt werden, die jeweils in x-, y- und z-Richtung zeigen. Auf jeder Schnittfläche gibt es eine Komponente, die senkrecht zur Fläche ist: dies ist die Normalspannungskomponente (oder auch: Normal-Stresskomponente) σXX. An jeder Schnittfläche treten zwei benachbarte Komponenten auf, die parallel zur Fläche verlaufen: dies sind die Schubspannungskomponenten (oder auch: Scherspannung oder Scher-Stresskomponenten) σXY, σXZ. Der erste Index kennzeichnet die Richtung der Fläche und der zweite Index kennzeichnet die Richtung der Kraft.
  • Die Normalspannung kann, je nach Vorzeichen, eine Druck- oder Zugspannung sein. Normalspannungen wirken senkrecht zur Koordinatenfläche, d.h. Normalen- und Wirkrichtung stimmen überein. Die Schubspannung wirkt tangential zur Fläche und stellt eine Scherbelastung dar.
  • Insgesamt existieren neun Komponenten, und zwar drei Schnittflächen, jede davon mit einer Normalspannungskomponente und zwei Schubspannungskomponenten. Die Kräfte an den gegenüberliegenden Regionen (d.h. die negativen Ebenen mit Normalenvektoren in negativer x-, y-, z-Richtungen) sind gleichgroß, jedoch mit negativem Vorzeichen. Wenn man das Kräfte- bzw. Momentengleichgewicht auf den in 1C abgebildeten Block anwendet, erkennt man, dass die Schubspannungen gleich sind, wenn deren Indizes vertauscht sind: σYZ = σZY σXZ = σZX, σXY = σYX. Letztendlich landet man somit bei sechs unabhängigen Komponenten des Stress-Tensors, d.h. drei Normalspannungskomponenten σXX, σYY, σZZ und drei Schubspannungs-Stresskomponenten σYZ, σXZ, σXY. Aus je zwei der drei Normalspannungskomponenten σXX σYY σZZ kann eine Differenz gebildet werden, die zu einer sogenannten Differenz-Stresskomponente führt, z.B. σXX - σYY.
  • In der Regel müssen nicht alle sechs Spannungskomponenten gleichzeitig betrachtet werden, da im Falle von mikroelektronischen Packages normalerweise sogenannte Laminate verwendet werden, deren laterale Ausdehnung in x,y-Richtung deutlich größer sind als deren Dicke in z-Richtung (siehe auch 1B).
  • Wie eingangs erwähnt, bewirken Gradienten-basierte Effekte eine zeitlich variable Störgröße für den hierin beschriebenen transistorbasierten Stress-Sensor, was zu ungenauen bzw. verfälschten Ausgangssignalen führt. 2 zeigt eine schematische Übersicht zur Darstellung derartiger Gradient-basierter Störgrößen und deren möglichen Ursachen.
  • 2 zeigt exemplarisch zwei L-förmig zueinander angeordnete Transistoren 1, 2 eines transistorbasierten Stress-Sensors 10 gemäß dem hierin beschriebenen innovativen Konzept. Der transistorbasierte Stress-Sensor 10 ist auf einem Halbleitersubstrat angeordnet, bzw. in das Halbleitersubstrat integriert, und ändert sein Ausgangssignal in Reaktion auf einen auf das Halbleitersubstrat wirkenden mechanischen Stress. Dabei ist es gewünscht, den tatsächlich von außen auf das Halbleitersubstrat wirkenden momentanen mechanischen Stress zu messen. Allerdings treten auch unerwünschte Stresskomponenten auf, die nicht mitgemessen werden sollen.
  • Unerwünschte statische Stresskomponenten können hierbei relativ einfach kompensiert werden, beispielsweise durch eine einmalige Kalibrierung. Zeitlich variable unerwünschte Stresskomponenten hingegen können nur schwer kompensiert werden. Diese zeitlich variablen Stresskomponenten können durch Gradienten beschrieben werden. Ein Gradient kann insbesondere einen inhomogenen Stress beschreiben. Beispielsweise kann eine Wärmequelle (z.B. eine Schaltung) 100 auf dem Halbleitersubstrat vorhanden sein, die mit zunehmender Betriebsdauer immer mehr Wärme abgibt. Dies kann durch einen thermischen Gradienten 200 ausgedrückt werden. Dieser thermische Gradient beeinflusst das Ausgangssignal des transistorbasierten Stress-Sensors auf unerwünschte Weise, denn der durch den thermischen Gradienten bewirkte Stress soll nicht mitgemessen werden.
  • Auch unerwünschte mechanische Gradienten 400 können das Ausgangssignal des transistorbasierten Stress-Sensors auf unerwünschte Weise beeinflussen. So weisen manche Substrate sogenannte „deep trenches“ 300 auf. In unmittelbarer Nähe dieser „deep trenches“ 300 wirkt ein unerwünschter mechanischer Stress, der jedoch mit dem transistorbasierten Stress-Sensor nicht gemessen werden soll. Mit zunehmendem Abstand von diesen „deep trenches“ 300 reduziert sich auch der Betrag des dadurch erzeugten mechanischen Stresses. Somit besteht also ein mechanischer Gradient 400, der seinen Betrag in Abhängigkeit von der Entfernung zum „deep trench“ 300 ändert.
  • Weitere denkbare mechanische Gradienten 500 können beispielsweise durch bestimmte Layout-Effekte hervorgerufen werden. So kann beispielsweise das Erzeugen von tiefen Gräben bei einer Grabenisolation (engl.: Shallow Trench Isolation - STI) zu mechanischem Stress führen, der mit zunehmendem Abstand von den Gräben abnimmt. Auch hier tritt also wieder ein mechanischer Gradient auf, der von dem hierin beschriebenen transistorbasierten Stress-Sensor nicht mitgemessen werden soll.
  • Der hierin beschriebene transistorbasierte Stress-Sensor soll also dazu ausgestaltet sein, um lediglich den tatsächlich von außen auf das Halbleitersubstrat (auf dem der Stress-Sensor angeordnet ist) wirkenden Stress zu messen. Gradienten-basierte Effekte hingegen sollen nicht mitgemessen werden. Aufgrund der Anordnung der einzelnen Transistoren des hierin beschriebenen innovativen transistorbasierten Stress-Sensors, wird es möglich, ein Gradienten-kompensiertes, und im besten Falle ein nahezu Gradienten-freies, Ausgangssignal zu erhalten. Dabei können insbesondere Gradienten erster Ordnung kompensiert werden. Hierzu zählen unter anderem thermische Gradienten, mechanische Stress-Gradienten, Layout-Gradienten sowie Alterungseffekte.
  • In anderen Worten schafft das hierin beschriebene innovative Konzept einen MOS-Transistor basierten Stress-Sensor, der ausgestaltet ist, um insbesondere thermischen Stress erster Ordnung (inhomogenen Stress) und Layout-bedingte Gradienten zu kompensieren. Im Folgenden soll der transistorbasierte Stress-Sensor unter Bezugnahme auf die Figuren strukturell näher beschrieben werden.
  • 3 zeigt eine schematische Ansicht eines transistorbasierten Stress-Sensors 10 gemäß dem hierin beschriebenen innovativen Konzept. Der transistorbasierte Stress-Sensor 10 weist ein Halbleitersubstrat 20 mit einer ersten MOS-Transistor-Anordnung 11 und einer zweiten MOS-Transistor-Anordnung 12 auf.
  • Die erste MOS-Transistor-Anordnung 11 weist einen ersten MOS-Transistor 1 auf. Der erste MOS-Transistor 1 weist ein Source-Gebiet 21 und ein Drain-Gebiet 22 auf. Zwischen dem Source-Gebiet 21 und dem Drain-Gebiet 22 befindet sich ein Gate-Gebiet 23. Sofern ein Strom an dem ersten MOS-Transistor 1 angelegt wird, fließt dieser von dem Source-Gebiet 21 zu dem Drain-Gebiet 22, sodass sich eine erste Stromflussrichtung 24 einstellt. Der Bereich zwischen dem Source-Gebiet 21 und dem Drain-Gebiet 22, in dem der Strom in ebendiese Stromflussrichtung 24 fließt, kann hierin auch als Source-Drain-Kanalgebiet bezeichnet werden. Im vorliegenden Fall des ersten MOS-Transistors 1 kann es sich dementsprechend um ein erstes Source-Drain-Kanalgebiet 23 handeln.
  • Die erste MOS-Transistor-Anordnung 11 weist außerdem einen zweiten MOS-Transistor 2 auf. Der zweite MOS-Transistor 2 weist, ebenso wie der zuvor beschriebene erste MOS-Transistor 1, ein Source-Gebiet 31 und ein Drain-Gebiet 32 auf. Zwischen dem Source-Gebiet 31 und dem Drain-Gebiet 32 befindet sich ein zweites Source-Drain-Kanalgebiet 33. Sofern ein Strom an dem zweiten MOS-Transistor 2 angelegt wird, fließt dieser von dem Source-Gebiet 31 zu dem Drain-Gebiet 32, sodass sich eine zweite Stromflussrichtung 34 in dem zweiten Source-Drain-Kanalgebiet 33 einstellt.
  • Gemäß dem hierin beschriebenen innovativen Konzept sind der erste MOS-Transistor 1 und der zweite MOS-Transistor 2 so zueinander ausgerichtet bzw. derart auf dem Halbleitersubstrat 20 angeordnet bzw. positioniert, dass die erste Stromflussrichtung 24 im ersten Source-Drain-Kanalgebiet 23 des ersten MOS-Transistors 1 entgegengesetzt zu der zweiten Stromflussrichtung 34 im zweiten Source-Drain-Kanalgebiet 33 des zweiten MOS-Transistors 2 ist. Das heißt, der erste MOS-Transistor 1 ist gegenüber dem zweiten MOS-Transistor 2 um 180° in der Substratebene gedreht.
  • Die zweite MOS-Transistor-Anordnung 12 weist einen dritten MOS-Transistor 3 mit einem dritten Source-Drain-Kanalgebiet 43 und einen vierten MOS-Transistor 4 mit einem vierten Source-Drain-Kanalgebiet 53 auf.
  • Das heißt, der dritte MOS-Transistor 3 weist ein Source-Gebiet 41 und ein Drain-Gebiet 42 auf. Zwischen dem Source-Gebiet 41 und dem Drain-Gebiet 42 befindet sich das zuvor erwähnte dritte Source-Drain-Kanalgebiet 43. Sofern ein Strom an dem dritten MOS-Transistor 3 angelegt wird, fließt dieser von dem Source-Gebiet 41 zu dem Drain-Gebiet 42, sodass sich die in der Figur gezeigte dritte Stromflussrichtung 44 in dem dritten Source-Drain-Kanalgebiet 43 einstellt.
  • Der vierte MOS-Transistor 4 weist, ebenso wie die zuvor beschriebenen MOS-Transistoren 1, 2, 3, ein Source-Gebiet 51 und ein Drain-Gebiet 52 auf. Zwischen dem Source-Gebiet 51 und dem Drain-Gebiet 52 befindet sich das zuvor erwähnte vierte Source-Drain-Kanalgebiet 53. Sofern ein Strom an dem vierten MOS-Transistor 4 angelegt wird, fließt dieser von dem Source-Gebiet 51 zu dem Drain-Gebiet 52, sodass sich die in der Figur gezeigte vierte Stromflussrichtung 54 in dem vierten Source-Drain-Kanalgebiet 53 einstellt.
  • Gemäß dem hierin beschriebenen innovativen Konzept sind der dritte MOS-Transistor 3 und der vierte MOS-Transistor 4 so zueinander ausgerichtet bzw. derart auf dem Halbleitersubstrat 20 angeordnet bzw. positioniert, dass die dritte Stromflussrichtung 44 im dritten Source-Drain-Kanalgebiet 43 des dritten MOS-Transistors 3 entgegengesetzt zu der vierten Stromflussrichtung 54 im vierten Source-Drain-Kanalgebiet 53 des vierten MOS-Transistors 4 ist. Das heißt, der dritte MOS-Transistor 3 ist gegenüber dem vierten MOS-Transistor 4 um 180° in der Substratebene gedreht.
  • Diese Anordnung der einzelnen Transistoren 1, 2, 3, 4 relativ zueinander bewirkt, dass der transistorbasierte Stress-Sensor 10 ein Gradienten-kompensiertes Ausgangssignal liefert. Dieses Gradienten-kompensierte Ausgangssignal kann zur Bestimmung einer auf das Halbleitersubstrat 20 wirkenden mechanischen Stresskomponente genutzt werden. Dies kann in einer dafür vorgesehenen Auswerteschaltung erfolgen, was später näher erläutert wird.
  • Wie eingangs bereits erläutert wurde, können Gradienten, die von unterschiedlichen Quellen herrühren können, auf das Halbleitersubstrat wirken. Diese Gradienten führen zu mechanischem Stress, der von den einzelnen Transistoren 1, 2, 3, 4 gemessen werden kann. Da dieser Gradienten-basierte mechanische Stress bei der eigentlichen StressMessung jedoch nicht von Interesse ist, kann ein solcher Gradienten-basierter Stress zu einer fehlerhaften bzw. ungenauen Messung führen.
  • Mit der hierin beschriebenen Anordnung der einzelnen Transistoren 1, 2, 3, 4 zueinander kann ein solcher Gradienten-basierter Stress jedoch kompensiert werden. Wie zuvor beschrieben wurde, sind die einzelnen MOS-Transistoren 1, 2, 3, 4 innerhalb einer MOS-Transistor-Anordnung 11, 12 entgegengesetzt zueinander angeordnet, d.h. jeweils um 180° in der Substratebene zueinander gedreht. Dadurch geht der Gradienten-basierte mechanische Stress in den einen Transistor mit positivem Vorzeichen ein, während ebendieser Gradienten-basierte mechanische Stress in den (jeweils um 180° gedrehten) anderen Transistor mit gleichem Betrag aber negativem Vorzeichen eingeht. Wenn man sich also beispielsweise den ersten MOS-Transistor 1 und den zweiten MOS-Transistor 2 der ersten MOS-Transistor-Anordnung 11 ansieht, dann misst der ersten MOS-Transistor 1 einen Gradienten-basierten mechanischen Stress mit einem ersten Vorzeichen (z.B. positives Vorzeichen), und der zweite MOS-Transistor 2 misst ebendiesen Gradienten-basierten mechanischen Stress mit gleichem Betrag aber mit einem zum ersten Vorzeichen komplementären zweiten Vorzeichen (z.B. negatives Vorzeichen). Dadurch wird der unerwünschte Gradienten-basierte mechanische Stress sozusagen intrinsisch kompensiert.
  • Dasselbe gilt natürlich auch entsprechend für den dritten und vierten Transistor 3, 4 in der zweiten MOS-Transistor-Anordnung 12.
  • Der transistorbasierte Stress-Sensor 10 weist bezüglich der relativen Anordnung der einzelnen Transistoren 1, 2, 3, 4 zueinander noch eine weitere Besonderheit auf. Und zwar sind die einzelnen Transistoren 1, 2, 3, 4 in der Substratebene in einem bestimmten Winkel zueinander auf dem Halbleitersubstrat 20 angeordnet. Zur Verdeutlichung sind rechts unten in 3 nochmals die zuvor beschriebenen Miller'schen Indizes abgebildet.
  • Die Transistoren 1, 2 der ersten MOS-Transistor-Anordnung 11 sind in der Substratebene jeweils in einem ersten Winkel von ϕ1 = - 45° angeordnet. Die Transistoren 3, 4 der zweiten MOS-Transistor-Anordnung 12 sind in der Substratebene jeweils in einem zweiten Winkel von ϕ2 = + 45° angeordnet.
  • Diese Winkelangaben beziehen sich wiederum auf die Primary-Flat Ebene, genauer gesagt auf eine Normale zur Primary-Flat Ebene. In diesem Beispiel beziehen sich die Winkelangaben auf die negative y-Achse in [110]-Richtung.
  • Die Ausrichtung der Transistoren 1, 2, 3, 4 lässt sich am besten mittels ihrer jeweiligen Stromflussrichtung 24, 34, 44, 54 beschreiben. So ist beispielsweise der erste Transistor 1 in der Substratebene derart angeordnet, dass dessen Stromflussrichtung 24 im ersten Source-Drain-Kanalgebiet 23 in einem ersten Winkel (ϕ1 = - 45°) zu einer Normalen der Primary-Flat-Ebene des Halbleitersubstrats 20 verläuft. Selbiges gilt entsprechend für den um 180° gedrehten zweiten Transistor 2, wobei hier als Referenz die positive y-Achse dienen kann, d.h. die Achse in [110] Richtung. Somit kann man also auch sagen, dass die erste Transistoranordnung 11 derart in der Substratebene angeordnet ist, dass die jeweiligen Stromflussrichtungen 24, 34 der zugehörigen Transistoren 1, 2 in einem ersten Winkel (ϕ1 = - 45°) zu einer Normalen der Primary-Flat-Ebene des Halbleitersubstrats 20 verlaufen.
  • Der dritte Transistor 3 ist in der Substratebene derart angeordnet, dass dessen Stromflussrichtung 44 im dritten Source-Drain-Kanalgebiet 43 in einem zweiten Winkel (ϕ2 = + 45°) zu der Normalen der Primary-Flat-Ebene des Halbleitersubstrats 20 verläuft. Selbiges gilt entsprechend für den um 180° gedrehten vierten Transistor 4, wobei hier als Referenz wiederum die positive y-Achse dienen kann, d.h. die Achse in [110] Richtung. Somit kann man also auch sagen, dass die zweite Transistoranordnung 12 derart in der Substratebene angeordnet ist, dass die jeweiligen Stromflussrichtungen 44, 54 der zugehörigen Transistoren 3, 4 in einem zweiten Winkel (ϕ2 = + 45°) zu einer Normalen der Primary-Flat-Ebene des Halbleitersubstrats 20 verlaufen.
  • In Kombination mit den zuvor beschriebenen Ausrichtungen der einzelnen Transistoren 1, 2, 3, 4 zueinander stehen somit der erste Winkel ϕ1 und der zweite Winkel ϕ2 senkrecht aufeinander.
  • Der in 3 abgebildete transistorbasierte Stress-Sensor 10 kann, aufgrund der zuvor beschriebenen Anordnung der einzelnen Transistoren 1, 2, 3, 4 zueinander, insbesondere dafür ausgelegt sein, um eine auf das Halbleitersubstrat 20 einwirkende mechanische Schubspannungs-Stresskomponente σXY, σYZ σXZ zu bestimmen.
  • Vorzugsweise können hierbei der erste und zweite MOS-Transistor 1, 2 der ersten MOS-Transistor-Anordnung 11 sowie der dritte und vierte MOS-Transistor 3, 4 der zweiten MOS-Transistor-Anordnung 12 jeweils vom n-Kanal-Typ sein. Sollte eine MOS-Transistor-Anordnung 11, 12 mehr als die, hier rein exemplarisch abgebildeten, jeweils zwei einzelnen Transistoren 1, 2, 3, 4 aufweisen, so können alle dieser einzelnen Transistoren vom n-Kanal-Typ sein.
  • 4 zeigt eine alternative Ausführungsform eines transistorbasierten Stress-Sensors 10 gemäß dem hierin beschriebenen innovativen Konzept. Der Aufbau ist im Wesentlichen identisch zu dem zuvor, unter Bezugnahme auf 3 beschriebenen, transistorbasierten Stress-Sensor 10, weshalb all das oben gesagte auch für den in 4 gezeigten Stress-Sensor 10 entsprechend gilt.
  • Ein Unterschied besteht jedoch in der Anordnung der Transistoren 1, 2, 3, 4 in der Substratebene bezogen auf die Primary-Flat Ebene. Bei dem in 4 gezeigten Stress-Sensor 10 sind die Transistoren 1, 2 der ersten MOS-Transistor-Anordnung 11 in der Substratebene jeweils in einem ersten Winkel von ϕ1 = 90° angeordnet. Die Transistoren 3, 4 der zweiten MOS-Transistor-Anordnung 12 sind in der Substratebene jeweils in einem zweiten Winkel von ϕ2 = 0° angeordnet.
  • Diese Winkelangaben beziehen sich auch hier wiederum auf die Primary-Flat Ebene, genauer gesagt auf eine Normale zur Primary-Flat Ebene. In diesem Beispiel beziehen sich die Winkelangaben erneut auf die negative y-Achse in [110]-Richtung.
  • Der in 4 abgebildete transistorbasierte Stress-Sensor 10 kann, aufgrund der zuvor beschriebenen Anordnung der einzelnen Transistoren 1, 2, 3, 4 zueinander, insbesondere dafür ausgelegt sein, um eine auf das Halbleitersubstrat 20 einwirkende mechanische Differenz-Stresskomponente σXX - σYY zu bestimmen.
  • Vorzugsweise können hierbei der erste und zweite MOS-Transistor 1, 2 der ersten MOS-Transistor-Anordnung 11 sowie der dritte und vierte MOS-Transistor 3, 4 der zweiten MOS-Transistor-Anordnung 12 jeweils vom p-Kanal-Typ sein. Sollte eine MOS-Transistor-Anordnung 11, 12 mehr als die, hier rein exemplarisch abgebildeten, jeweils zwei einzelnen Transistoren 1, 2, 3, 4 aufweisen, so können alle dieser einzelnen Transistoren vom p-Kanal-Typ sein.
  • Zusammenfassend kann also festgehalten werden, dass der in 3 abgebildete transistorbasierte Stress-Sensor 10 insbesondere dazu ausgestaltet sein kann, um eine auf das Halbleitersubstrat 20 einwirkende mechanische Schubspannungs-Stresskomponente σXY, σYZ, σXZ zu bestimmen. Dies resultiert aus der Anordnung der einzelnen Transistoren 1, 2, 3, 4 in einem Winkel von +/- 45°. Der in 4 abgebildete transistorbasierte Stress-Sensor 10 hingegen kann insbesondere dazu ausgestaltet sein, um eine auf das Halbleitersubstrat 20 einwirkende mechanische Differenz-Stresskomponente σXX - σYY zu bestimmen. Dies resultiert aus der Anordnung der einzelnen Transistoren 1, 2, 3, 4 in einem Winkel von 0° bzw. 90°.
  • In beiden Fällen kann der transistorbasierte Stress-Sensor 10 ein Gradienten-kompensiertes Ausgangssignal liefern, was wiederum darauf zurückzuführe ist, dass die Stromflussrichtungen der jeweiligen einzelnen Transistoren 1, 2, 3, 4 der jeweiligen MOS-Transistor-Anordnung 11, 12 jeweils entgegengesetzt zueinander gerichtet sind, was zu einer intrinsischen Kompensation des jeweiligen Gradienten-basierten Stresseintrags führt.
  • Strukturell gesehen kann also sowohl in dem in 3 als auch in dem in 4 gezeigten Ausführungsbeispiel die erste MOS-Transistor-Anordnung 11 um 90° zur zweiten MOS-Transistor-Anordnung 12 versetzt angeordnet sein. Die einzelnen Transistoren 1, 2, 3, 4 können dabei derart zueinander ausgerichtet sein, dass jeder Transistor zu seinem jeweiligen direkten Nachbarn (sowohl im Uhrzeigersinn als auch gegen den Uhrzeigersinn) um 90° versetzt ist. Auch dies ist wiederum bezogen auf die Stromflussrichtungen 24, 34, 44, 54 im jeweiligen Source-Drain-Kanalgebiet 23, 33, 43, 53 des jeweiligen Transistor 1, 2, 3, 4.
  • 5 zeigt ein weiteres Beispiel eines transistorbasierten Stress-Sensors 10. Wie hier gezeigt ist, können die jeweiligen Drain-Gebiete 22, 32, 42, 52 und die jeweiligen Source-Gebiete 21, 31, 41, 51 der einzelnen Transistoren 1, 2, 3, 4, im Vergleich zu den zuvor unter Bezugnahme auf die 3 und 4 beschriebenen Ausführungsbeispiele, auch umgekehrt, d.h. um 180° gedreht angeordnet sein. Somit ergibt sich eine, im Vergleich zu den 3 und 4, entgegengesetzt gerichtete Stromflussrichtung. Das oben beschriebene Funktionsprinzip des transistorbasierten Stress-Sensors 10 bleibt jedoch gleich.
  • Wie hier in 5 zu sehen ist, können die Drain-Gebiete 22, 32 der Transistoren 1, 2 der ersten MOS-Transistor-Anordnung 11 miteinander verschaltet sein. Ebenso können die Drain-Gebiete 42, 52 der Transistoren 3, 4 der zweiten MOS-Transistor-Anordnung 12 miteinander verschaltet sein. Die Source-Gebiete 21, 31, 41, 51 aller Transistoren 1, 2, 3, 4 können auf einem gemeinsamen Potential liegen.
  • 6 zeigt ein Schaltbild eines transistorbasierten Stress-Sensors 10, wie er zuvor unter Bezugnahme auf 3 beschrieben wurde, jedoch in einer denkbaren alternativen Notation bezüglich den Miller'schen Indizes in der Substratebene. In der abgebildeten Schaltung sind die einzelnen Transistoren 1, 2, 3, 4 sowie deren jeweilige Drain-Gebiete (drain1, drain2, drain3, drain4) eingezeichnet. Somit ergibt sich eine entsprechende Stromflussrichtung vom jeweiligen Source-Gebiet zum jeweiligen Drain-Gebiet des entsprechenden Transistors 1, 2, 3, 4. Auch in dieser Schaltung ist zu erkennen, dass die entsprechenden Stromflussrichtungen des ersten und zweiten Transistors 1, 2 jeweils entgegengesetzt gerichtet sind, und dass die Stromflussrichtungen des dritten und vierten Transistors 3, 4 ebenfalls jeweils entgegengesetzt gerichtet sind.
  • In diesem Beispiel können der zweite Transistor 2 um einen Winkel von - 45° und der dritte Transistor 3 um einen Winkel von + 45° gegenüber einer Normalen der Primary-Flat Ebene (z.B. negative y-Achse) gedreht sein. Dementsprechend wäre dann der gegenüber dem zweiten Transistor 2 um 180° gedrehte erste Transistor 1 um einen Winkel von -45° + 180° = + 135° gegenüber der Normalen der Primary-Flat Ebene (z.B. negative y-Achse) gedreht, und der um 180° gegenüber dem dritten Transistor 3 gedrehte vierte Transistor 4 wäre um einen Winkel von + 45° + 180° = + 225° gegenüber der Normalen der Primary-Flat Ebene (z.B. negative y-Achse) gedreht.
  • Diese Notation wäre also ebenfalls denkbar. Bleibt man jedoch bei der in 3 verwendeten Notation, so kann man sagen, dass der erste Transistor 1 um - 45° und der zweite Transistor 2 um - 45° (+ 180°) gegenüber der Normalen der Primary-Flat Ebene (z.B. negative y-Achse) gedreht ist, und dass der dritte Transistor 3 um + 45° und der vierte Transistor 4 um + 45° (+ 180°) gegenüber der Normalen der Primary-Flat Ebene (z.B. negative y-Achse) gedreht ist. Man kann demnach also sagen, dass die erste MOS-Transistor-Anordnung 11 um einen ersten Winkel ϕ1 = +45° gegenüber der Normalen der Primary-Flat Ebene (z.B. negative y-Achse) gedreht ist, und dass die zweite MOS-Transistor-Anordnung 12 um einen zweiten Winkel ϕ2 = - 45° gegenüber der Normalen der Primary-Flat Ebene (z.B. negative y-Achse) gedreht ist.
  • Im Endeffekt erhält man also das Ersatzschaltbild für einen in 3 gezeigten transistorbasierten Stress-Sensor 10, der aufgrund der Anordnung der einzelnen Transistoren 1, 2, 3, 4 zueinander insbesondere dafür ausgestaltet ist, um eine auf das Halbleitersubstrat 20 einwirkende mechanische Schubspannungs-Stresskomponente σXY, σYZ, σXZ zu bestimmen.
  • 7 zeigt ein vereinfachtes Ersatzschaltbild eines derartigen transistorbasierten Stress-Sensors 10 gemäß 6. Hier sind, anstatt der einzelnen Transistoren 1, 2, 3, 4, lediglich die beiden MOS-Transistor-Anordnungen 11, 12 eingezeichnet.
  • Die abgebildete erste MOS-Transistor-Anordnung 11 weist den ersten und zweiten Transistor 1, 2 auf, die jeweils um - 45° (bzw. - 45° + 180°) gedreht sind. Die erste MOS-Transistor-Anordnung 11 ist daher hier lediglich mit - 45° angegeben. Die abgebildete zweite MOS-Transistor-Anordnung 12 weist den dritten und vierten Transistor 3, 4 auf, die jeweils um + 45° (bzw. + 45° + 180°) gedreht sind. Die zweite MOS-Transistor-Anordnung 12 ist daher hier lediglich mit + 45° angegeben.
  • 8 wiederum zeigt ein vereinfachtes Ersatzschaltbild eines transistorbasierten Stress-Sensors 10, wie er zuvor unter Bezugnahme auf 4 beschrieben wurde. Hier ist die erste MOS-Transistor-Anordnung 11 um einen ersten Winkel ϕ1 = 90° gegenüber der Normalen der Primary-Flat Ebene (z.B. negative y-Achse) gedreht, und die zweite MOS-Transistor-Anordnung 12 ist um einen zweiten Winkel ϕ2 = 0° gegenüber der Normalen der Primary-Flat Ebene (z.B. negative y-Achse) gedreht.
  • Der in dem vereinfachten Ersatzschaltbild in 8 gezeigte transistorbasierte Stress-Sensor 10 ist aufgrund der Anordnung der einzelnen Transistoren 1, 2, 3, 4 insbesondere dafür ausgestaltet, um eine auf das Halbleitersubstrat 20 einwirkende mechanische Differenz-Stresskomponente σXX - σYY zu bestimmen.
  • Nachfolgend werden denkbare Ausgestaltungen einzelner Transistoren beschrieben, die in einem transistorbasierten Stress-Sensor 10 gemäß dem hierin beschriebenen innovativen Konzept verwendet werden können. Im Übrigen gilt prinzipiell all das, was hierin am Beispiel einer +/- 45° Konfiguration von MOS-Transistor-Anordnungen beschrieben ist, in gleicher Weise entsprechend auch für MOS-Transistor-Anordnungen mit einer 0° / 90° Konfiguration, und anders herum. Außerdem gilt alles, was hierin am Beispiel von n-MOS-Transistoren beschrieben ist gleichsam auch für p-MOS-Transistoren und anders herum.
  • So zeigt beispielsweise 9A einen transistorbasierten Stress-Sensor 10 mit einer ersten MOS-Transistor-Anordnung 11 und einer zweiten MOS-Transistor-Anordnung 12, wobei die beiden MOS-Transistor-Anordnungen 11, 12 jeweils gesplittete Transistoren 1A, 1B, 2A, 2B, 3A, 3B, 4A, 4B aufweisen.
  • So kann beispielsweise der zuvor beschriebene erste Transistor 1 zweiteilig ausgeführt sein, wobei der erste Transistor 1 einen ersten Transistor-Teil 1A und einen zweiten Transistor-Teil 1B aufweist. Der erste und der zweite Transistor-Teil 1A, 1B können sich hierbei ein Drain-Gebiet teilen, wobei ein zu dem ersten Transistor-Teil 1A zugehöriges Drain-Teilgebiet 52A elektrisch mit einem zu dem zweiten Transistor-Teil 1B zugehörigen Drain-Teilgebiet 52B verbunden sein kann.
  • Das gleiche gilt ebenso für die zuvor beschriebenen zweiten, dritten und vierten Transistoren 2, 3, 4, die ebenfalls zweiteilig ausgeführt sein können. Prinzipiell können alle Drain-Gebiete (bzw. Drain-Teilgebiete) der Transistoren (bzw. Transistor-Teile) der ersten MOS-Transistor-Anordnung 11 untereinander zusammengeschaltet sein. Ebenso können alle Drain-Gebiete (bzw. Drain-Teilgebiete) der Transistoren (bzw. Transistor-Teile) der zweiten MOS-Transistor-Anordnung 12 untereinander zusammengeschaltet sein.
  • 9B zeigt einen transistorbasierten Stress-Sensor 10 mit einer ähnlichen Anordnung der beiden MOS-Transistor-Anordnungen 11, 12. Ein Unterschied besteht jedoch darin, dass die einzelnen Transistoren (bzw. Transistor-Teile) anstatt in einer zuvor beschriebenen 0° / 90° Konfiguration hier in einer +/- 45° Konfiguration angeordnet sind.
  • 10 zeigt ein weiteres denkbares Ausführungsbeispiel eines transistorbasierten Stress-Sensors 10 gemäß dem hierin beschriebenen innovativen Konzept. Hier sind je zwei Transistoren zusammengeschaltet, wobei sie sich ein gemeinsames Drain-Gebiet teilen.
  • So kann beispielsweise die erste MOS-Transistor-Anordnung 11 einen fünften MOS-Transistor 5 aufweisen, der sich mit dem ersten MOS-Transistors 1 ein gemeinsames Drain-Gebiet 22 teilt (siehe ,drain15').
  • Die erste MOS-Transistor-Anordnung 11 kann außerdem einen sechsten MOS-Transistor 6 aufweisen, der sich mit dem zweiten MOS-Transistor 2 ein gemeinsames Drain-Gebiet 32 teilt (siehe ,drain26').
  • Die zweite MOS-Transistor-Anordnung 12 kann einen siebten MOS-Transistor 7 aufweisen, der sich mit dem dritten MOS-Transistors 3 ein gemeinsames Drain-Gebiet 42 teilt (siehe ,drain37').
  • Die zweite MOS-Transistor-Anordnung 12 kann außerdem einen achten MOS-Transistor 8 aufweisen, der sich mit dem vierten MOS-Transistor 4 ein gemeinsames Drain-Gebiet 52 teilt (siehe ,drain48').
  • 11 zeigt ein zugehöriges Schaltbild. Die erste Transistor-Anordnung 11 weist den zuvor beschriebenen ersten, zweiten, fünften und sechsten Transistor 1, 2, 5, 6 auf. Der erste Transistor 1 und der fünfte Transistor 5 teilen sich ein gemeinsames Drain-Gebiet 15. Der zweite Transistor 2 und der sechste Transistor 6 teilen sich ein gemeinsames Drain-Gebiet 26.
  • Die zweite Transistor-Anordnung 12 weist den zuvor beschriebenen dritten, vierten, siebten und achten Transistor 3, 4, 7, 8 auf. Der dritte Transistor 3 und der siebte Transistor 7 teilen sich ein gemeinsames Drain-Gebiet 37. Der vierte Transistor 4 und der achte Transistor 8 teilen sich ein gemeinsames Drain-Gebiet 48.
  • Der vierte und der achte Transistor 4, 8 sind so in der Substratebene angeordnet, dass deren Stromflussrichtung (von Source nach Drain) jeweils in einem Winkel von 90° zu einer Normalen einer Primary-Flat-Ebene des Halbleitersubstrats 20 verläuft. Der dritte und der siebte Transistor 3, 7 sind so in der Substratebene angeordnet, dass deren Stromflussrichtung (von Source nach Drain) jeweils in einem Winkel von 270° zu einer Normalen einer Primary-Flat-Ebene des Halbleitersubstrats 20 verläuft.
  • Der erste und der fünfte Transistor 1, 5 sind so in der Substratebene angeordnet, dass deren Stromflussrichtung (von Source nach Drain) jeweils in einem Winkel von 180° zu einer Normalen einer Primary-Flat-Ebene des Halbleitersubstrats 20 verläuft. Der zweite und der sechste Transistor 2, 6 sind so in der Substratebene angeordnet, dass deren Stromflussrichtung (von Source nach Drain) jeweils in einem Winkel von 0° zu einer Normalen einer Primary-Flat-Ebene des Halbleitersubstrats 20 verläuft.
  • 12 zeigt ein vereinfachtes Ersatzschaltbild von 11. Hier sind wieder lediglich die MOS-Transistor-Anordnungen 11, 12 gezeigt, wobei deren jeweiligen einzelnen Transistoren zusammengefasst sind. Die beiden MOS-Transistor-Anordnungen 11, 12 sind hier in einer 0°/90° Konfiguration angeordnet. Es ist aber ebenso denkbar, dass die beiden MOS-Transistor-Anordnungen 11, 12 in einer +/- 45° Konfiguration angeordnet wären.
  • Neben den bisher diskutierten Ausführungsbeispielen sind auch Kaskodenschaltungen mit mehreren Transistoren denkbar. 13 zeigt ein solches denkbares Ausführungsbeispiel mit einer 0° / 90° Konfiguration, wobei auch hier prinzipiell wieder eine +/- 45° Konfiguration denkbar wäre.
  • 14 zeigt das zugehörige Schaltbild und 15 zeigt das entsprechend vereinfachte Ersatzschaltbild der kaskodierten Schaltung der ersten und zweiten MOS-Transistor-Anordnungen 11, 12 aus 13.
  • Gemäß diesem Ausführungsbeispiel kann die erste MOS-Transistor-Anordnung 11 eine erste Transistor-Kaskodenschaltung N1 aufweisen. Diese erste Transistor-Kaskodenschaltung N1 wiederum kann den ersten Transistor 1 als einen ersten Basis-Transistor sowie einen zusätzlichen ersten Kaskodentransistor 1k (siehe 14) aufweisen. Der erste Transistor 1 (Basis-Transistor) ist mit dem ersten Kaskodentransistor 1k in der ersten Kaskodenschaltung N1 zusammengeschaltet, wobei der erste Transistor 1 und der zusätzliche erste Kaskodentransistor 1k einen gemeinsamen Source-Drain-Anschluss 11k aufweisen. Diese erste Kaskodenschaltung N1 ist in der Substratebene in einem Winkel von 270° zu einer Normalen einer Primary-Flat-Ebene des Halbleitersubstrats 20 angeordnet.
  • Die erste MOS-Transistor-Anordnung 11 kann außerdem eine zweite Transistor-Kaskodenschaltung N2 aufweisen. Diese zweite Transistor-Kaskodenschaltung N2 wiederum kann den zweiten Transistor 2 als einen Basis-Transistor sowie einen zusätzlichen zweiten Kaskodentransistor 2k aufweisen. Der zweite Transistor 2 (Basis-Transistor) ist mit dem zweiten Kaskodentransistor 2k in der zweiten Kaskodenschaltung N2 zusammengeschaltet, wobei der zweite Transistor 2 und der zusätzliche zweite Kaskodentransistor 2k einen gemeinsamen Source-Drain-Anschluss 22k aufweisen. Diese zweite Kaskodenschaltung N2 ist in der Substratebene in einem Winkel von 90° zu der Normalen der Primary-Flat-Ebene des Halbleitersubstrats 20 angeordnet.
  • Die zweite MOS-Transistor-Anordnung 12 wiederum kann eine dritte Transistor-Kaskodenschaltung N3 aufweisen. Diese dritte Transistor-Kaskodenschaltung N3 kann den dritten Transistor 3 als einen Basis-Transistor sowie einen zusätzlichen dritten Kaskodentransistor 3k aufweisen. Der dritte Transistor 3 (Basis-Transistor) ist mit dem dritten Kaskodentransistor 3k in der dritten Kaskodenschaltung N3 zusammengeschaltet, wobei der dritte Transistor 3 und der zusätzliche dritte Kaskodentransistor 3k einen gemeinsamen Source-Drain-Anschluss 33k aufweisen. Diese dritte Kaskodenschaltung N3 ist in der Substratebene in einem Winkel von 180° zu der Normalen der Primary-Flat-Ebene des Halbleitersubstrats 20 angeordnet.
  • Die zweite MOS-Transistor-Anordnung 12 kann außerdem eine vierte Transistor-Kaskodenschaltung N4 aufweisen. Diese vierte Transistor-Kaskodenschaltung N4 wiederum kann den vierten Transistor 4 als einen Basis-Transistor sowie einen zusätzlichen vierten Kaskodentransistor 4k aufweisen. Der vierte Transistor 4 (Basis-Transistor) ist mit dem vierten Kaskodentransistor 4k in der vierten Kaskodenschaltung N4 zusammengeschaltet, wobei der vierte Transistor 4 und der zusätzliche vierte Kaskodentransistor 4k einen gemeinsamen Source-Drain-Anschluss 44k aufweisen. Diese vierte Kaskodenschaltung N4 ist in der Substratebene in einem Winkel von 0° zu der Normalen der Prima-ry-Flat-Ebene des Halbleitersubstrats 20 angeordnet.
  • Die bisher beschriebene Anordnung mit den vier Kaskodenschaltungen N1 bis N4 kann eine abgeschlossene Ausführungsform des transistorbasierten Stress-Sensors 10 bilden.
  • Das in 13 abgebildete Ausführungsbeispiel kann optional noch weitere Kaskodenschaltungen N5 bis N8 aufweisen.
  • Beispielsweise kann die erste MOS-Transistor-Anordnung 11 optional zusätzlich eine fünfte Transistor-Kaskodenschaltung N5 aufweisen. Diese fünfte Transistor-Kaskodenschaltung N5 wiederum kann einen fünften Transistor 5 als einen Basis-Transistor sowie einen zusätzlichen fünften Kaskodentransistor 5k (siehe 14) aufweisen. Der fünfte Transistor 5 (Basis-Transistor) ist mit dem fünften Kaskodentransistor 5k in der fünften Kaskodenschaltung N5 zusammengeschaltet, wobei der fünfte Transistor 5 und der zusätzliche fünfte Kaskodentransistor 5k einen gemeinsamen Source-Drain-Anschluss 55k aufweisen. Diese fünfte Kaskodenschaltung N5 ist in der Substratebene in einem Winkel von 270° zu einer Normalen einer Primary-Flat-Ebene des Halbleitersubstrats 20 angeordnet.
  • Die erste MOS-Transistor-Anordnung 11 kann optional zusätzlich eine sechste Transistor-Kaskodenschaltung N6 aufweisen. Diese sechste Transistor-Kaskodenschaltung N6 wiederum kann einen sechsten Transistor 6 als einen Basis-Transistor sowie einen zusätzlichen sechsten Kaskodentransistor 6k (siehe 14) aufweisen. Der sechste Transistor 6 (Basis-Transistor) ist mit dem sechsten Kaskodentransistor 6k in der sechsten Kaskodenschaltung N6 zusammengeschaltet, wobei der sechste Transistor 6 und der zusätzliche sechste Kaskodentransistor 6k einen gemeinsamen Source-Drain-Anschluss 66k aufweisen. Diese sechste Kaskodenschaltung N6 ist in der Substratebene in einem Winkel von 90° zu der Normalen der Primary-Flat-Ebene des Halbleitersubstrats 20 angeordnet.
  • Die zweite MOS-Transistor-Anordnung 12 kann optional zusätzlich eine siebte Transistor-Kaskodenschaltung N7 aufweisen. Diese siebte Transistor-Kaskodenschaltung N7 wiederum kann einen siebten Transistor 7 als einen Basis-Transistor sowie einen zusätzlichen siebten Kaskodentransistor 7k (siehe 14) aufweisen. Der siebte Transistor 7 (Basis-Transistor) ist mit dem siebten Kaskodentransistor 7k in der siebten Kaskodenschaltung N7 zusammengeschaltet, wobei der siebte Transistor 7 und der zusätzliche siebte Kaskodentransistor 7k einen gemeinsamen Source-Drain-Anschluss 77k aufweisen. Diese siebte Kaskodenschaltung N7 ist in der Substratebene in einem Winkel von 0° zu der Normalen der Primary-Flat-Ebene des Halbleitersubstrats 20 angeordnet.
  • Die zweite MOS-Transistor-Anordnung 12 kann außerdem optional zusätzlich eine achte Transistor-Kaskodenschaltung N8 aufweisen. Diese achte Transistor-Kaskodenschaltung N8 wiederum kann einen achten Transistor 8 als einen Basis-Transistor sowie einen zusätzlichen achten Kaskodentransistor 8k (siehe 14) aufweisen. Der achte Transistor 8 (Basis-Transistor) ist mit dem achten Kaskodentransistor 8k in der achten Kaskodenschaltung N8 zusammengeschaltet, wobei der achte Transistor 8 und der zusätzliche achte Kaskodentransistor 8k einen gemeinsamen Source-Drain-Anschluss 88k aufweisen.
  • Diese achte Kaskodenschaltung N8 ist in der Substratebene in einem Winkel von 180° zu der Normalen der Primary-Flat-Ebene des Halbleitersubstrats 20 angeordnet.
  • In der ersten MOS-Transistor-Anordnung 11 können sich die erste Kaskodenschaltung N1 und die fünfte Kaskodenschaltung N5 einen gemeinsamen Drain-Anschluss teilen (siehe ,drain 15'). Alternativ oder zusätzlich können sich in der ersten MOS-Transistor-Anordnung 11 die zweite Kaskodenschaltung N2 und die sechste Kaskodenschaltung N6 einen gemeinsamen Drain-Anschluss teilen (siehe ,drain26').
  • In der zweiten MOS-Transistor-Anordnung 12 können sich die dritte Kaskodenschaltung N3 und die achte Kaskodenschaltung N8 einen gemeinsamen Drain-Anschluss teilen (siehe ,drain38'). Alternativ oder zusätzlich können sich in der zweiten MOS-Transistor-Anordnung 12 die vierte Kaskodenschaltung N4 und die siebte Kaskodenschaltung N7 einen gemeinsamen Drain-Anschluss teilen (siehe ,drain47').
  • In der ersten MOS-Transistor-Anordnung 11 können die erste und die fünfte Kaskodenschaltung N1, N5 jeweils in dieselbe Richtung (bezüglich ihrer Stromflussrichtung I15) ausgerichtet sein. Außerdem können die zweite und die sechste Kaskodenschaltung N2, N6 jeweils in dieselbe Richtung (bezüglich ihrer Stromflussrichtung I26) ausgerichtet sein. Die Stromflussrichtung 115 der ersten und fünften Kaskodenschaltungen N1, N5 kann jedoch der Stromflussrichtung I26 der zweiten und sechsten Kaskodenschaltungen N2, N6 entgegengesetzt gerichtet sein.
  • In der zweiten MOS-Transistor-Anordnung 12 können die dritte und die achte Kaskodenschaltung N3, N8 jeweils in dieselbe Richtung (bezüglich ihrer Stromflussrichtung I38) ausgerichtet sein. Außerdem können die vierte und die siebte Kaskodenschaltung N4, N7 jeweils in dieselbe Richtung (bezüglich ihrer Stromflussrichtung I47) ausgerichtet sein. Die Stromflussrichtung I38 der dritten und achten Kaskodenschaltungen N3, N8 kann jedoch der Stromflussrichtung I47 der vierten und siebten Kaskodenschaltungen N4, N7 entgegengesetzt gerichtet sein.
  • Die Stromflussrichtungen I38, I47 der ersten MOS-Transistor-Anordnung 11 sind jeweils senkrecht zu den Stromflussrichtungen I15, I26 der zweiten MOS-Transistor-Anordnungen 12.
  • 15 zeigt ein vereinfachtes Ersatzschaltbild, wobei alle Basistransistoren mit dem Großbuchstaben „B” bezeichnet sind, und wobei alle zusätzlichen Kaskodentransistoren mit dem Großbuchstaben „K” bezeichnet sind. Die jeweils gemeinsamen Source-Drain-Gebiete sind mit den Großbuchstaben „SD” bezeichnet.
  • 16 zeigt ein weiteres Ausführungsbeispiel eines transistorbasierten Stress-Sensors 10, bei dem die erste und zweite MOS-Transistor Anordnung 11, 12 jeweils eine Kaskodenschaltung mit mehreren Transistoren aufweist. So ist beispielsweise der erste Transistor 1 mit einer Vielzahl von Kaskodentransistoren 1k zusammengeschaltet, wobei die Drain-Anschlüsse der jeweiligen Transistoren 1,1k miteinander verbunden sind. Ebenso kann der zweite Transistor 2 mit einer Vielzahl von Kaskodentransistoren 2k zusammengeschaltet sein, wobei ebenfalls die Drain-Anschlüsse der jeweiligen Transistoren 2, 2k miteinander verbunden sind.
  • Dasselbe gilt für die zweite MOS-Transistor-Anordnung 12. Hier kann beispielsweise der dritte Transistor 3 mit einer Vielzahl von Kaskodentransistoren 3k zusammengeschaltet sein, wobei die Drain-Anschlüsse der jeweiligen Transistoren 3, 3k miteinander verbunden sind. Ebenso kann der vierte Transistor 4 mit einer Vielzahl von Kaskodentransistoren 4k zusammengeschaltet sein, wobei die Drain-Anschlüsse der jeweiligen Transistoren 4, 4k miteinander verbunden sind.
  • Im Vergleich zu der in 13 gezeigten Kaskodenschaltung, in der sich die einzelnen Transistoren ein gemeinsames Drain-Gebiet geteilt haben, liegen in der in 16 gezeigten Kaskodenschaltung mehrere Instanzen von einzelnen Drain-Anschlüssen vor, die jedoch untereinander verschaltet sein können.
  • Das in 16 abgebildete Beispiel zeigt eine 0° / 90° Konfiguration. Es ist aber ebenso denkbar, dass die beiden MOS-Transistor-Anordnungen 11, 12 in einer + / - 45° Konfiguration angeordnet sein können.
  • Wie eingangs bereits erwähnt wurde, liefert der transistorbasierte Stress-Sensor 10 ein Gradienten-kompensiertes Ausgangssignal, das zur Bestimmung einer auf das Halbleitersubstrat 20 wirkenden mechanischen Stresskomponente dient. Die 17 bis 23 zeigen denkbare Ausführungsformen von Auswerteschaltungen 110, die ausgestaltet sind, um basierend auf dem Ausgangssignal des jeweiligen Stress-Sensors 10 die entsprechende mechanische Stresskomponente zu bestimmen.
  • Gemäß diesen nicht-limitierenden Ausführungsbeispielen können die Auswerteschaltungen 110 ausgestaltet sein, um das Gradienten-kompensierte Ausgangssignal 111 des transistorbasierten Stress-Sensors 10 mit einem Referenzsignal 112 zu vergleichen, wobei eine Abweichung gegenüber dem Referenzsignal 112 ein Maß für die zu bestimmende mechanische Stresskomponente definiert.
  • Der Betrag des Referenzsignals 112 kann im Wesentlichen dem Betrag des Eingangssignals 114 des transistorbasierten Stress-Sensors 10 entsprechen. Das heißt, das Eingangssignal 114 und das Referenzsignal, gegenüber dem das Ausgangssignal 111 des Stress-Sensors 110 abgeglichen wird, können gleich groß sein.
  • Gemäß einem ersten denkbaren Ausführungsbeispiel können die Auswerteschaltungen 110 ausgestaltet sein, um den Betrag der Abweichung basierend auf einem Differenzwert zwischen dem Gradienten-kompensierten Ausgangssignal 111 und dem Referenzsignal 112 zu ermitteln.
  • Gemäß einem zweiten denkbaren Ausführungsbeispiel können die Auswerteschaltungen 110 ausgestaltet sein, um den Betrag der Abweichung basierend auf einem faktoriellen Verhältnis zwischen dem Gradienten-kompensierten Ausgangssignal 111 und dem Referenzsignal 112 zu ermitteln.
  • 17 zeigt ein erstes Ausführungsbeispiel einer Auswerteschaltung 110 für einen transistorbasierten Stress-Sensor 10 in einer + / - 45° Konfiguration. Wie bereits erwähnt wurde, ist die Anordnung der ersten MOS-Transistor-Anordnung 11 sowie der zweiten MOS-Transistor-Anordnung 12 in der Substratebene in einem Winkel von + / - 45° insbesondere dazu geeignet, um eine mechanische Schubspannungs-Stresskomponente σXY, σYZ, σXZ zu bestimmen. Hierfür sind insbesondere Transistoren vom n-Kanal-Typ bevorzugt einsetzbar.
  • Ein Eingangssignal 114 mit einer im Wesentlichen konstanten Bias-Spannung wird in den transistorbasierten Stress-Sensor 10 geführt. Das Ausgangssignal 111 des transistorbasierten Stress-Sensors 10 kann mit einem Referenzsignal 112 verglichen werden. In diesem Beispiel weist das Referenzsignal 112 eine konstante Spannung von 1V auf. Die Konstant-Spannung in diesem Schaltkreis 110 kann an eine Spannung angepasst werden, die eine klar definierte Temperaturabhängigkeit aufweist, wenn sie mittels Bandgap Prinzipien ermittelt wird. Dies ermöglicht einen geänderten, aber klar definierten Temperaturkoeffizienten der gemessenen Stress-Spannung (Ausgangssignal 111), was beispielsweise für vereinfachte Stress-Kompensations-Schaltungen, Berechnungen oder Algorithmen eingesetzt werden kann.
  • Außerdem kann der Betrag des Referenzsignals 112 im Wesentlichen gleich groß sein wie der Betrag des Eingangssignals 114, das in den transistorbasierten Stress-Sensor 10 geführt wird. Die Abweichung des Ausgangssignals 111 gegenüber dem Referenzsignal 112 beträgt in diesem Beispiel +/- 155 mV. Diese Abweichung entspricht einem Maß (Richtung und/oder Betrag) der mechanischen Stress-Komponente, die auf das Halbleitersubstrat 20 wirkt.
  • Gemäß diesem Ausführungsbeispiel kann die Auswerteschaltung 110 also ausgestaltet sein, um den Betrag der Abweichung basierend auf einem Differenzwert (z.B. +/- 155 mV) zwischen dem Gradienten-kompensierten Ausgangssignal 111 und dem Referenzsignal 112 zu ermitteln.
  • Es ist aber ebenso denkbar, dass die Auswerteschaltung 110 den Betrag der Abweichung basierend auf einem faktoriellen Verhältnis zwischen dem Gradienten-kompensierten Ausgangssignal 111 und dem Referenzsignal 112 ermittelt.
  • 18 zeigt ein weiteres Ausführungsbeispiel einer Auswerteschaltung 110 für einen transistorbasierten Stress-Sensor 10 in einer + / - 45° Konfiguration, insbesondere zur Bestimmung einer mechanischen Schubspannungs-Stresskomponente σXY, σYZ, σXZ. Hierfür sind insbesondere Transistoren vom n-Kanal-Typ bevorzugt einsetzbar.
  • Ein Eingangssignal 114 mit einem im Wesentlichen konstanten Strom wird in den transistorbasierten Stress-Sensor 10 geführt. Das Ausgangssignal 111 des transistorbasierten Stress-Sensors 10 kann mit einem Referenzsignal 112 verglichen werden. In diesem Beispiel weist das Referenzsignal 112 einen konstanten Strom auf. Ein Konstant-Strom zur Verwendung als Eingangssignal 114 bzw. Referenzsignal ist gegenüber einer Spannung (17) besser geeignet, da mittels Konstant-Strom ein Temperaturkoeffizient besser ausgeregelt werden kann, um beispielsweise Stressmessungen und höhere Skalierungen zu ermöglichen.
  • Der Betrag des Referenzsignals 112 kann im Wesentlichen gleich groß sein wie der Betrag des Eingangssignals 114, das in den transistorbasierten Stress-Sensor 10 geführt wird. Die Abweichung des Ausgangssignals 111 gegenüber dem Referenzsignal 112 beträgt in diesem Beispiel +/- 15,5 %. Diese Abweichung entspricht einem Maß (Richtung und/oder Betrag) der mechanischen Stress-Komponente, die auf das Halbleitersubstrat 20 wirkt.
  • Sowohl das Ausgangssignal 111 des Stress-Sensors 10 als auch das Referenzsignal 112 können in einen Analog-Digital-Wandler (ADC: Analog Digital Converter) 113 geführt werden. Der ADC 113 kann ausgestaltet sein, um das Ausgangssignal 111 mit dem Referenzsignal 112 abzugleichen und ein entsprechend digitalisiertes Ouptut-Signal 115 zu erzeugen, das den zu erfassenden mechanischen Stress repräsentiert.
  • Gemäß diesem Ausführungsbeispiel kann die Auswerteschaltung 110 also ausgestaltet sein, um den Betrag der Abweichung basierend auf einem faktoriellen Verhältnis zwischen dem Gradienten-kompensierten Ausgangssignal 111 und dem Referenzsignal 112 zu ermitteln. Das heißt, in diesem Beispiel kann die Abweichung des Ausgangssignals 111 gegenüber dem Referenzsignal 112 ein faktorielles Verhältnis mit Faktor 1,155 aufweisen, was einem Prozentwert von 15,5% entspricht.
  • Es ist aber ebenso denkbar, dass die Auswerteschaltung 110 den Betrag der Abweichung basierend auf einem Differenzwert zwischen dem Gradienten-kompensierten Ausgangssignal 111 und dem Referenzsignal 112 ermittelt.
  • 19 zeigt ein schematisches Ersatzschaltbild des transistorbasierten Stress-Sensors 10 zusammen mit den jeweiligen Stressabhängigkeiten der einzelnen MOS-Transistor-Anordnungen 11, 12 in einer + / - 45° Konfiguration. Die im linken Teil von 19 abgebildete erste MOS-Transistor-Anordnung 11 kann beispielsweise in [010]-Richtung ausgerichtet sein, und die im rechten Teil von 19 abgebildete zweite MOS-Transistor-Anordnung 12 kann beispielsweise in [100]-Richtung ausgerichtet sein.
  • Die beiden MOS-Transistor-Anordnungen 11, 12 weisen richtungsabhängige Empfindlichkeiten auf mechanischen Stress auf. Diese Empfindlichkeiten können beispielsweise anhand von Widerstandsänderungen der jeweiligen MOS-Transistor-Anordnung 11, 12 ermittelt werden.
  • So weist beispielsweise die in [010]-Richtung ausgerichtete erste MOS-Transistor-Anordnung 11 in Summe die folgenden richtungsabhängigen Empfindlichkeiten (ausgedrückt in % der Widerstandsänderung) auf: δ R [ 010 ] = − 24,4   δ x x − 24,4   δ y y + 155,6   δ x y + 53,4   δ z z .
    Figure DE102021200720B4_0001
  • Das heißt, bei einer Stromflussrichtung in [010]-Richtung erfährt der Gesamtwiderstand der ersten MOS-Transistor-Anordnung 11 eine Änderung von -24,4% pro GPa in x-Richtung bedingt durch die mechanische Normalspannungskomponente σXX, eine Änderung von -24,4% pro GPa in y-Richtung bedingt durch die mechanische Normalspannungskomponente σYY sowie eine Änderung von + 53,4% pro GPa in z-Richtung bedingt durch die mechanische Normalspannungskomponente σZZ. Zudem erfährt der Gesamtwiderstand der ersten MOS-Transistor-Anordnung 11 eine Änderung von + 155,6% pro GPa in x- und y-Richtung bedingt durch die mechanische Schubspannungs-Stresskomponente σxy.
  • Die in [100]-Richtung ausgerichtete zweite MOS-Transistor-Anordnung 12 hingegen weist in Summe die folgenden richtungsabhängigen Empfindlichkeiten (ausgedrückt in % der Widerstandsänderung) auf: δ R [ 100 ] = − 24,4   δ x x − 24,4   δ y y − 155,6   δ x y + 53,4   δ z z .
    Figure DE102021200720B4_0002
  • Das heißt, bei einer Stromflussrichtung in [100]-Richtung erfährt der Gesamtwiderstand der zweiten MOS-Transistor-Anordnung 12 eine Änderung von -24,4% pro GPa in x-Richtung bedingt durch die mechanische Normalspannungskomponente σxx, eine Änderung von -24,4% pro GPa in y-Richtung bedingt durch die mechanische Normalspannungskomponente σyy sowie eine Änderung von + 53,4% pro GPa in z-Richtung bedingt durch die mechanische Normalspannungskomponente σzz. Zudem erfährt der Gesamtwiderstand der zweiten MOS-Transistor-Anordnung 12 eine Änderung von - 155,6% pro GPa in x- und y-Richtung bedingt durch die mechanische Schubspannungs-Stresskomponente σxy.
  • Bildet man nun die Summe δR[010] + δR[100] dieser beiden richtungsabhängigen Widerstandsänderungen, so kürzen sich die Normalspannungskomponenten σXX σYY, σZZ heraus. Diese Normalspannungskomponenten können aufgrund unerwünschter Gradienten auftreten, die auf das Halbleitersubstrat 20 einwirken. Aufgrund der symmetrischen Anordnung der ersten und zweiten MOS-Transistor-Anordnungen 11, 12 relativ zueinander heben sich jedoch diese Normalspannungskomponenten auf und man erhält ein Gradienten-kompensiertes bzw. ein im Wesentlichen Gradienten-freies Ausgangssignal. Wie in 19 zu erkennen ist, bleibt also lediglich die Schubspannungskomponente σXY übrig. In Summe ergibt sich hierbei eine Widerstandsänderung von δ R g e s a m t = 155,6   σ XY + 155,6   σ XY = 311,2   σ XY .
    Figure DE102021200720B4_0003
  • Das heißt, die effektive Stressabhängigkeit eines solchen Stress-Sensors 10 in einer + / - 45° Konfiguration gemäß dem hierin beschriebenen innovativen Konzept beträgt ungefähr ~ 1 − 311,2 % / GPa ( σ XY )
    Figure DE102021200720B4_0004
  • 20 zeigt ein weiteres Ausführungsbeispiel einer Auswerteschaltung 110 für einen transistorbasierten Stress-Sensor 10. Dieses Ausführungsbeispiel entspricht im Wesentlichen dem zuvor unter Bezugnahme auf 17 diskutierten Ausführungsbeispiel. Ein Unterschied liegt jedoch darin, dass die erste MOS-Transistor-Anordnung 11 und die zweite MOS-Transistor-Anordnung 12 nicht, wie zuvor in einer + / - 45° Konfiguration, sondern in einer 0° / 90° Konfiguration angeordnet sind. Wie bereits erwähnt, ist die Anordnung der ersten MOS-Transistor-Anordnung 11 sowie der zweiten MOS-Transistor-Anordnung 12 in der Substratebene in einem Winkel von 0° / 90° insbesondere dazu geeignet, um eine mechanische Differenz-Stresskomponente σXX - σYY zu bestimmen. Hierfür sind insbesondere Transistoren vom p-Kanal-Typ bevorzugt einsetzbar.
  • Ein Eingangssignal 114 mit einer im Wesentlichen konstanten Bias-Spannung wird in den transistorbasierten Stress-Sensor 10 geführt. Das Ausgangssignal 111 des transistorbasierten Stress-Sensors 10 kann mit einem Referenzsignal 112 verglichen werden. In diesem Beispiel weist das Referenzsignal 112 eine konstante Spannung von 1V auf. Außerdem kann der Betrag des Referenzsignals 112 im Wesentlichen gleich groß sein wie der Betrag des Eingangssignals 114, das in den transistorbasierten Stress-Sensor 10 geführt wird. Die Abweichung des Ausgangssignals 111 gegenüber dem Referenzsignal 112 beträgt in diesem Beispiel +/- 414 mV. Diese Abweichung entspricht einem Maß (Richtung und/oder Betrag) der mechanischen Stress-Komponente, die auf das Halbleitersubstrat 20 wirkt.
  • Gemäß diesem Ausführungsbeispiel kann die Auswerteschaltung 110 also ausgestaltet sein, um den Betrag der Abweichung basierend auf einem Differenzwert (z.B. +/- 414 mV) zwischen dem Gradienten-kompensierten Ausgangssignal 111 und dem Referenzsignal 112 zu ermitteln.
  • Es ist aber ebenso denkbar, dass die Auswerteschaltung 110 den Betrag der Abweichung basierend auf einem faktoriellen Verhältnis zwischen dem Gradienten-kompensierten Ausgangssignal 111 und dem Referenzsignal 112 ermittelt.
  • 21 zeigt ein weiteres Ausführungsbeispiel einer Auswerteschaltung 110 für einen transistorbasierten Stress-Sensor 10 in einer 0° / 90° Konfiguration, insbesondere zur Bestimmung einer mechanischen Differenz-Stresskomponente σXX - σYY. Hierfür sind wiederum insbesondere Transistoren vom p-Kanal-Typ bevorzugt einsetzbar.
  • Ein Eingangssignal 114 mit einem im Wesentlichen konstanten Strom wird in den transistorbasierten Stress-Sensor 10 geführt. Das Ausgangssignal 111 des transistorbasierten Stress-Sensors 10 kann mit einem Referenzsignal 112 verglichen werden. In diesem Beispiel weist das Referenzsignal 112 einen konstanten Strom auf. Außerdem kann der Betrag des Referenzsignals 112 im Wesentlichen gleich groß sein wie der Betrag des Eingangssignals 114, das in den transistorbasierten Stress-Sensor 10 geführt wird. Die Abweichung des Ausgangssignals 111 gegenüber dem Referenzsignal 112 beträgt in diesem Beispiel +/- 41 %. Diese Abweichung entspricht einem Maß (Richtung und/oder Betrag) der mechanischen Stress-Komponente, die auf das Halbleitersubstrat 20 wirkt.
  • Sowohl das Ausgangssignal 111 des Stress-Sensors 10 als auch das Referenzsignal 112 können in einen Analog-Digital-Wandler (ADC: Analog Digital Converter) 113 geführt werden. Der ADC 113 kann ausgestaltet sein, um das Ausgangssignal 111 mit dem Referenzsignal 112 abzugleichen und ein entsprechend digitalisiertes Ouptut-Signal 115 zu erzeugen, das den zu erfassenden mechanischen Stress repräsentiert.
  • Gemäß diesem Ausführungsbeispiel kann die Auswerteschaltung 110 also ausgestaltet sein, um den Betrag der Abweichung basierend auf einem faktoriellen Verhältnis zwischen dem Gradienten-kompensierten Ausgangssignal 111 und dem Referenzsignal 112 zu ermitteln. Das heißt, in diesem Beispiel kann die Abweichung des Ausgangssignals 111 gegenüber dem Referenzsignal 112 ein faktorielles Verhältnis mit Faktor 1,41 aufweisen, was einem Prozentwert von 41% entspricht.
  • Es ist aber ebenso denkbar, dass die Auswerteschaltung 110 den Betrag der Abweichung basierend auf einem Differenzwert zwischen dem Gradienten-kompensierten Ausgangssignal 111 und dem Referenzsignal 112 ermittelt.
  • 22 zeigt ein schematisches Ersatzschaltbild des transistorbasierten Stress-Sensors 10 zusammen mit den jeweiligen Stressabhängigkeiten der einzelnen MOS-Transistor-Anordnungen 11, 12 in einer 0° / 90° Konfiguration. Die erste MOS-Transistor-Anordnung 11 kann beispielsweise in [110]-Richtung ausgerichtet sein, und die zweite MOS-Transistor-Anordnung 12 kann beispielsweise in [110]-Richtung ausgerichtet sein.
  • So weist beispielsweise die in [110]-Richtung ausgerichtete erste MOS-Transistor-Anordnung 11 in Summe die folgenden richtungsabhängigen Empfindlichkeiten (ausgedrückt in % der Widerstandsänderung) auf: δ R [ 1 ¯ 10 ] = 71,8   δ x x − 66,3   δ y y − 1,1   δ z z .
    Figure DE102021200720B4_0005
  • Daraus ergibt sich für die erste MOS-Transistor-Anordnung 11 der sogenannte Summenstress der beiden Normalspannungskomponenten in x- und y-Richtung zu 2,8 % / GPa × ( δ x x + δ y y ) .
    Figure DE102021200720B4_0006
  • Der sogenannte Differenzstress der beiden Normalspannungskomponenten in x- und y-Richtung beträgt in der ersten MOS-Transistor-Anordnung 11 − 276 % / GPa × ( δ x x − δ y y )
    Figure DE102021200720B4_0007
  • Zudem tritt noch eine Normalspannungskomponente in z-Richtung auf. Diese beträgt 1,1 % / GPa × ( δ z z )
    Figure DE102021200720B4_0008
  • Die in [110]-Richtung ausgerichtete zweite MOS-Transistor-Anordnung 12 hingegen weist in Summe die folgenden richtungsabhängigen Empfindlichkeiten (ausgedrückt in % der Widerstandsänderung) auf: δ R [ 110 ] = − 66,3   δ z z + 71,8   δ y y − 1,1   δ z z .
    Figure DE102021200720B4_0009
  • Daraus ergibt sich für die zweite MOS-Transistor-Anordnung 12 der sogenannte Summenstress der beiden Normalspannungskomponenten in x- und y-Richtung zu 2,8 % / GPa × ( δ x x + δ y y ) .
    Figure DE102021200720B4_0010
  • Der sogenannte Differenzstress der beiden Normalspannungskomponenten in x- und y-Richtung beträgt in der zweiten MOS-Transistor-Anordnung 12 + 276 % / GPa × ( δ x x + δ y y )
    Figure DE102021200720B4_0011
  • Zudem tritt noch eine Normalspannungskomponente in z-Richtung auf. Diese beträgt 1,1 % / GPa × ( δ z z )
    Figure DE102021200720B4_0012
  • Bildet man nun die Summe δR[110] + δR[110] dieser beiden richtungsabhängigen Widerstandsänderungen, so kürzen sich der Summenstress (δxx + δyy) sowie die Normalspannungskomponente ozz heraus. Diese Spannungskomponenten können aufgrund unerwünschter Gradienten auftreten, die auf das Halbleitersubstrat 20 einwirken. Aufgrund der symmetrischen Anordnung der ersten und zweiten MOS-Transistor-Anordnungen 11, 12 relativ zueinander heben sich jedoch diese Spannungskomponenten auf und man erhält ein Gradienten-kompensiertes bzw. ein im Wesentlichen Gradienten-freies Ausgangssignal. Wie in 22 zu erkennen ist, bleibt also lediglich die Differenzspannungskomponente (δxx - δyy) übrig.
  • Demnach ist der effektive µp von zwei parallel geschalteten Stress-Sensoren 10 in einer 0° / 90° Konfiguration ungefähr ~ 1 + 2,8 % / GPa × ( δ x x + δ y y ) + 1,1 % / GPa × ( δ z z )
    Figure DE102021200720B4_0013
  • Das heißt, die effektive Stressabhängigkeit eines solchen Stress-Sensors 10 in einer 0° / 90° Konfiguration gemäß dem hierin beschriebenen innovativen Konzept beträgt ungefähr ~ 1 − 276 % / G P a × ( δ x x + δ y y )
    Figure DE102021200720B4_0014
  • 23 zeigt ein weiteres Ausführungsbeispiel einer Auswerteschaltung 110, ebenfalls am Beispiel einer 0° / 90° Konfiguration. Die Auswerteschaltung 110 weist einen Gleichtaktsignal-gesteuerten Regler 59 auf. Hier kann wieder eine Differenzspannung des Stress-Sensors 10 gemessen werden.
  • Mittels dem Gleichtaktsignal-gesteuerten Regler 59 kann eine temperaturabhängige oder konstante Gleichtaktsignalspannung geregelt werden.
  • Gemäß dem hierin beschriebenen innovativen Konzept kann die erste MOS-Transistor-Anordnung 11 punktsymmetrisch zu der zweiten MOS-Transistor-Anordnung 12 auf dem Substrat angeordnet sein. Der Symmetriepunkt kann beispielsweise der zentrale Mittelpunkt der beiden MOS-Transistor-Anordnungen 11, 12 sein.
  • 24A zeigt nochmals eines der bisher diskutierten Ausführungsbeispiele, bei denen die Transistoren 1, 2, 3, 4 stets sternförmig um den Mittelpunkt 50 herum angeordnet waren. Die Transistoren 1, 2 der ersten MOS-Transistor-Anordnung 11 liegen sich dabei derart gegenüber, dass sie sich auf einer gemeinsamen ersten Symmetrielinie 56 befinden. Auch die Transistoren 3, 4 der zweiten MOS-Transistor-Anordnung 12 liegen sich derart gegenüber, dass sie sich auf einer gemeinsamen zweiten Symmetrielinie 57 befinden. Die erste und die zweite Symmetrielinie 56, 57 stehen senkrecht aufeinander.
  • 24B zeigt eine weitere denkbare Ausgestaltung, die deutlich platzsparender ist, und die natürlich mit allen hierin beschriebenen Ausgestaltungen des Stress-Sensors 10 kompatibel bzw. kombinierbar ist. In dieser Ausgestaltung sind die Transistoren 1, 2, 3, 4 in einer Art Fischgrätverband zueinander ausgerichtet. Das heißt, lediglich die inneren Ecken der jeweiligen Transistoren 1, 2, 3, 4 zeigen in Richtung des Mittelpunkts 50.
  • Der erste Transistor 1 der ersten MOS-Transistor-Anordnung 11 ist entlang einer ersten Symmetrieachse 56A angeordnet, und der zweite Transistor 2 der ersten MOS-Transistor-Anordnung 11 ist entlang einer zweiten Symmetrieachse 56B angeordnet. Die erste Symmetrieachse 56A verläuft parallel, aber räumlich versetzt, zur zweiten Symmetrieachse 56B.
  • Der dritte Transistor 3 der zweiten MOS-Transistor-Anordnung 12 ist entlang einer dritten Symmetrieachse 57A angeordnet, und der vierte Transistor 4 der zweiten MOS-Transistor-Anordnung 12 ist entlang einer vierten Symmetrieachse 57B angeordnet. Die dritte Symmetrieachse 57A verläuft parallel, aber räumlich versetzt, zur vierten Symmetrieachse 57B.
  • Die Symmetrieachsen 56A, 56B der ersten MOS-Transistor-Anordnung 11 stehen senkrecht auf den Symmetrieachsen 57A, 57B der zweiten MOS-Transistor-Anordnung 12.
  • Das hierin beschriebene innovative Konzept betrifft ferner eine Stressmessungsvorrichtung 90 mit mindestens zwei transistorbasierten Stress-Sensoren 1010A, 10B der hierin beschriebenen Art.
  • 25 zeigt eine schematische Ansicht eines denkbaren Ausführungsbeispiels einer solchen Stressmessungsvorrichtung 90 sowie mögliche Positionen der zwei oder mehr transistorbasierten Stress-Sensoren 10A, 10B. Die Stressmessungsvorrichtung 90 weist mindestens einen ersten transistorbasierten Stress-Sensor und einen zweiten transistorbasierten Stress-Sensor auf. Die transistorbasierten Stress-Sensoren sind auf dem Halbleitersubstrat 20 angeordnet, bzw. in das Halbleitersubstrat 20 integriert.
  • Wie eingangs erwähnt wurde, betrifft das vorliegende Konzept einerseits transistorbasierte Stress-Sensoren in einer + / - 45° Konfiguration, die insbesondere zum Messen einer auf das Halbleitersubstrat 20 einwirkenden mechanischen Schubspannungs-Stresskomponente σXY, σYZ, σXZ geeignet sind. Hierfür können insbesondere n-MOS Transistoren verwendet werden. Andererseits betrifft das vorliegende Konzept transistorbasierte Stress-Sensoren in einer 0° / 90° Konfiguration, die insbesondere zum Messen einer auf das Halbleitersubstrat 20 einwirkenden mechanischen Differenz-Stresskomponente σXX - σYY geeignet sind. Hierfür können insbesondere p-MOS Transistoren verwendet werden.
  • In der schematischen Ansicht in 25 sind die transistorbasierten Stress-Sensoren in der 0° / 90° Konfiguration mit dem Bezugszeichen 10A gekennzeichnet. Die transistorbasierten Stress-Sensoren in der + / - 45° Konfiguration hingegen sind mit dem Bezugszeichen 10B gekennzeichnet.
  • Wie eingangs erwähnt wurde, weist die Stressmessungsvorrichtung 90 mindestens zwei transistorbasierte Stress-Sensoren auf. Die Stressmessungsvorrichtung 90 kann beispielsweise mindestens zwei transistorbasierte Stress-Sensoren 10A in der 0° / 90° Konfiguration aufweisen. Alternativ oder zusätzlich kann die Stressmessungsvorrichtung 90 beispielsweise mindestens zwei transistorbasierte Stress-Sensoren 10B in der + / - 45° Konfiguration aufweisen. Alternativ oder zusätzlich kann die Stressmessungsvorrichtung 90 beispielsweise mindestens einen transistorbasierten Stress-Sensor 10A in der 0° / 90° Konfiguration sowie mindestens einen transistorbasierten Stress-Sensor 10B in der + / - 45° Konfiguration aufweisen.
  • Ein erster Stress-Sensor kann in einer ersten Substratregion 20A des Halbleitersubstrats 20 angeordnet sein. Hierbei kann es sich beispielsweise um einen Stress-Sensor 10A in der 0° / 90° Konfiguration handeln, der entlang einer Außenkante 20A des Halbleitersubstrats 20 angeordnet ist.
  • In denkbaren Ausführungsbeispielen können ein oder mehrere weitere Stress-Sensoren 10A in der 0° / 90° Konfiguration entlang einer oder mehrerer weiterer Außenkanten 20A des Halbleitersubstrats 20 angeordnet sein, wie dies beispielhaft in 25 gezeigt ist. Beispielsweise kann ein erster Stress-Sensor 10A1 in der 0° / 90° Konfiguration entlang einer ersten Außenkante 20A1 angeordnet sein. Alternativ oder zusätzlich kann ein zweiter Stress-Sensor 10A2 in der 0° / 90° Konfiguration entlang einer zweiten Außenkante 20A2 angeordnet sein. Alternativ oder zusätzlich kann ein dritter Stress-Sensor 10A3 in der 0° / 90° Konfiguration entlang einer dritten Außenkante 20A3 angeordnet sein. Alternativ oder zusätzlich kann ein vierter Stress-Sensor 10A4 in der 0° / 90° Konfiguration entlang einer vierten Außenkante 20A4 angeordnet sein.
  • Differenz-Stress tritt insbesondere entlang der Außenkanten 20A des Halbleitersubstrats 20 auf. Daher ist eine Anordnung von Stress-Sensoren 10A in der 0° / 90° Konfiguration, zum Messen von Differenz-Stresskomponenten σXY, σYZ, σXZ, entlang der ein oder mehreren Außenkanten 20A des Halbleitersubstrats 20 besonders vorteilhaft.
  • Ein zweiter transistorbasierter Stress-Sensor kann in einer, von der ersten Substratregion 20A unterschiedlichen und räumlich getrennten, zweiten Substratregion 20B des Halbleitersubstrats 20 angeordnet sein. Hierbei kann es sich beispielsweise um einen Stress-Sensor 10B in der + / - 45° Konfiguration handeln, der in einer Ecke 20B des Halbleitersubstrats 20 angeordnet ist.
  • In denkbaren Ausführungsbeispielen können ein oder mehrere weitere Stress-Sensoren 10B in der + / - 45° Konfiguration in einer oder mehreren weiteren Ecken 20B des Halbleitersubstrats 20 angeordnet sein, wie dies beispielhaft in 25 gezeigt ist. Beispielsweise kann ein erster Stress-Sensor 10B1 in der + / - 45° Konfiguration in einer ersten Ecke 20B1 angeordnet sein. Alternativ oder zusätzlich kann ein zweiter Stress-Sensor 10B2 in der + / - 45° Konfiguration in einer zweiten Ecke 20B2 angeordnet sein. Alternativ oder zusätzlich kann ein dritter Stress-Sensor 10B3 in der + / - 45° Konfiguration in einer dritten Ecke 20B3 angeordnet sein. Alternativ oder zusätzlich kann ein vierter Stress-Sensor 10B4 in der + / - 45° Konfiguration in einer vierten Ecke 20B4 angeordnet sein.
  • Schubspannungen treten insbesondere in den Ecken 20B des Halbleitersubstrats 20 auf. Daher ist eine Anordnung von Stress-Sensoren 10B in der + / - 45° Konfiguration, zum Messen von Schubspannungs-Stresskomponenten σXY, σYZ, σXZ, in den ein oder mehreren Ecken 20B des Halbleitersubstrats 20 besonders vorteilhaft.
  • Ein erster dieser mindestens zwei transistorbasierten Stress-Sensoren 10A, 10B liefert ein erstes Gradienten-kompensiertes Ausgangssignal, das zur Bestimmung einer auf das Halbleitersubstrat 20 wirkenden ersten mechanischen Stresskomponente dient.
  • Ein zweiter dieser mindestens zwei transistorbasierten Stress-Sensoren 10A, 10B liefert ein zweites Gradienten-kompensiertes Ausgangssignal, das zur Bestimmung einer auf das Halbleitersubstrat 20 wirkenden zweiten mechanischen Stresskomponente dient.
  • Die Stressmessungsvorrichtung 90 ist ausgestaltet, um, basierend auf den ersten und zweiten Gradienten-kompensierten Ausgangssignalen, einen auf das Halbleitersubstrat 20 wirkenden mechanischen Gesamt-Stress zu ermitteln.
  • Herkömmliche Stressmessungsvorrichtungen weisen in der Regel nur einen einzelnen Stress-Sensor auf, der in der Mitte des Halbleitersubstrats 20 angeordnet ist. Die hierin beschriebene Stressmessungsvorrichtung 90 mit mindestens zwei, in unterschiedlichen Substratregionen 20A, 20B angeordneten, Stress-Sensoren 10A, 10B kann hingegen deutlich genauere Ergebnisse liefern.
  • Beispielsweise kann in einer, in mehreren oder in allen Ecken 20B des Halbleitersubstrats 20 je ein Stress-Sensor 10B angeordnet sein, wobei jeder dieser Stress-Sensoren 10B ein Gradienten-kompensiertes Ausgangssignal liefert, wie dies zuvor beschrieben wurde. Die Stressmessungsvorrichtung 90 kann nun all diese einzelnen Gradienten-kompensierten Ausgangssignale miteinander kombinieren, um einen auf das Halbleitersubstrat 20 wirkenden Gesamtstress, und hierbei insbesondere einen Schubspannungs-indizierten Gesamtstress, zu ermitteln.
  • Alternativ oder zusätzlich kann entlang einer, entlang mehrere oder entlang aller Außenkanten 20A des Halbleitersubstrats 20 je ein Stress-Sensor 10A angeordnet sein, wobei jeder dieser Stress-Sensoren 10A ein Gradienten-kompensiertes Ausgangssignal liefert, wie dies zuvor beschrieben wurde. Die Stressmessungsvorrichtung 90 kann nun all diese einzelnen Gradienten-kompensierten Ausgangssignale miteinander kombinieren, um einen auf das Halbleitersubstrat 20 wirkenden Gesamtstress, und hierbei insbesondere einen Differenz-Stress, zu ermitteln.
  • Insbesondere bei den entlang der Außenkanten 20A angeordneten Stress-Sensoren 10A in der 0° / 90° Konfiguration kann es vorteilhaft sein, wenn diese mittig an der jeweiligen Außenkante 20A angeordnet werden. Das heißt, wenn man die Gesamtlänge einer Außenkante 20A betrachtet, dann können die Stress-Sensoren 10A auf halber Länge der jeweiligen Außenkante 20A angeordnet werden. Eine Abweichung um ± 10% bis zu ± 20% von der halben Länge (d.h. von der Mitte der Außenkante) ist tolerierbar sowie im Rahmen der Schutzansprüche.
  • Zusammenfassend schlägt das hierin beschriebene Konzept also einen oder mehrere transistorbasierte Stress-Sensoren 10 vor. Diese sind insbesondere dazu ausgestaltet, um Schubspannungs-induzierten Stress (0° / 90° Konfiguration mit n-MOS Transistoren) beziehungsweise Differenzen-Stress (± 45° Konfiguration mit p-MOS Transistoren) zu ermitteln.
  • Diese Stress-Informationen erlauben eine externe Kompensation (z.B. in einem Mikroprozessor) der jeweiligen Stress-Komponente, um einer höhere Genauigkeit und eine verbesserte Stabilität über die gesamte Lebenszeit der auf dem Halbleitersubstrat verbauten Komponenten zu erzielen.
  • Beispielsweise kann der mittels den Stress-Sensoren 10 bestimmte Schubspannungsinduzierte Stress insbesondere dazu dienen, um die Stressabhängigkeit des Orthogonalitätsfehlers bei vertikalen Hall-Platten (die auf demselben Halbleitersubstrat 20 angeordnet sind) zu kompensieren.
  • Der mittels den Stress-Sensoren 10 bestimmte Differenzen-Stress hingegen kann insbesondere dazu dienen, um Stressabhängigkeiten bei Oszillatoren und Bandgaps sowie verbleibende Stressabhängigkeiten bei Hallspannungs-Sensoren (die auf demselben Halbleitersubstrat 20 angeordnet sind) zu kompensieren.
  • Generell können die mittels den Stress-Sensoren 10 ermittelbaren Stress-Informationen dazu dienen, um die Präzision folgender Komponenten zu erhöhen:
    • • Hallspannungs-basierte Winkelsensoren
    • • LinHal Sensor-Erweiterungen
    • • AMR und Hallspannungs-basierte functional safe Winkelsensoren
    • • 3D Sensor Derivate
    • • Präzise Spannungsmessungs-ICs (Batterieüberwachung) and Bandgaps
    • • Präzise Oszillatoren und High-Speed-Interfaces
  • Die Anordnung der Transistoren 1, 2, 3, 4 der ersten und zweiten MOS-Transistor-Anordnungen 11, 12 kann spiegelsymmetrisch, rotationssymmetrisch oder punktsymmetrisch sein.
  • Die oben beschriebenen Ausführungsbeispiele stellen lediglich eine Veranschaulichung der Prinzipien des hierin beschriebenen innovativen Konzepts dar. Es versteht sich, dass Modifikationen und Variationen der hierin beschriebenen Anordnungen und Einzelheiten anderen Fachleuten einleuchten werden. Deshalb ist beabsichtigt, dass das hierin beschriebene Konzept lediglich durch den Schutzumfang der nachstehenden Patentansprüche und nicht durch die spezifischen Einzelheiten, die anhand der Beschreibung und der Erläuterung der Ausführungsbeispiele hierin präsentiert wurden, beschränkt sei.
  • Obwohl manche Aspekte im Zusammenhang mit einer Vorrichtung beschrieben wurden, versteht es sich, dass diese Aspekte auch eine Beschreibung des entsprechenden Verfahrens darstellen, sodass ein Block oder ein Bauelement einer Vorrichtung auch als ein entsprechender Verfahrensschritt oder als ein Merkmal eines Verfahrensschrittes zu verstehen ist. Analog dazu stellen Aspekte, die im Zusammenhang mit einem oder als ein Verfahrensschritt beschrieben wurden, auch eine Beschreibung eines entsprechenden Blocks oder Details oder Merkmals einer entsprechenden Vorrichtung dar.
  • Einige oder alle der Verfahrensschritte können durch einen Hardware-Apparat (oder unter Verwendung eines Hardware-Apparats), wie zum Beispiel einen Mikroprozessor, einen programmierbaren Computer oder einer elektronischen Schaltung durchgeführt werden.
  • Bei einigen Ausführungsbeispielen können einige oder mehrere der wichtigsten Verfahrensschritte durch einen solchen Apparat ausgeführt werden.
  • Je nach bestimmten Implementierungsanforderungen können Ausführungsbeispiele in Hardware oder in Software oder zumindest teilweise in Hardware oder zumindest teilweise in Software implementiert sein. Die Implementierung kann unter Verwendung eines digitalen Speichermediums, beispielsweise einer Floppy-Disk, einer DVD, einer BluRay Disc, einer CD, eines ROM, eines PROM, eines EPROM, eines EEPROM oder eines FLASH-Speichers, einer Festplatte oder eines anderen magnetischen oder optischen Speichers durchgeführt werden, auf dem elektronisch lesbare Steuersignale gespeichert sind, die mit einem programmierbaren Computersystem derart zusammenwirken können oder zusammenwirken, dass das jeweilige Verfahren durchgeführt wird. Deshalb kann das digitale Speichermedium computerlesbar sein.
  • Manche Ausführungsbeispiele umfassen also einen Datenträger, der elektronisch lesbare Steuersignale aufweist, die in der Lage sind, mit einem programmierbaren Computersystem derart zusammenzuwirken, dass eines der hierin beschriebenen Verfahren durchgeführt wird.
  • Allgemein können Ausführungsbeispiele als Computerprogrammprodukt mit einem Programmcode implementiert sein, wobei der Programmcode dahingehend wirksam ist, eines der Verfahren durchzuführen, wenn das Computerprogrammprodukt auf einem Computer abläuft.
  • Der Programmcode kann beispielsweise auch auf einem maschinenlesbaren Träger gespeichert sein.
  • Andere Ausführungsbeispiele umfassen das Computerprogramm zum Durchführen eines der hierin beschriebenen Verfahren, wobei das Computerprogramm auf einem maschinen-lesbaren Träger gespeichert ist. Mit anderen Worten ist ein Ausführungsbeispiel des hierin beschriebenen Verfahrens somit ein Computerprogramm, das einen Programmcode zum Durchführen eines der hierin beschriebenen Verfahren aufweist, wenn das Computerprogramm auf einem Computer abläuft.
  • Ein weiteres Ausführungsbeispiel des hierin beschriebenen Verfahrens ist somit ein Datenträger (oder ein digitales Speichermedium oder ein computerlesbares Medium), auf dem das Computerprogramm zum Durchführen eines der hierin beschriebenen Verfahren aufgezeichnet ist. Der Datenträger oder das digitale Speichermedium oder das computerlesbare Medium sind typischerweise greifbar und/oder nicht flüchtig.
  • Ein weiteres Ausführungsbeispiel des hierin beschriebenen Verfahrens ist somit ein Datenstrom oder eine Sequenz von Signalen, der bzw. die das Computerprogramm zum Durchführen eines der hierin beschriebenen Verfahren darstellt bzw. darstellen. Der Datenstrom oder die Sequenz von Signalen kann bzw. können beispielsweise dahingehend konfiguriert sein, über eine Datenkommunikationsverbindung, beispielsweise über das Internet, transferiert zu werden.
  • Ein weiteres Ausführungsbeispiel umfasst eine Verarbeitungseinrichtung, beispielsweise einen Computer oder ein programmierbares Logikbauelement, die dahingehend konfiguriert oder angepasst ist, eines der hierin beschriebenen Verfahren durchzuführen.
  • Ein weiteres Ausführungsbeispiel umfasst einen Computer, auf dem das Computerprogramm zum Durchführen eines der hierin beschriebenen Verfahren installiert ist.
  • Ein weiteres Ausführungsbeispiel umfasst eine Vorrichtung oder ein System, die bzw. das ausgelegt ist, um ein Computerprogramm zur Durchführung zumindest eines der hierin beschriebenen Verfahren zu einem Empfänger zu übertragen. Die Übertragung kann beispielsweise elektronisch oder optisch erfolgen. Der Empfänger kann beispielsweise ein Computer, ein Mobilgerät, ein Speichergerät oder eine ähnliche Vorrichtung sein. Die Vorrichtung oder das System kann beispielsweise einen Datei-Server zur Übertragung des Computerprogramms zu dem Empfänger umfassen.
  • Bei manchen Ausführungsbeispielen kann ein programmierbares Logikbauelement (beispielsweise ein feldprogrammierbares Gatterarray, ein FPGA) dazu verwendet werden, manche oder alle Funktionalitäten der hierin beschriebenen Verfahren durchzuführen. Bei manchen Ausführungsbeispielen kann ein feldprogrammierbares Gatterarray mit einem Mikroprozessor zusammenwirken, um eines der hierin beschriebenen Verfahren durchzuführen. Allgemein werden die Verfahren bei einigen Ausführungsbeispielen seitens einer beliebigen Hardwarevorrichtung durchgeführt. Diese kann eine universell einsetzbare Hardware wie ein Computerprozessor (CPU) sein oder für das Verfahren spezifische Hardware, wie beispielsweise ein ASIC.

Claims (19)

  1. Transistorbasierter Stress-Sensor (10), aufweisend: ein Halbleitersubstrat (20) mit einer ersten MOS-Transistor-Anordnung (11) und einer zweiten MOS-Transistor-Anordnung (12), wobei die erste MOS-Transistor-Anordnung (11) einen ersten MOS-Transistor (1) mit einem ersten Source-Drain-Kanalgebiet (23) und einen zweiten MOS-Transistor (2) mit einem zweiten Source-Drain-Kanalgebiet (33) aufweist, wobei der erste MOS-Transistor (1) und der zweite MOS-Transistor (2) so zueinander ausgerichtet sind, dass eine Stromflussrichtung (24) im ersten Source-Drain-Kanalgebiet (23) entgegengesetzt zu einer Stromflussrichtung (34) im zweiten Source-Drain-Kanalgebiet (33) ist, und wobei die zweite MOS-Transistor-Anordnung (12) einen dritten MOS-Transistor (3) mit einem dritten Source-Drain-Kanalgebiet (43) und einen vierten MOS-Transistor (4) mit einem vierten Source-Drain-Kanalgebiet (53) aufweist, wobei der dritte MOS-Transistor (3) und der vierte MOS-Transistor (4) so zueinander ausgerichtet sind, dass eine Stromflussrichtung (44) im dritten Source-Drain-Kanalgebiet (43) entgegengesetzt zu einer Stromflussrichtung (54) im vierten Source-Drain-Kanalgebiet (53) ist, wobei der transistorbasierte Stress-Sensor (10) ein Gradienten-kompensiertes Ausgangssignal liefert, das zur Bestimmung von mindestens einer auf das Halbleitersubstrat (20) wirkenden mechanischen Stresskomponente dient.
  2. Transistorbasierter Stress-Sensor (10) gemäß Anspruch 1, wobei die Stromflussrichtung (24) im ersten Source-Drain-Kanalgebiet (23) in einem ersten Winkel (ϕ1) zu einer Normalen einer Primary-Flat-Ebene des Halbleitersubstrats (20) verläuft, und wobei die Stromflussrichtung (44) im dritten Source-Drain-Kanalgebiet (43) in einem zweiten Winkel (ϕ2) zu der Normalen der Primary-Flat-Ebene des Halbleitersubstrats (20) verläuft, wobei der erste Winkel (ϕ1) und der zweite Winkel (ϕ2) senkrecht aufeinander stehen.
  3. Transistorbasierter Stress-Sensor (10) gemäß Anspruch 2, wobei der erste Winkel (ϕ1) +45° beträgt und wobei der zweite Winkel (ϕ2) -45° beträgt, und wobei der transistorbasierte Stress-Sensor (10) ausgestaltet ist, um eine auf das Halbleitersubstrat (20) einwirkende mechanische Schubspannungs-Stresskomponente (σXY, σYZ, σXZ) zu bestimmen.
  4. Transistorbasierter Stress-Sensor (10) gemäß Anspruch 3, wobei die MOS-Transistoren (1, 2) der ersten MOS-Transistor-Anordnung (11) und die MOS-Transistoren (3, 4) der zweiten MOS-Transistor-Anordnung (12) jeweils vom n-Kanal-Typ sind.
  5. Transistorbasierter Stress-Sensor (10) gemäß Anspruch 2, wobei der erste Winkel (ϕ1) 90° beträgt und wobei der zweite Winkel (ϕ2) 0° beträgt, und wobei der transistorbasierte Stress-Sensor (10) ausgestaltet ist, um eine auf das Halbleitersubstrat (20) einwirkende mechanische Differenz-Stresskomponente (σXX - σYY) zu bestimmen.
  6. Transistorbasierter Stress-Sensor (10) gemäß Anspruch 5, wobei die MOS-Transistoren (1, 2) der ersten MOS-Transistor-Anordnung (11) und die MOS-Transistoren (3, 4) der zweiten MOS-Transistor-Anordnung (12) jeweils vom p-Kanal-Typ sind.
  7. Transistorbasierter Stress-Sensor (10) gemäß einem der vorhergehenden Ansprüche, wobei die erste MOS-Transistor-Anordnung (11) in der Substratebene punktsymmetrisch zu der zweiten MOS-Transistor-Anordnung (12) angeordnet ist.
  8. Transistorbasierter Stress-Sensor (10) gemäß einem der vorhergehenden Ansprüche, wobei die Drain-Anschlüsse (22, 32) der MOS-Transistoren (1, 2) der ersten MOS-Transistor-Anordnung (11) miteinander verschaltet sind, und wobei die Drain-Anschlüsse (42, 52) der MOS-Transistoren (3, 4) der zweiten MOS-Transistor-Anordnung (12) miteinander verschaltet sind.
  9. Transistorbasierter Stress-Sensor (10) gemäß einem der vorhergehenden Ansprüche, wobei die erste MOS-Transistor-Anordnung (11) einen fünften MOS-Transistor (5) aufweist, der sich mit dem ersten MOS-Transistor (1) ein gemeinsames Drain-Gebiet (22) teilt, und einen sechsten MOS-Transistor (6) aufweist, der sich mit dem zweiten MOS-Transistor (2) ein gemeinsames Drain-Gebiet (32) teilt, und wobei die zweite MOS-Transistor-Anordnung (12) einen siebten MOS-Transistor (7) aufweist, der sich mit dem dritten MOS-Transistor (3) ein gemeinsames Drain-Gebiet (42) teilt, und einen achten MOS-Transistor (8) aufweist, der sich mit dem vierten MOS-Transistor (4) ein gemeinsames Drain-Gebiet (52) teilt.
  10. Transistorbasierter Stress-Sensor (10) gemäß einem der Ansprüche 1 bis 8, wobei der erste MOS-Transistor (1) mit einem ersten Kaskoden-Transistor (1k) zu einer ersten Kaskodenschaltung (N1) verschaltet ist, wobei der zweite MOS-Transistor (2) mit einem zweiten Kaskoden-Transistor (2k) zu einer zweiten Kaskodenschaltung (N2) verschaltet ist, wobei der dritte MOS-Transistor (3) mit einem dritten Kaskoden-Transistor (3k) zu einer dritten Kaskodenschaltung (N3) verschaltet ist, und wobei der vierte MOS-Transistor (4) mit einem vierten Kaskoden-Transistor (4k) zu einer vierten Kaskodenschaltung (N4) verschaltet ist.
  11. Transistorbasierter Stress-Sensor (10) gemäß Anspruch 10, wobei die erste Kaskodenschaltung (N1) mit einer fünften Kaskodenschaltung (N5) an einem gemeinsamen Drain-Anschluss (drain15) verbunden ist, wobei die zweite Kaskodenschaltung (N2) mit einer sechsten Kaskodenschaltung (N6) an einem gemeinsamen Drain-Anschluss (drain26) verbunden ist, wobei die dritte Kaskodenschaltung (N3) mit einer achten Kaskodenschaltung (N8) an einem gemeinsamen Drain-Anschluss (drain38) verbunden ist, und wobei die vierte Kaskodenschaltung (N4) mit einer siebten Kaskodenschaltung (N7) an einem gemeinsamen Drain-Anschluss (drain47) verbunden ist, und wobei die einzelnen Kaskodenschaltungen (N1, ..., N8) derart in der Substratebene angeordnet sind, dass die Stromflussrichtung (115) der zusammengeschalteten ersten und fünften Kaskodenschaltung (N1, N5) entgegengesetzt zu der Stromflussrichtung (I26) der zusammengeschalteten zweiten und sechsten Kaskodenschaltung (N2, N6), und die Stromflussrichtung (I38) der zusammengeschalteten dritten und achten Kaskodenschaltung (N3, N8) entgegengesetzt zu der Stromflussrichtung (I47) der zusammengeschalteten vierten und siebten Kaskodenschaltung (N4, N7) ist.
  12. Transistorbasierter Stress-Sensor (10) gemäß einem der vorhergehenden Ansprüche, ferner aufweisend eine Auswerteschaltung (110), die ausgestaltet ist, um das Gradienten-kompensierte Ausgangssignal (111) des transistorbasierten Stress-Sensors (10) mit einem Referenzsignal (112) zu vergleichen, wobei eine Abweichung gegenüber dem Referenzsignal (112) ein Maß für die zu bestimmende mechanische Stresskomponente definiert, und wobei die Auswerteschaltung (110) ausgestaltet ist, um den Betrag der Abweichung basierend auf einem Differenzwert zwischen dem Gradienten-kompensierten Ausgangssignal (111) und dem Referenzsignal (112) zu ermitteln, oder um den Betrag der Abweichung basierend auf einem faktoriellen Verhältnis zwischen dem Gradienten-kompensierten Ausgangssignal (111) und dem Referenzsignal (112) zu ermitteln.
  13. Transistorbasierter Stress-Sensor (10) gemäß einem der Ansprüche 1 bis 12, wobei das Referenzsignal (112) eine elektrische Referenzspannung oder ein elektrischer Referenzstrom ist, und wobei der Betrag des Referenzsignals (112) gleich groß ist wie der Betrag des Eingangssignals (111).
  14. Verfahren zum Gradienten-kompensierten Bestimmen von mindestens einer, auf ein Halbleitersubstrat (20) wirkenden, mechanischen Stresskomponente mittels einem transistorbasierten Stress-Sensor (10) gemäß einem der vorhergehenden Ansprüche, wobei das Verfahren die folgenden Schritte aufweist: Anlegen eines Eingangssignals (114) an den transistorbasierten Stress-Sensor (10) und Abgreifen eines Gradienten-kompensierten Ausgangssignals (111) des transistorbasierten Stress-Sensors (10), Vergleichen des Gradienten-kompensierten Ausgangssignals (111) mit einem Referenzsignal (112), wobei eine Abweichung gegenüber dem Referenzsignal (112) ein Maß für die zu bestimmende mechanische Stresskomponente definiert, und Bestimmen des Betrags der Abweichung basierend auf einem Differenzwert zwischen dem Gradienten-kompensierten Ausgangssignal (111) und dem Referenzsignal (112), oder Bestimmen des Betrags der Abweichung basierend auf einem faktoriellen Verhältnis zwischen dem Ausgangssignal (111) und dem Referenzsignal (112).
  15. Computerprogramm mit einem Programmcode zur Durchführung des Verfahrens nach Anspruch 14, wenn das Programm auf einem Computer abläuft.
  16. Stressmessungsvorrichtung (90) mit mindestens zwei transistorbasierten Stress-Sensoren (10A, 10B) gemäß einem der Ansprüche 1 bis 13, wobei ein erster dieser mindestens zwei transistorbasierten Stress-Sensoren (10A, 10B) ein erstes Gradienten-kompensiertes Ausgangssignal liefert, das zur Bestimmung einer auf das Halbleitersubstrat (20) wirkenden ersten mechanischen Stresskomponente dient, und wobei ein zweiter dieser mindestens zwei transistorbasierten Stress-Sensoren (10A, 10B) ein zweites Gradienten-kompensiertes Ausgangssignal liefert, das zur Bestimmung einer auf das Halbleitersubstrat (20) wirkenden zweiten mechanischen Stresskomponente dient, wobei der erste transistorbasierte Stress-Sensor (10A) in einer ersten Substratregion (20A) des Halbleitersubstrats (20) angeordnet ist, und wobei der zweite transistorbasierte Stress-Sensor (10B) in einer, von der ersten Substratregion (20A) unterschiedlichen und räumlich getrennten, zweiten Substratregion (20B) des Halbleitersubstrats (20) angeordnet ist, und wobei die Stressmessungsvorrichtung (90) ausgestaltet ist, um, basierend auf den ersten und zweiten Gradienten-kompensierten Ausgangssignalen, einen auf das Halbleitersubstrat (20) wirkenden mechanischen Gesamt-Stress zu ermitteln.
  17. Stressmessungsvorrichtung (90) nach Anspruch 16, wobei der erste transistorbasierte Stress-Sensor (10B1) in einer ersten Ecke (20B1) des Halbleitersubstrats (20) angeordnet ist, und wobei der zweite transistorbasierte Stress-Sensor (10B2) in einer, von der ersten Ecke (20B1) unterschiedlichen, zweiten Ecke (20B2) des Halbleitersubstrats (20) angeordnet ist, und wobei der erste und der zweite transistorbasierte Stress-Sensor (10B1, 10B2) jeweils ausgestaltet ist, um eine in der jeweiligen Ecke (20B1, 20B2) des Halbleitersubstrats (20) wirkende mechanische Schubspannungs-Stresskomponente zu bestimmen.
  18. Stressmessungsvorrichtung (90) nach Anspruch 16 oder 17, wobei der erste transistorbasierte Stress-Sensor (10A1) entlang einer ersten Außenkante (20A1) des Halbleitersubstrats (20) angeordnet ist, und wobei der zweite transistorbasierte Stress-Sensor (10A2) entlang einer, von der ersten Außenkante (20A1) unterschiedlichen, zweiten Außenkante (20A2) des Halbleitersubstrats (20) angeordnet ist, wobei der erste und der zweite transistorbasierte Stress-Sensor (10A1, 10A2) jeweils ausgestaltet ist, um eine entlang der jeweiligen Außenkante (20A1, 20A2) des Halbleitersubstrats (20) wirkende mechanische Differenz-Stresskomponente zu bestimmen.
  19. Stressmessungsvorrichtung (90) nach Anspruch 18, wobei der erste transistorbasierte Stress-Sensor (10A1) auf der Hälfte der Gesamtlänge der ersten Außenkante (20A1) angeordnet ist, und wobei der zweite transistorbasierte Stress-Sensor (10A2) auf der Hälfte der Gesamtlänge der zweiten Außenkante (20A2) angeordnet ist.
DE102021200720.1A 2021-01-27 2021-01-27 Transistorbasierter stress-sensor und verfahren zum ermitteln einer gradienten-kompensierten mechanischen spannungskomponente Active DE102021200720B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102021200720.1A DE102021200720B4 (de) 2021-01-27 2021-01-27 Transistorbasierter stress-sensor und verfahren zum ermitteln einer gradienten-kompensierten mechanischen spannungskomponente
CN202210065951.1A CN114812877A (zh) 2021-01-27 2022-01-20 应力传感器和用于求取梯度补偿的机械应力分量的方法
US17/583,462 US20220236123A1 (en) 2021-01-27 2022-01-25 Transistor-based stress sensor and method for determining a gradient-compensated mechanical stress component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102021200720.1A DE102021200720B4 (de) 2021-01-27 2021-01-27 Transistorbasierter stress-sensor und verfahren zum ermitteln einer gradienten-kompensierten mechanischen spannungskomponente

Publications (2)

Publication Number Publication Date
DE102021200720A1 DE102021200720A1 (de) 2022-07-28
DE102021200720B4 true DE102021200720B4 (de) 2023-08-03

Family

ID=82321099

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021200720.1A Active DE102021200720B4 (de) 2021-01-27 2021-01-27 Transistorbasierter stress-sensor und verfahren zum ermitteln einer gradienten-kompensierten mechanischen spannungskomponente

Country Status (3)

Country Link
US (1) US20220236123A1 (de)
CN (1) CN114812877A (de)
DE (1) DE102021200720B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220020915A1 (en) * 2020-07-17 2022-01-20 Texas Instruments Incorporated On-substrate mechanical stress sensing and compensation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150166327A1 (en) 2010-01-11 2015-06-18 Elmos Semiconductor Ag Micro-electromechanical semiconductor component
DE102015103075A1 (de) 2015-02-20 2016-08-25 Infineon Technologies Ag Detektion und kompensation mechanischer spannungen
US20180059820A1 (en) 2016-08-31 2018-03-01 Synaptics Incorporated Full-bridge strain-gauge array of finger thermal compensation

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3254113B2 (ja) * 1994-08-30 2002-02-04 セイコーインスツルメンツ株式会社 加速度センサ
JP4236992B2 (ja) * 2002-06-24 2009-03-11 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
DE102004003853B4 (de) * 2004-01-26 2009-12-17 Infineon Technologies Ag Vorrichtung und Verfahren zur Kompensation von Piezo-Einflüssen auf eine integrierte Schaltungsanordnung
US20070026599A1 (en) * 2005-07-27 2007-02-01 Advanced Micro Devices, Inc. Methods for fabricating a stressed MOS device
JP4984316B2 (ja) * 2005-08-18 2012-07-25 セイコーエプソン株式会社 半導体装置、電気光学装置及び電子機器
CN100440543C (zh) * 2005-11-01 2008-12-03 清华大学 一种基于绝缘体上硅片的应力传感器芯片
CN101241030A (zh) * 2008-03-10 2008-08-13 清华大学 Mos力敏传感器
JP2016224045A (ja) * 2015-05-29 2016-12-28 セイコーエプソン株式会社 抵抗素子の製造方法、圧力センサー素子の製造方法、圧力センサー素子、圧力センサー、高度計、電子機器および移動体
KR101995331B1 (ko) * 2017-11-29 2019-07-03 충남대학교 산학협력단 트랜지스터의 특성 테스트를 위한 반도체 장치 및 테스트 방법
DE102018111753A1 (de) * 2018-05-16 2019-11-21 Infineon Technologies Ag Konzept zur kompensation einer mechanischen verspannung einer in ein halbleitersubstrat integrierten hallsensorschaltung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150166327A1 (en) 2010-01-11 2015-06-18 Elmos Semiconductor Ag Micro-electromechanical semiconductor component
DE102015103075A1 (de) 2015-02-20 2016-08-25 Infineon Technologies Ag Detektion und kompensation mechanischer spannungen
US20180059820A1 (en) 2016-08-31 2018-03-01 Synaptics Incorporated Full-bridge strain-gauge array of finger thermal compensation

Also Published As

Publication number Publication date
DE102021200720A1 (de) 2022-07-28
US20220236123A1 (en) 2022-07-28
CN114812877A (zh) 2022-07-29

Similar Documents

Publication Publication Date Title
DE102005029464B4 (de) Vorrichtung und Verfahren zum Ermitteln eines Kompensationssignals zum Kompensieren von Piezo-Einflüssen auf eine integrierte Halbleiterschaltung
DE10154495C5 (de) Konzept zur Kompensation der Einflüsse externer Störgrößen auf physikalische Funktionsparameter von integrierten Schaltungen
DE102004003853B4 (de) Vorrichtung und Verfahren zur Kompensation von Piezo-Einflüssen auf eine integrierte Schaltungsanordnung
DE102008051949B4 (de) Integrierte Schaltung mit Belastungserfassungselement
EP2490036B1 (de) Stresssensor zur Erfassung mechanischer Spannungen in einem Halbleiterchip und stresskompensierter Hallsensor
DE102004032484B3 (de) Sensor und Verfahren zum Herstellen eines Sensors
DE202019106894U1 (de) Stromsensor mit integriertem Stromleiter
DE102014212651B4 (de) Widerstandselement mit spezifischem Piezowiderstandskoeffizienten, stresskompensiertes Sensorsystem und Verfahren
DE102015103075B4 (de) Detektion und kompensation mechanischer spannungen
DE112015005195T5 (de) Magnetsensor, Herstellungsverfahren dafür, und ihn verwendender Stromdetektor
DE102008050018A1 (de) Integrierte Magnetsensorschaltung mit Testleiter
DE102021200720B4 (de) Transistorbasierter stress-sensor und verfahren zum ermitteln einer gradienten-kompensierten mechanischen spannungskomponente
DE102018111753A1 (de) Konzept zur kompensation einer mechanischen verspannung einer in ein halbleitersubstrat integrierten hallsensorschaltung
DE102020130164A1 (de) Magnetsensor
DE102005008724B4 (de) Sensor zum Messen eines Magnetfeldes
DE10331096B4 (de) Integrierte Halbleiteranordnung und Verfahren
DE102019133937A1 (de) Stromsensor mit integriertem stromleiter
DE112017007036B4 (de) Widerstandsschaltung, oszillationsschaltung und fahrzeuginterne sensorvorrichtung
DE102016014891B4 (de) Kalibrierungsverfahren für einen Hall-Effekt-Sensor
DE102020206571A1 (de) Vorrichtung und verfahren zum ermitteln einer mechanischen spannungskomponente mittels einer hallsensorschaltung
CH704509A1 (de) Stresssensor zur Erfassung mechanischer Spannungen in einem Halbleiterchip und stresskompensierter Hallsensor.
DE102004015611B4 (de) Vorrichtung und Verfahren zur Offset-Kompensation
DE102004034277B4 (de) Vorrichtung, insbesondere in einer integrierten Schaltungsanordnung, und Verfahren zur Erfassung eines mechanischen Stresszustands in einem Halbleitersubstrat
DE102022120381A1 (de) Baugruppenbelastungssensor basierend auf funktionaler vorrichtung
DE102022124592A1 (de) Halbleiterschaltungsanordnung und verfahren für eine halbleiterschaltungsanordnung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R084 Declaration of willingness to licence
R018 Grant decision by examination section/examining division