CN103531496A - 在半导体芯片器件中的集成缺陷检测及定位系统和方法 - Google Patents

Abstract

本发明涉及在半导体芯片器件中的集成缺陷检测及定位系统和方法。实施例涉及用于半导体芯片中的缺陷检测和定位的系统和方法。在一个实施例中，多个寄存器被布置在半导体芯片中。寄存器的具体数目能够根据所期定位水平而改变，并且该多个寄存器在几何学上分布从而在整个芯片区域或者所期芯片区域诸如中央有源区域之上的缺陷检测和定位在实施例中得以实现。在操作中，缺陷检测和定位例程能够在加电或者其它阶段期间与其它正常的芯片功能并行地运行。在实施例中，寄存器能够是多功能的，因为当不被用于缺陷检测和定位时，它们能够被用于芯片的其它操作功能，并且反之亦然。实施例由此提供快速的局部缺陷检测。

Description

在半导体芯片器件中的集成缺陷检测及定位系统和方法

技术领域

本发明一般地涉及缺陷检测并且更加具体地涉及用于识别和定位半导体芯片器件中的裂纹、缺口和其它物理缺陷的集成缺陷检测系统和方法。

背景技术

在半导体芯片制造中，在单一半导体晶圆上形成大数目的个体半导体芯片器件。在以后的制造阶段中，诸如通过切割、锯切、激光切削或者某种其它物理分离技术，个体器件被从晶圆分离。无论利用这些实例技术还是其它技术，分离都能够通过引起裂纹、缺口或者其它物理损坏或者缺陷而损坏个体半导体芯片的某个百分比。还能够由其它加工和处理或者由其它原因诸如清洁或者封装引起损坏或者缺陷。损坏的具体位置和效应可能是不可预测的。虽然某些这种损坏能够是微小的，但是某些半导体芯片将遭受足以使得它们完全地不可操作的损坏。其它的半导体芯片可以起初运行但是或者在生产线末端（end-of-line）测试期间或者更差地在使用器件期间遭受使得它们失效的缺陷，从而缩短它的寿命。

发明内容

实施例涉及用于半导体器件的缺陷检测系统和方法。

在一个实施例中，一种半导体芯片缺陷检测和定位系统包括：相互隔开并且被信号线相互耦接的多个寄存器；和被耦接到该多个寄存器并且被配置为基于信号是否通过该多个寄存器中的一个或者多个传播而确定在芯片中的缺陷的存在和位置的逻辑电路。

在一个实施例中，一种方法包括：使得信号通过被至少一条信号线相互耦接并且被从半导体芯片中的另一个隔开的多个寄存器传播；根据信号是否通过该多个寄存器沿着该至少一条信号线传播而确定半导体芯片中的缺陷的存在和位置。

在一个实施例中，一种器件包括：用于使得信号通过在半导体芯片中相互隔开并且被至少一条信号线相互耦接的多个寄存器传播的装置；用于基于信号是否通过该多个寄存器传播而确定在半导体管芯的至少一个部分中的缺陷的存在和位置的装置。

附图说明

考虑到结合附图的本发明的各种实施例的以下详细说明，可以更加完全地理解本发明，其中：

图1是根据一个实施例的半导体晶圆的图表。

图2是根据一个实施例的半导体芯片中的裂纹的放大照片。

图3A是包括根据一个实施例的缺陷检测系统的半导体芯片的框图。

图3B是包括根据一个实施例的缺陷检测系统的半导体芯片的框图。

图3C是包括根据一个实施例的缺陷检测系统的半导体芯片的框图。

图4A是包括根据一个实施例的缺陷检测系统的半导体芯片的框图。

图4B是根据一个实施例的半导体芯片缺陷检测系统的一个部分的框图。

图4C是根据一个实施例的半导体芯片缺陷检测系统的框图。

图5是根据一个实施例的半导体芯片缺陷检测系统的框图。

图6是根据一个实施例的半导体芯片缺陷检测系统测试例程的流程图。

图7是包括根据一个实施例的缺陷检测部分的半导体芯片的框图。

图8是根据一个实施例的半导体芯片缺陷检测系统测试例程的流程图。

图9是包括根据一个实施例的缺陷检测部分的半导体芯片的框图。

图10是根据一个实施例的半导体芯片缺陷检测系统测试例程的流程图。

图11A是包括根据一个实施例的多个缺陷检测系统的半导体芯片的框图。

图11B是包括根据一个实施例的多个缺陷检测系统的半导体芯片的框图。

图12A是根据一个实施例的半导体芯片缺陷检测系统测试例程的流程图。

图12B是根据一个实施例的半导体芯片缺陷检测系统测试例程的流程图。

图12C是根据一个实施例的半导体芯片缺陷检测系统测试例程的流程图。

图12D是根据一个实施例的半导体芯片缺陷检测系统测试例程的流程图。

虽然本发明服从于各种修改和可替代形式，但是其细节已经在图中通过实例方式示出并且将予以详细描述。然而，应该理解，意图并非在于将本发明限制于所描述的具体实施例。相反，意图在于涵盖落入如由所附权利要求限定的本发明的精神和范围内的所有的修改、等价形式和可替代形式。

具体实施方式

实施例涉及用于半导体芯片中的缺陷检测和定位的系统和方法。在一个实施例中，多个寄存器被布置在半导体芯片中。寄存器的具体数目能够根据所期定位水平而改变，并且该多个寄存器在几何学上分布从而在整个芯片区域或者所期芯片区域诸如中央有源区域之上的缺陷检测和定位在实施例中得以实现。在操作中，缺陷检测和定位例程能够在加电或者其它阶段期间与其它普通芯片功能并行地运行。在实施例中，寄存器能够是多功能的，因为当不被用于缺陷检测和定位时，它们能够被用于芯片的其它操作功能，并且反之亦然。实施例由此提供快速的局部缺陷检测。

参考图1，描绘了一种半导体晶圆100。能够根据实际上任何半导体制造工艺来加工晶圆100，并且结果是包括被相互耦接的多个个体半导体芯片102的晶圆100。

一旦芯片102完成并且准备用于最后的制造阶段，诸如封装，芯片102便能够被从晶圆100分离或者切割。存在用于切割晶圆100的、很多不同的方式，包括机械锯切、激光切削以及划片和折断。与选择的方法无关，并且尽管非有源边界区域围绕功能或者有源部分被内置于每一个芯片102中从而容纳缺陷，切割过程仍然能够损坏个体芯片102的有源部分。例如，机械锯切能够引起微小的缺口、裂纹或者其它缺陷在个体芯片102的边缘中形成。例如，参考图2。在一个或者多个个体芯片102中的缺陷还能够由加工、处理或者除了切割之外的原因引起。例如，通常的加工、制造、清洁、处理、封装或者某种其它的原因能够产生缺陷。虽然某些缺陷能够是良性的，诸如当缺陷足够靠近芯片102的边缘发生从而不影响芯片102的任何功能部分时，但是其它的缺陷能够是毁灭性的，从而使得芯片102的某些实例完全地失去功能或者经受显著减少的操作寿命，诸如如果小边缘区域裂纹因为温度或者机械应力而随着时间进一步延伸到芯片102中的话。

参考包括图3A、3B和3C的图3，个体芯片102包括邻近芯片102的边缘布置的缺陷检测和定位系统110（“系统110”）。虽然在图3的实施例中芯片102包括单一系统110，但是如这里将在别处讨论地，其它芯片能够包括多个缺陷检测和定位系统。在实施例中，系统110能够与芯片102成一体，即，系统110或者其一个部分能够在晶圆阶段或者其它加工期间形成有芯片102的其它功能电路和元件。

在图3A的实施例中，系统110被邻近芯片102的每一个边缘布置，而在其它实施例中，系统110的至少一个部分能够靠近少于芯片102的所有边缘（例如见图3B）或者邻近芯片102的特定部分诸如中央功能区域（例如见图3C）布置。而且，虽然在图3中系统110被描绘成包括直线，但是在其它实施例中系统110能够包括弯曲、中间拐角、曲线和其它非对称和/或非线性形状。

参考包括图4A、4B和4C的图4，在一个实施例中缺陷检测和定位系统110包括被信号线122和时钟信号线124相互耦接的多个个体寄存器120。为了方便和示例的意图，该多个寄存器120将在这里被一起地称作寄存器120，其中个体寄存器被标注为寄存器120a、寄存器120b…寄存器120n。在实施例中，在图4A中该多个寄存器120被与另一个耦接以形成分别地具有输入和输出Data_IN和Data_OUT的移位寄存器。移位寄存器通过在每一个时钟过渡时将每一个寄存器的内容移位到下一个序列寄存器而操作，例如，通过该多个寄存器120，寄存器120a的内容移位到寄存器120b而寄存器120b的内容移位到寄存器120c，等。在实施例诸如图4B的实施例中，寄存器120能够包括D触发器或者某种其它适当的结构。

在图4A的实施例中，系统110包括被信号线122和时钟信号线124相互耦接的二十四个寄存器，但是这只是实施例的一个实例，并且其它实施例能够包括或多或少的寄存器和/或其它耦接布置。然而，通常寄存器120的具体数目能够与所要测试的总体尺寸或者面积诸如将要对其执行缺陷检测和/或定位的芯片102的一般尺寸或者芯片102的一个部分有关。例如，在某些实施例中，寄存器的数目是至少八个或者更多。然而，通常，更多的寄存器120提供更加精确的缺陷检测和定位。

其它实施例还能够包括将寄存器120相互耦接的、或多或少的信号线122和/或时钟信号线124。在实施例中，信号线122和时钟信号线124中的至少一条包括导线、迹线或者某种其它适当的被配置为使得电信号能够从第一点行进到第二点诸如从寄存器120a行进到寄存器120b等等的结构。

通常，信号线122将每一个寄存器120的数据输出（data-out）插脚与下一个序列寄存器120的数据输入（data-in）插脚耦接。在一个实施例中，在无论哪种技术被用于芯片102的最低层之一，例如，多晶硅或者金属1中实现信号线122（例如，参考图5），从而信号线122尽可能靠近芯片102的边缘并且因此尽可能靠近晶圆100上的锯切或者分离线地定位。如此定位在每一个寄存器120之间，信号线122能够是由于在芯片102的边缘上的缺陷而将被损坏或者破坏的第一个结构，如这里在别处所讨论的那样。在实施例中时钟信号线124能够在任何层中实现，并且如在图4中描绘地通常将在内部布线（route）从而针对缺陷和其它损坏相对更多地受到保护。

再次参考图4B，在实施例中缺陷检测系统110能够包括缓冲器126。缓冲器126能够在在相邻的寄存器120之间的信号线122中结合以在信号线122的更长的部分上增强信号。缓冲器126的使用能够使得寄存器120能够被进一步在芯片102内并且离开边缘地放置，而在实施例中信号线122保持靠近边缘从而是被边缘型缺陷影响的第一个构件。

在其它实施例中，信号线122、时钟信号线124和某些或者所有的该多个寄存器120能够以交替的方式定位。例如，在某些实施例中对于检测而言边缘型缺陷能够是特别感兴趣的，而在其它实施例中对于检测而言另一种类型的缺陷能够是更加感兴趣的。因此，带有为此定位的系统100的、与边缘型缺陷检测有关的实施例不被理解成是限制性的，而是仅仅示例了一个实施例。与这种实施例有关的原理和因素能够外推并且被应用于其它的实施例。例如，信号线122能够位于将要对其执行缺陷检测的芯片102的区域中或者邻近此处，并且该区域能够是边缘区域、功能区域、中央区域或者某些其它区域。

参考图4C，缺陷检测和定位系统110能够包括被耦接到该多个寄存器120的控制电路118。诸如通过向Data_IN提供输入信号，从Data_OUT接收输出信号并且执行在此贯穿地讨论的其它操作，控制电路118能够被配置为总体地管理或者控制寄存器120和系统110的操作。如在图4C的实施例中描绘地，控制电路118能够在芯片120外部并且至少被耦接到寄存器120。在这里讨论的其它实施例中，控制电路118能够处于芯片102和/或寄存器120中或者与其成一体。将在这里在系统110的操作的上下文中更加详细地讨论控制电路118。

参考图5，在另一实施例中芯片102包括被耦接到八个寄存器120a、120b、120c、120d、120e、120f、120g和120h中的每一个的逻辑电路140。在图5中的芯片102中描绘了逻辑电路140，但是在其它实施例中逻辑电路140能够在芯片102外部。如以前讨论地，芯片102能够包括某个其它数目的寄存器120n但是通常将包括至少八个从而寄存器被布置于每一个拐角和侧面上。在这里关于寄存器的任何具体数目诸如八个或者二十四个的讨论因此不被视为限制。在一个实施例中，系统110还包括分别地被耦接到每一个寄存器120a-120h的多个复用器（MUX）150a、150b、150c、150d、150e、150f、150g和150h。MUX 150a-150h使得能够沿着任一方向（即如由来自逻辑电路140的方向信号控制的从Scan-In到Scan-Out的顺时针或者从Scan-Out到Scan-In的逆时针）使用缺陷检测系统110，从而提供另外的测试和缺陷检测选项。在实施例中，图5的系统110能够被耦接到外部控制电路（例如见图4C的控制电路118），或者控制电路能够处于芯片102中，诸如形成逻辑电路140的一个部分，在此情形中Scan-In和Scan_Out虽然未如此在图5中描绘但是被耦接到逻辑电路140。

通常，逻辑电路140能够协调缺陷检测系统110中的测试例程的执行以及其它功能并且能够包括在实施例中用于存储误差、报告或者将由外部器件诸如外部控制电路读出的其它信息的状态寄存器或者其它存储器（未在图5中描绘）。

在操作中，例如在封装之后或者在某个其它时间的、芯片102的生产线末端功能测试中，能够使用缺陷检测系统110执行测试例程。在实施例中，在与芯片102的其它功能操作并行地运行的、芯片102的加电阶段期间执行这个测试，但是这能够在其它实施例中或者在芯片102的特定应用或者实现中改变。例如，能够在启动期间或者在芯片102的寿命期间的其它时间重复测试从而检测新的缺陷或者以前没有检测到和/或不影响某些或者所有的芯片102的操作的初始较小缺陷的扩大。

如以前讨论地，系统110的寄存器120能够包括移位寄存器。在简化实例中并且参考图4或者图5，如果寄存器120a包括逻辑“1”，则在时钟线124上的下一个时钟信号上“1”将经由信号线122而被传送到寄存器120b，从而120b现在存储逻辑“1”并且寄存器120a然后存储在那个时钟信号中被切换到它的输入中的任何逻辑。如本领域技术人员理解地，这能够根据所使用的寄存器或者触发器的具体类型在其它实施例中改变。而且，在其它实施例中，不同类型的触发器、D型或者另外的类型，或者其它类型的寄存器能够被用作寄存器120以形成移位寄存器。在这里讨论的实施例只是不被视为限制的一个示例性实施例。

转向前述简化实例，能够依赖于信号是否从系统110的输入一直到系统110的输出地从一个寄存器传播到下一个（例如从寄存器120a传播到寄存器120b）而检测芯片102中的缺陷。例如，如果逻辑“1”被施加到缺陷检测系统110的Data-IN或者Scan_In而不一直地分别地传播到Data-OUT或者Scan_Out，则很可能在管芯102中某处存在缺陷。

然而，除了缺陷的检测，系统100能够检测在芯片120内的缺陷的位置或者对其定位。回到以上实例，如果逻辑“1”被施加到寄存器120a但是缺陷已经影响了寄存器120b的操作或者已经中断耦接寄存器120a和120b的信号线122的部分，则该多个寄存器120中的每一个的内容能够诸如由图5中的逻辑电路140读出，从而缺陷能够被定位为处于寄存器120a和120b或者在它们之间。对于识别复发的缺陷而言，这能够是特别地有益的。例如，如果大数目的芯片102在特定区域中示出缺陷，则能够存在作为其原因的工艺或者设备问题。虽然传统的缺陷检测方案可能识别到在多个芯片102上存在缺陷，但是它们不能具体地精确定位那些缺陷位于何处并且因此不能识别复发的或者公共的缺陷。

为了讨论的意图，将讨论带有相应的测试例程的系统110的示例性实施例。参考图5和6，将讨论由系统110和逻辑电路140实现的测试例程的一个实例。在该实施例中，逻辑电路140包括被配置为管理系统110的操作和由此执行的测试例程的控制电路，并且Scan_In和Scan_Out被耦接到逻辑电路140。在其它实施例中，如以前讨论地，能够使用在芯片102外部并且被耦接到Scan_In、Scan_Out和逻辑电路140的控制电路（未予描绘）。

在402，寄存器120a-120h被清空。在一个实施例中，402能够由逻辑电路140执行。在实施例中，这个清空能够是可选的，并且寄存器120a-120h的内容（如果有的话）能够替代地被覆写。

在404，方向例如从Scan-In到ScanOut的顺时针或者从ScanOut到ScanIn的逆时针被选择和设定。404的方向选择能够在一个实施例中由逻辑电路140执行并且在各种实施例中能够交替、被随机地选择、根据某种其它方法进行选择或者是可选的。

在406，测试信号，在一个实施例中诸如逻辑“1”，移位到Scan-In或者Scan_Out中。在一个实施例中，406由逻辑电路140执行。在包括八个寄存器120a-120h的一个实施例中，八个“1”在八个时钟周期上被移入，从而每一个寄存器120a-120h存储“1”，如果无缺陷存在的话。能够在其它实施例中使用某个其它测试信号，其中在这里贯穿使用的具体实例仅仅是用于讨论意图的实例。

在408，数据被从每一个寄存器120a-120h读出并且被读入存储寄存器中。在一个实施例中，数据由逻辑电路140从每一个寄存器120a-120h读出并且存储在逻辑电路140的寄存器Data_1中。在一个实施例中，能够检查Data_1的数据以观察是否每一个寄存器120a-120h包含“1”。在一个实施例中，这个检查能够由逻辑电路140执行。如果这样，则无缺陷存在。如果不是这样，则似乎存在某个缺陷，并且逻辑电路140能够提供报警信号或者其其它通知。在实施例中该例程可选地能够在此时终止，直至下一个例程执行。

在另一实施例中，该例程继续，从而沿着另一个方向检查缺陷。这能够是有益的，例如，因为能够存在多个缺陷，并且检查仅仅一个方向能够揭示仅仅一个缺陷。例如，如果在寄存器120b和120c之间存在缺陷，则这能够在402-410检测到，如果在404选择的方向是顺时针的话。然而，如果还在寄存器120g和120h之间存在缺陷，则它将不被检测到，因为在Scan_In处输入的数据将会很可能已经仅仅传播到寄存器120b。而且，反转方向能够提供对于不同测试路径的访问，如果缺陷检测线110的部分穿过芯片102的多个或者不同的层。

因此，在实施例中，寄存器120a-120h可选地在410清空任何数据。在一个实施例中，410能够由逻辑电路140执行。

在404设定的方向在412被反转。在一个实施例中，该方向能够由逻辑电路140设定。

类似于406，在414，八个逻辑“1”在八个时钟周期中移位到Scan_Out中。在一个实施例中，414能够由逻辑电路140执行。

在416，数据被从寄存器120a-120h读出并且存储在第二存储寄存器中。在一个实施例中，数据由逻辑电路140读出并且存储在逻辑电路140的寄存器Data_2中。

在418，Data1和Data2的内容被OR（或运算）从而揭示沿着两个方向检测的任何缺陷的存在和位置。在一个实施例中，418由逻辑电路140执行。能够例如作为生产测试的一个部分或者在某个其它时间实现这种例程。

在图7中描绘了系统110的另一个示例性实施例。类似于图5的实施例，芯片102包括逻辑电路140、八个寄存器120a-120h和分别地与每一个寄存器120a-120h相关联并且将该寄存器120a-120h与逻辑电路140的方向插脚耦接的MUX 150a-150h。图7的实施例还包括分别地与每一个寄存器120a-120h相关联并且在每一个寄存器120a-120h的输出插脚、在逻辑电路140处用于该寄存器的数据插脚和到下一个寄存器120a-120h的另一个MUX 150a-150h的输入之间耦接的第二MUX 160a、160b、160c、160d、160e、160f、160g和160h。这个布置使得能够与寄存器120a-120h并行地加载数据，其中逻辑电路140从寄存器120a-120h读出数据之前沿着任一方向例如顺时针或者逆时针执行单一时钟周期移位。能够在实施例中，例如在芯片102的现场操作中，在生产测试之后并且在操作寿命期间使用这个布置。

还参考图8，将讨论用于由图7的芯片120使用的实例测试例程。虽然在这里参考一幅或者多幅相应的图讨论了实例测试例程，但是能够对于其它的图或者实施例应用或者修改这些和其它例程，并且反之亦然。在所讨论的示例性实施例中，逻辑电路140包括用于实现测试例程并且控制系统110的操作的控制电路，但是在其它实施例中控制电路能够在芯片102外部并且与系统110、Scan_In、Scan_Out和逻辑电路140耦接（例如见图4C）。

在422，寄存器120a-120h可选地被清空任何数据。在一个实施例中，422能够由逻辑电路140执行。

在424，MUX 160a-160h被设为从逻辑电路140获取数据。在一个实施例中，424由逻辑电路140执行。

在426，逻辑“1”值在时钟信号上被加载到每一个寄存器120a-120h中。在一个实施例中，通过分别地经由MUX 160a-160h将该值从逻辑电路140加载到每一个寄存器120a-120h中执行426。能够在其它实施例中使用除了逻辑“1”值之外的信号。

在428，MUX 160a-160h被设为分别地从寄存器120a-120h获取数据。在一个实施例中，428由逻辑电路140执行。

在430，并且在其中方向为顺时针的一个实施例中，逻辑“1”在时钟信号上移位到在Scan-In处的缺陷检测线110中。因此，“1”移位到寄存器120a中，寄存器120a的数据移位到寄存器120b，寄存器120b的数据移位到寄存器120c，等等地到寄存器120h。在一个实施例中，430由逻辑电路140执行。

在432，经由MUC 160a-160h从每一个寄存器读出数据。在一个实施例中，432由逻辑电路140执行。提供“0”而非“1”的任何寄存器120a-120h指示很可能在该寄存器和它应该已经在430从其接收数据的以前寄存器之间存在缺陷，和/或指示一个或者多个寄存器120a-120h难以传输“1”。在432接收的数据可选地存储在寄存器或者存储器中（未予描绘）中的逻辑电路140中和/或在实施例中该例程能够可选地在此时终止。

在434，MUX 160a-160h再次被设为从逻辑电路140获取数据。在一个实施例中，434由逻辑电路140执行。

在436，逻辑“0”被加载到每一个寄存器120a-120h中。在一个实施例中，436经由分别地耦接到寄存器120a-120h的MUX 160a-160h由逻辑电路140执行。

在438，MUX 160a-160h被复位以从寄存器120a-120h获取数据。在一个实施例中，438由逻辑电路140执行。

在440，逻辑“0”在时钟信号上在Scan-In处移位到系统110中。在一个实施例中，逻辑“0”被逻辑电路140移入。因此，“0”移位到寄存器120a中，寄存器120a的数据移位到寄存器120b，寄存器120b的数据移位到寄存器120c，等等地到寄存器120h。再次，在实施例中方向能够是或者顺时针或者逆时针，并且能够与426-432的方向相同或者相反。例如，在一个实施例中，通过由逻辑电路140向MUX 150a-150h发送方向信号，方向能够在438和440之间反转。

在442，逻辑电路140经由MUC 160a-160h从每一个寄存器读出数据。提供“1”的任何寄存器120a-120h指示很可能在该寄存器和它应该在430已经从其接收数据的以前寄存器之间存在缺陷，和/或一个或者多个寄存器120a-120h难以传输“0”。在另一实施例中，或者“1”或者“0”能够在两个测试循环而非如以上讨论地在该两个测试循环之间的切换中使用，或者方向能够被反转，或者能够使用某个其它适当的测试信号。在442接收的数据可选地被存储在逻辑电路140的寄存器或者存储器（未予描绘）中和/或在实施例中该例程能够在此时终止。在实施例中，这个例程的一些或者全部的多次迭代能够即刻地、间歇地或者根据要求重复。

在实施例中，如在这里述及地，系统110能够被实现用于检测在芯片102的多个层中的缺陷。参考图9，在系统110内的信号线122的至少一个部分能够通过芯片102的不同层布线。在图9中，信号线122的某些部分130通过金属1层并且其它部分通过金属0（部分132）和金属2（部分134）层布线。这使得能够检测在芯片102的多个层中的、在多个层之间的或者在其它情形中影响芯片102的多个层的缺陷。

而且，它能够在芯片102的特定实现中提供在特定的层中定制缺陷检测的可能性。例如，如果在芯片102中使用的一个层或者材料更加倾向于存在缺陷，或者如果该层或者另一个层持有敏感或者关键的成分，则能够对于这些因素加以考虑地设计缺陷检测和定位系统110从而在层或者区域中的覆盖得到定制。还能够在层之间，诸如在能够易于存在某些切割缺陷的拐角处，或者在非常简单的单层实现中使用系统110。换言之，能够根据在芯片102的该特定设计或者实现中检测缺陷而定制或者简化的实际上任何芯片102中使用系统110。

在图9中示意的特定的层和材料仅仅是一个实施例的实例，并且本领域技术人员将会理解，系统110的各种实施例和相关的方法对于芯片102的其它技术和组成的适用性。还在图9中描绘了在芯片102上实现的其它电路，诸如模-数转换器（ADC）141、加电复位（POR）和电压控制振荡器（VCO）142、带隙（BG）和唤醒电路144和静电放电（ESD）电路146，但是这个电路能够根据芯片102的具体功能和操作在实施例中改变。

在实施例中，系统110的一些或者全部能够在芯片102内具有多个意图。例如，该多个寄存器120中的一个或者多个能够被用于芯片102中的其它功能，并且能够当这些其它功能不在操作中时实现缺陷检测和定位例程。例如，并且参考图10，在一个实施例中芯片102在602加电，并且在604执行利用缺陷检测和定位系统110的实施例的缺陷检测和定位例程。如果如在这里讨论地被逻辑或者控制电路诸如通过发生和定位检测到，则能够报告缺陷。如果没有检测到缺陷，则该多个寄存器120中的一个或者多个能够被在实施例中同样能够是例如逻辑电路140、外部控制电路118或者某个其它电路（未予描绘）的一个部分的开关或者其它电路切换，或者在其它情形在606转变成在芯片102内的其它功能性，诸如用于用作计数器或者用于某个其它意图。换言之，系统110的寄存器120能够在缺陷检测模式中操作并且然后被切换到在芯片102内的某个其它模式，并且反之亦然。寄存器120能够保持在这个交替功能性中直至在实施例中执行下一次缺陷检测例程。

缺陷检测和定位系统110和与此相关的缺陷检测和定位例程的各种应用是可能的。例如并且参考包括图11A和11B的图11，某些安全关键或者其它系统170如在图11A中包括复制或者冗余电路A和B。如果如在图11A中在实例A和B之一或这两者中实现缺陷检测和定位系统110，则在电路的一个实例例如A中检测的缺陷能够导致系统170转变成另一个实例B的单独使用以维持功能性。

另一个实施例能够应用于相对大的并且因此具有更多的缺陷检查区域的芯片102。参考图11B，描绘了这种芯片102的一个示例性实施例。芯片102包括多个不同的缺陷检测和定位系统110：主系统110和1到n组110a、110b、110c和110n。每一组110-110n能够被不同地确定尺寸或者成形并且覆盖芯片102的、更大或者更小的区域。

类似地，另一个应用能够在包括初级功能电路以及冗余功能电路、功能电路的较低性能版本或者其功能子集的系统中。这种系统能够类似于在图3B中描绘的系统，其中初级电路被系统110包围并且较低性能电路位于芯片102的另一个部分中。还参考图12A，能够在801执行缺陷检测和定位例程。在802询问系统110是否检测到缺陷。在806，如果检测到影响初级电路的操作的缺陷，则芯片102能够转变成使用冗余电路，较低性能或者其它电路直至初级电路缺陷能够得以解决。这个转变能够在实施例中由逻辑电路140，控制电路118或者在芯片102中或者在其外部的某个其它适当的电路执行。如果在初级电路中未检测到缺陷，则初级电路的正常操作能够在804继续。在其中例如在汽车高速行驶时如果初级电路失效则能够是危险的某些汽车应用中或者在影响基本操作或者安全性的某个关键系统中，这种系统能够是有利的。

参考图12B，并且继续讨论上述非限制性的汽车实例，冗余、较低性能或者“安全性”操作模式将会使得能够警告驾驶员操作错误或者故障并且使得汽车能够保持足够操作从而它能够被引导到路边并且安全地停止。例如，在810，系统110和相关电路（例如，逻辑电路140和/或控制电路118或者某个其它电路）执行测试例程。在812询问是否检测到缺陷。如果例程是成功的，则在814使用被测试芯片或者电路部分的正常操作继续。如果例程是不成功的并且检测到缺陷，则能够在816进入如上所述的安全模式。这个、以前的和其它的实例能够在包括航空、医疗、电力技术和其它应用的其它安全关键应用中具有适用性。实施例还能够在较不复杂的环境中，包括在驱动器、放大器和其它基于半导体的电路中，实现。

参考图12C，在另一实施例中，系统110能够允许仅仅在通过测试的芯片102的群或者子群中的功能性。例如并且还参考图11B，如果在820和822，系统110b和110c检测到缺陷并且系统110和110a没有检测到缺陷，则在826，系统110和/或电路140和/或118仅仅能够允许芯片102的与电路110和110a相关联的部分操作。

在又一个实施例中，并且参考图12D，如果在830使用系统110运行缺陷检测例程之后在832检测到缺陷，则在836，逻辑电路140和/或外部电路118能够提供报警、警告或者其它通知。除了缺陷检测，芯片102或者其电路的功能性根据其它实施例之一诸如图12A-12C的那些或者其某个组合能够暂停或者能够继续。当然，还能够作为图12A-12C的实施例以及在这里讨论的其它缺陷检测例程和实施例的一个部分提供警告、报警或者其它通知。

实施例由此提供了提供多个优点的缺陷检测与定位系统和方法。实施例使得能够进行在还使得能够进行故障分析时提供时间和资源节约的、更快的缺陷检测以及缺陷定位。

已经在这里描述了各种实施例的系统、器件和方法。这些实施例是仅仅通过实例方式给出的而非旨在限制本发明的范围。而且，应该理解，已经描述的实施例的各种特征可以被以各种方式组合以产生多个另外的实施例。而且，虽然已经描述了用于由公开的实施例使用的各种材料、尺寸、形状、配置和位置等，但是可以在不超过本发明的范围的情况下利用除了所公开的那些之外的其它材料、尺寸、形状、配置和位置等。

在相关领域中的普通技术人员将会认识到，本发明可以包括比在上述任何个体实施例中示意的更少的特征。在这里描述的实施例并非意在是本发明的各种特征可以以此组合的方式的穷尽性阐述。相应地，实施例不是相互排斥的特征组合；实际上，如本领域普通技术人员理解地，本发明能够包括选自不同的个体实施例的不同的个体特征的组合。而且，除非另有指出，即使当未在这种实施例中描述时，关于一个实施例描述的元件也能够在其它实施例中实现。虽然从属权利要求可能在权利要求中提到与一个或者多个其它权利要求的特殊组合，但是其它实施例还能够包括带有相互依赖的权利要求的主题的从属权利要求的组合或者一个或者多个特征与其它从属或者独立权利要求的组合。在这里提出了这种组合，除非声明并不期望特定的组合。进而，还旨在在任何其它独立权利要求中包括一项权利要求的特征，即便并不直接地使得这项权利要求从属于该独立权利要求。

通过以上文献引用的任何结合受到限制从而并不结合与在这里的清楚公开相违背的任何主题。通过以上文献引用的任何结合进一步受到限制从而不在这里通过引用结合在文献中包括的任何权利要求。通过以上文献引用的任何结合更进一步地受到限制从而不在这里通过引用结合在文献中给出的任何定义，除非在这里被特意地包括。

为了为本发明解释权利要求的意图，特意地期望并不援用根据美国法典第35条第六段112条的规定，除非在权利要求中叙述了具体术语“用于…的装置”或者“用于…的步骤”。

Claims (25)

1.一种半导体芯片缺陷检测和定位系统，包括：

多个寄存器，被相互隔开并且被信号线相互耦接；和

逻辑电路，被耦接到所述多个寄存器并且被配置为基于信号是否通过所述多个寄存器中的一个或者多个传播而确定在芯片中的缺陷的存在和位置。

2.根据权利要求1所述的系统，其中所述系统被布置在半导体芯片中。

3.根据权利要求2所述的系统，其中所述信号线的至少一个部分被邻近所述芯片的边缘布置。

4.根据权利要求1所述的系统，其中所述多个寄存器和所述信号线被布置在半导体芯片中。

5.根据权利要求4所述的系统，其中所述逻辑电路被布置在所述半导体芯片外部。

6.根据权利要求1所述的系统，进一步包括在所述多个寄存器中的相邻的寄存器之间被耦接到所述信号线的至少一个缓冲器。

7.根据权利要求1所述的系统，其中所述逻辑电路被配置为基于信号未能从所述多个寄存器中的第一个寄存器传播到所述多个寄存器中的第二个相邻的寄存器而确定缺陷的位置，其中所述缺陷的位置邻近所述多个寄存器中的第一个寄存器或者第二个相邻的寄存器。

8.根据权利要求1所述的系统，其中所述逻辑电路被配置为提供指示缺陷存在的输出信号。

9.根据权利要求8所述的系统，其中所述输出信号包括缺陷的位置。

10.根据权利要求1所述的系统，其中所述多个寄存器包括至少八个寄存器。

11.根据权利要求10所述的系统，其中所述多个寄存器包括至少二十四个寄存器。

12.根据权利要求1所述的系统，其中所述多个寄存器包括触发器。

13.根据权利要求1所述的系统，其中所述逻辑电路被配置为在所述芯片的启动阶段期间确定缺陷的存在和位置。

14.根据权利要求1所述的系统，其中所述信号线的某些部分被布置在所述芯片的不同的层中。

15.根据权利要求1所述的系统，其中所述逻辑电路被配置为选择所述信号通过所述多个寄存器的传播方向。

16.一种方法，包括：

使得信号通过被至少一条信号线相互耦接并且被从半导体芯片中的另一个隔开的多个寄存器传播；

根据所述信号是否通过所述多个寄存器沿着所述至少一条信号线传播而确定所述半导体芯片中的缺陷的存在和位置。

17.根据权利要求16所述的方法，进一步包括提供所述半导体芯片。

18.根据权利要求16所述的方法，进一步包括沿着所述半导体的边缘布置所述至少一条信号线的至少一个部分。

19.根据权利要求16所述的方法，进一步包括邻近所述芯片的功能区域布置所述至少一条信号线的至少一个部分。

20.根据权利要求16所述的方法，进一步包括在所述芯片的不同的层中布置所述至少一条信号线的至少一个部分。

21.根据权利要求16所述的方法，进一步包括如果所述确定的结果是存在缺陷则使得所述芯片在安全模式中操作。

22.根据权利要求16所述的方法，进一步包括如果所述确定的结果是存在缺陷则使得所述芯片使用被布置在所述芯片的远离缺陷的位置的一个部分中的电路。

23.根据权利要求16所述的方法，进一步包括为除了缺陷检测和定位之外的功能使用所述多个寄存器中的至少一个。

24.根据权利要求13所述的方法，进一步包括如果检测到缺陷则提供输出信号。

25.一种器件，包括：

用于使得信号通过在半导体芯片中相互隔开并且被至少一条信号线相互耦接的多个寄存器传播的装置；

用于基于所述信号是否通过所述多个寄存器传播而确定在所述半导体管芯的至少一个部分中的缺陷的存在和位置的装置。

Images