DE102020130330A1

DE102020130330A1 - Verpackungsmaschine für mikroelektronische Bauteile mit einer Prüfung auf verdeckte mechanische Beschädigungen

Info

Publication number: DE102020130330A1
Application number: DE102020130330.0A
Authority: DE
Inventors: Uwe Rinsche; Carsten Wiemann; Armin Kemna
Original assignee: Elmos Semiconductor SE
Current assignee: Elmos Semiconductor SE
Priority date: 2020-11-17
Filing date: 2020-11-17
Publication date: 2022-05-19

Abstract

Die Erfindung betrifft ein Verfahren und zugehörige Vorrichtungen zum Verhindern der Verpackung mechanisch beschädigter mikroelektronischer Bauteile, die Halbleiterkristalle umfassen, in sogenannte Tapes, die zur Beschickung automatischer Bauteilbestückungsautomaten für die Herstellung gedruckter Schaltungen dienen. Das Verfahren umfasst das Bereitstellen der Verpackungsmaschine, der zu liefernden mikroelektronischen Bauteile, des Transportverpackungsmaterials und einer Datenbank mit Produktionsdaten für jedes Bauteil. Bevorzugt jedes der zu verpackenden Bauteile verfügt dabei über eine Testschnittstelle, die den Zugriff auf ein Bauteilidentifikationsregister des Bauteils erlaubt. Das Bauteilidentifikationsregister ist mit einer für Bauteilseriennummer programmiert. Mit Hilfe der Bauteilseriennummer werden bauteilspezifische Produktionsdaten in der Datenbank zugeordnet. Das Bauteil verfügt über einen Kristallbruchsensor (DCS). In dem Verfahren erfolgen ein Kontaktieren der Testschnittstelle und ein Auslesen der im Bauteilidentifikationsregister (IDR) vorhandenen Bauteilseriennummer, das Bereitstellen der entsprechenden Produktionsdaten, der Vergleich dieser Produktionsdaten mit Vorgabewerten und ggf.. der Verwurf von Bauteilen, die diesen Vorgabewerten nicht in vorgegebener Weise entsprechen. Ansonsten erfolgt die Verpackung von Bauteilen, die diesen Vorgabewerten entsprechen, in dem Transportverpackungsmaterial. Dabei erfolgt das Auslesen der Bauteilidentifikationsregister (IDR) vorhandenen Bauteilseriennummer unter Benutzung zumindest eines Kristallbruch-Sensors (DCS) der Art erfolgt, dass das Auslesen der Bauteilidentifikationsregister (IDR) vorhandenen Bauteilseriennummer im Falle eines Kristallbruchs bzw. der besagten anderen mechanischen Beschädigung nicht möglich ist.

Description

Oberbegriff
Die Erfindung richtet sich auf eine Verpackungsmaschine für mikroelektronische Bauteile mit einer Prüfung auf verdeckte mechanische Beschädigungen und das zugehörige mechanische Bauteil sowie eine zugehörige Testschnittstelle.
Allgemeine Einleitung
Der Erfindung liegt das Problem zugrunde, dass bei der Fertigung mikroelektronischer Schaltungen die zur Handhabung der mikroelektronischen Schaltung während des Tests eingesetzten Vorrichtungen diese mikroelektronischen Schaltungen nach dem Absolvieren des letzten elektrischen Tests in einem Testsystem beschädigen können. So kann es dann zur Auslieferung beschädigter Bauteile kommen. Dies ist ganz besonders kritisch, weil eine mechanische Beschädigung am äußeren Gehäuse des mikroelektronischen Bauteils nicht unbedingt erkennbar ist. Aus dem Stand der Technik sind Die-Bruch-Sensoren bereits bekannt. Als Beispiele solcher Sensoren können die Schriften US 9 984 945 B2 , US 9 698 107 B2 , US 9 557 376 B2 , US 9 070 683 B2 , US 10 168 387 B2 , US 2011 0 221460 A1 aufgeführt werden. Diese Liste ist bei weitem nicht vollständig.
Aus dem Stand der Technik ist das JATAG-Protokoll bekannt. Das JTAG-Protokoll hat sich zu einer der führenden Hilfsmittel bei der Programmierung, dem Test, dem Debugging und der Emulation von integrierten Schaltkreisen entwickelt. In einem Verfahren, das als Boundary-Scan-Verfahren bezeichnet wird, kann ein Host-Prozessor, den Zustand einer integrierten Schaltung kontrollieren. Insbesondere ist der Host-Prozessor als Bus-Master über eine spezielle Schnittstelle, die JTAG-Schnittstelle nach IEEE 1149 Standard, in der Lage, die integrierte Schaltung als Busknoten geeignet zu programmieren und ggf. zu initialisieren. Des Weiteren ist der Host-Prozessor als Bus-Master in der Lage, den Zustand der integrierten Schaltung nach einer vorbestimmten Anzahl von Systemtaktperioden der JTAG-Schnittstelle nach IEEE 1149 Standard oder bei Erkennung eines vorbestimmten Ereignisses auszulesen oder während des Betriebs der integrierten Schaltung, also des Busknotens, abzuändern. Dies umfasst auch das Anhalten der integrierten Schaltung oder den zwangsweisen Wechsel in andere Zustände oder das Ändern von Speicherinhalten. Das JTAG-Protokoll ist eine Punkt-zu-Punkt-Verbindung.
Eine standardgemäße JTAG-Schnittstelle nach IEEE 1149 Standard verfügt über einen Testdaten-Port mit typischerweise vier Testanschlüssen:

1. mindestens einen seriellen Dateneingang (Testdateneingang) TDI,
2. mindestens einen seriellen Datenausgang (Testausgang) TDO,
3. mindestens einen Mode-Eingang (Testmode-Eingang) TMS,
4. mindestens einen Takteingang (Testtakteingang) TCK,
5. einen optionalen Rücksetzeingang (Testrücksetzeingang) TRST.

Da das Verfahren seit mehreren Jahrzehnten bekannt ist, wird an dieser Stelle auf die entsprechende Fachliteratur und auf die entsprechenden Patent- und Offenlegungsschriften verwiesen (IEEE 1149 Standards).
Hier sei nur so viel kurz beschrieben: Das JTAG-Protokoll nach IEEE 1149 Standard umfasst im Basisstandard fünf Signalgruppen, die zwischen der Emulationseinheit, die den Host-Prozessor enthält und damit als Bus-Master fungiert, und der integrierten Schaltung als Slave, im Folgenden jeweils mit Busknoten bezeichnet, ausgetauscht werden. Das TCK-Signal stellt den Systemtakt dar und synchronisiert zeitlich die interne Zustandsmaschine des Test-Controllers (TAPC) der JTAG-Testschnittstelle nach IEEE 1149 Standard der integrierten Schaltung. Das TMS-Signal steuert den Zustand dieses Test-Controllers (TAPC) der JTAG-Schnittstelle des Busknotens. Je nach Zustand des Test-Controllers (TAPC) führt die JTAG-Testschnittstelle des Busknotens unterschiedliche Operationen durch. Der TDI-Eingang stellt einen seriellen Dateneingang dar. Der TDO-Ausgang stellt einen seriellen Datenausgang dar. Die beiden Eingänge TMS und TDI werden typischerweise aber nicht notwendigerweise mit der steigenden TCK-Flanke abgetastet. Der Datenausgang (TDO) wechselt sein Datum typischerweise ebenfalls mit der fallenden Flanke des TCK-Signals. Die TCK-, TMS- und TDI-Einzelsignale bilden im Stand der Technik die Testdateneingangssignale. In dem Zusammenhang dieser Offenbarung bilden sie die Dateneingangssignale. Das TDO-Signal stellt das Ausgangssignal dar. Mit der steigenden Systemtaktflanke (TCK-Flanke) und bei geeigneter Einstellung eines Test-Controller (TAPC) internen Instruktionsregisters (IR) werden die Daten seriell über den seriellen Dateneingang TDI in verschiedene Schieberegisterketten, sogenannte Scan-Pfade, in die integrierte Schaltung hinein verschoben. Gleichzeitig wird der ursprüngliche Inhalt der betreffenden Scan-Kette am seriellen Datenausgang (TDO) ausgegeben. Hierbei können Zustandsvektoren endlicher Automaten innerhalb der integrierten Schaltung Teil der Scan-Kette sein. Somit ist eine Änderung der Inhalte und Zustände bzw. die Kontrolle dieser Inhalte und Zustände der Speicherzellen der Scan-Ketten über diese Schnittstelle im Stand der Technik leicht möglich. Hier sei nochmals auf die Fachliteratur verwiesen.
Figur 1 (Stand der Technik)
1 zeigt das standardisierte Zustandsdiagramm für einen JTAG-Test-Controller (TAPC) entsprechend dem Stand der Technik und der relevanten Normen. Nach dem Zurücksetzen des Systems befindet sich der Test-Controller (TAPC) in dem Zustand „Test-Logik zurücksetzen“ (TLR). In diesem verbleibt er, solange das Test-Mode-Signal (TMS) 1 ist. Wird das Test-Mode-Signal (TMS) 0, so wechselt der Test-Controller (TAPC) synchron zum Systemtakt (TCK) in den „Wartezustand“ (RUN). In diesem verbleibt der Test-Controller (TAPC), bis am Test-Mode-Signal (TMS) eine 1 anliegt. Dann wechselt der Test-Controller (TAPC) in den Zustand „Start des Datenregisterschiebens“ (SDRS). Sofern das Test-Mode-Signal (TMS) auch beim nächsten Mal wieder eine 1 zeigt, wechselt der Test-Controller (TAPC) dann in den Zustand „Start Instruktionsregisterschieben“ (SIRS). Sofern auch dann mit dem nächsten Takt wieder eine 1 auf dem Test-Mode-Signal (TMS) anliegt, wechselt der Test-Controller (TAPC) wieder in den Zustand „Testlogik zurücksetzen“ (TLR) und setzt die Datenschnittstellenlogik zurück.
Liegt jedoch im Zustand „Start des Instruktionsregisterschiebens“ (SIRS) eine 0 auf dem Test-Mode-Signal (TMS) vor, so wechselt der Test-Controller (TAPC) in den Zustand „Instruktionsregisterdaten laden“ (CIR) in dem die Daten, die in einem Instruktionsschattenregister verfügbar sind, in das Instruktionsregister (IR) geladen werden. Insofern ist das Instruktionsregister (IR) ein zweistufiges Register, bei dem der Vordergrund durch ein Schieberegister gebildet wird und die eigentlichen Daten sich in einem Schattenregister befinden, das nur in diesem Zustand gelesen wird. Das Schieberegister des Instruktionsregisters (IR) dient der Zu- und Abführung der Daten, während das Schattenregister des Instruktionsregisters (IR) die eigentlichen, gültigen Daten enthält. Diese Zweistufigkeit gilt für alle Register, insbesondere auch die Datenregister (DR), der JTAG-Schnittstelle, auch die im Folgenden beschriebenen erfindungsgemäßen Register der erfindungsgemäßen Schnittstelle. Ggf. kann das Schattenregister des Instruktionsregisters (IR) noch ganz oder teilweise in eines für Lese- und eines für Schreibvorgänge unterteilt sein. Weitere Sichtbarkeits- und Zugriffsmöglichkeitenänderungen in Abhängigkeit von inneren Zuständen sind natürlich möglich. Liegt im Zustand „Instruktionsregisterdaten laden“ (CIR) beim nächsten Takt des Test-Mode-Signals (TMS) eine 1 an, so springt der Test-Controller (TAPC) direkt in den später beschriebenen Zustand „Instruktionsregister Exit 1“ (EIR1). Liegt jedoch ein 0 an, so wechselt der Test-Controller (TAPC) in den Zustand „Schieben Instruktionsregister“ (SIR) in dem er verbleibt, solange eine 0 am Test-Mode-Signal (TMS) anliegt. Nur in diesem Zustand wird das Schieberegister des Instruktionsregisters (IR) in der Funktion eines Schieberegisters betrieben und sein Dateninhalt mit jedem Takt des Systemtakts (TCK) um ein Bit in Richtung auf den seriellen Datenausgang (TDI) verschoben, mit dem die letzte Speicherzelle des Schieberegisters des Instruktionsregisters (IR) verbunden ist. Das Schattenregister des Instruktionsregisters (IR) wird natürlich nicht diesem Schiebevorgang unterworfen. Die am Dateneingang (TDI) anliegende Dateninformation wird mit jedem Takt des Systemtakts (TCK) in die erste Zelle des Schieberegisters des Instruktionsregisters (IR) geladen und von dort während des Schiebens mit jedem weiteren Takt weiterbefördert. Sofern aber bei einem Takt eine 1 an dem Test-Mode-Signal anliegt, verlässt der Test-Controller (TAPC) den Zustand „Instruktionsregister schieben“ (SIR) und wechselt in den schon zuvor erwähnten Zustand „Instruktionsregister Exit 1“ (EIR1). Sofern wieder eine 1 beim nächsten Takt des Systemtakts (TCK) anliegt, wechselt der Test-Controller (TAPC) in den Zustand „Instruktionsregister schreiben“ (UIR2) bei dem der Wert, des Schieberegisterteils des Instruktionsregisters (IR) in das Schattenregister des Instruktionsregisters (IR) geschrieben wird. Liegt jedoch im Zustand „Instruktionsregister Exit 1“ (EIR1) eine 0 am Test-Mode-Signal (TMS) an, so wechselt der Test-Controller (TAPC) in den Zustand „Pause Instruktionsregister“ (PIR), wo er verbleibt, solange eine 0 am Test-Mode-Signal (TMS) anliegt. Liegt im Zustand „Pause Instruktionsregister“ (PIR) eine 1 auf dem Test-Mode-Signal (TMS) an, so wechselt der Test-Controller (TAPC) in den Zustand „Instruktionsregister Exit 2“ (EIR2). Sofern mit dem nächsten Systemtakt (TCK) eine 0 auf dem Test-Mode-Signal (TMS) anliegt, wechselt der Test-Controller (TAPC) wieder zum bereits beschriebenen Zustand „Instruktionsregister schieben“ (SIR) zurück. Sofern jedoch im Zustand „Instruktionsregister Exit 2“ (EIR2) mit dem nächsten Systemtakt (TCK) eine 1 auf dem Test-Mode-Signal (TMS) anliegt, wechselt der Test-Controller (TAPC) in den Zustand „Instruktionsregister schreiben“ (UIR2). Im darauffolgenden Takt wechselt der Test-Controller (TAPC) in den Zustand „Start des Datenregisterschiebens"(SDRS), wenn bei diesem Takt eine 1 auf dem Test-Mode-Signal (TMS) anliegt, und in den Zustand „Warten“ (RUN), wenn eine 0 anliegt.
Liegt im Zustand „Start des Datenregisterschiebens“ (SDRS) eine 0 auf dem Test-Mode-Signal (TMS) vor, so wechselt der Test-Controller (TAPC) in den Zustand „Datenregisterdaten laden“ (CDR) in dem die Daten, die in einem Datenschattenregister verfügbar sind, in das jeweilige Datenregister (DR) geladen werden. Welches Datenregister (DR) von mehreren Datenregistern ausgewählt wird, bestimmen dabei standardgemäß zumindest ein Teil der gültigen Bits des Schattenregisters des Datenregisters (DR). Auch hier ist typischerweise das Datenregister (DR) ein zweistufiges Register, bei dem der Vordergrund durch ein Schieberegister gebildet wird und die eigentlichen Daten sich in einem Schattenregister befinden, das nur in diesem Zustand gelesen wird. Das Schieberegister des Datenregisters (DR) dient auch hier der Zu- und Abführung der Daten, während das Schattenregister des Datenregisters (DR) die eigentlichen Daten enthält. Diese Zweistufigkeit gilt ja, wie gesagt, für alle Register der JTAG-Schnittstelle, auch die im Folgenden beschriebenen erfindungsgemäßen Register der erfindungsgemäßen Schnittstelle, die standardgemäß als Datenregister (DR) ausgeführt werden. Ggf. Kann das Schattenregister des Datenregisters (DR) wieder ganz oder teilweise in eines für Lese- und eines für Schreibvorgänge unterteilt sein. Weitere Sichtbarkeits- und Zugriffsmöglichkeitenänderungen in Abhängigkeit von inneren Zuständen sind natürlich auch hier möglich. Liegt im Zustand „Datenregisterdaten laden“ (CDR) beim nächsten Takt des Test-Mode-Signals (TMS) eine 1 an, so springt der Test-Controller (TAPC) direkt in den später beschriebenen Zustand „Datenregister Exit 1“ (EDR1). Liegt jedoch ein 0 an, so wechselt der Test-Controller (TAPC) in den Zustand „Schieben Datenregister“ (SDR) in dem er verbleibt, solange eine 0 am Test-Mode-Signal (TMS) anliegt. Nur in diesem Zustand und sonst nicht wird das Schieberegister des Datenregisters (DR) in der Funktion eines Schieberegisters betrieben und sein Dateninhalt wird mit jedem Takt des Systemtakts (TCK) um ein Bit in Richtung auf den seriellen Datenausgang (TDI) verschoben, mit dem die letzte Speicherzelle des Schieberegisters des Datenregisters (DR) verbunden ist. Das Schattenregister des Datenregisters (DR) wird natürlich nicht diesem Schiebevorgang unterworfen. Die am Dateneingang (TDI) anliegende Dateninformation wird mit jedem Takt des Systemtakts (TCK) in die erste Zelle des Schieberegisters des Datenregisters (DR) geladen und von dort während des Schiebens mit jedem weiteren Takt weiterbefördert. Sofern aber bei einem Takt eine 1 an dem Test-Mode-Signal (TMS) anliegt, verlässt der Test-Controller (TAPC) den Zustand „Datenregister schieben“ (SDR) und wechselt in den schon zuvor erwähnten Zustand „Datenregister Exit 1“ (EDR1). Sofern wieder eine 1 beim nächsten Takt des Systemtakts (TCK) anliegt, wechselt der Test-Controller (TAPC) in den Zustand „Datenregister schreiben“ (UIR2) bei dem der Wert, des Schieberegisterteils des Datenregisters (DR) in das Schattenregister des Datenregisters (DR) geschrieben wird. Liegt jedoch im Zustand „Datenregister Exit 1“ (EDR1) eine 0 am Test-Mode-Signal (TMS) an, so wechselt der Test-Controller (TAPC) in den Zustand „Pause Datenregister“ (PDR), wo er verbleibt, solange eine 0 am Test-Mode-Signal (TMS) anliegt. Liegt im Zustand „Pause Datenregister“ (PDR) eine 1 auf dem Test-Mode-Signal (TMS) an, so wechselt der Test-Controller (TAPC) in den Zustand „Datenregister Exit 2“ (EDR2). Sofern mit dem nächsten Systemtakt (TCK) eine 0 auf dem Test-Mode-Signal (TMS) anliegt, wechselt der Test-Controller (TAPC) wieder zum bereits beschriebenen Zustand „Datenregister schieben“ (SDR) zurück. Sofern jedoch im Zustand „Datenregister Exit 2“ (EDR2) mit dem nächsten Systemtakt (TCK) eine 1 auf dem Test-Mode-Signal (TMS) anliegt, wechselt der Test-Controller (TAPC) in den Zustand „Datenregister schreiben“ (UDR2). Im darauffolgenden Takt wechselt der Test-Controller (TAPC) in den Zustand „Start des Datenregisterschiebens“ (SDRS), wenn bei diesem Takt eine 1 auf dem Test-Mode-Signal (TMS) anliegt, und in den Zustand „Warten“ (RUN), wenn eine 0 anliegt.
Es ist besonders sinnvoll dieses Zustandsschema des IEEE 1149 JTAG-Standards zu verwenden, um kompatibel zu dem bereits großflächig im Einsatz befindlichen Standard auf Software-Eben zu bleiben. Natürlich sind Abweichungen von diesem JTAG-Standard denkbar. Bei der Beschreibung der Erfindung setzen wir aber voraus, dass dieser JTAG-Standard für das Zustandsdiagramm des Test-Controllers (TAPC) eingehalten wird.
Aufgabe
Dem Vorschlag liegt daher die Aufgabe zugrunde, eine Lösung zu schaffen die die obigen Nachteile des Stands der Technik nicht aufweist und weitere Vorteile aufweist.
Diese Aufgabe wird durch eine Vorrichtung nach Anspruch 2 bis 5 und 9 bis 13 und ein Verfahren nach Anspruch 1 und 6 bis 8 gelöst.
Lösung der Aufgabe
Es wird ein Verfahren zum Verhindern der Verpackung mechanisch beschädigter mikroelektronischer Bauteile, die Halbleiterkristalle umfassen, vorgeschlagen. Ein beispielhaftes Verfahren umfasst das Bereitstellen einer Verpackungsmaschine, das Bereitstellen der zu liefernden mikroelektronischen Bauteile in der Verpackungsmaschine, das Bereitstellen des Transportverpackungsmaterials in der Verpackungsmaschine, das Bereitstellen einer Datenbank mit Produktionsdaten für jedes Bauteil. Voraussetzung für die Anwendbarkeit des vorgeschlagenen Verfahrens ist, dass jedes Bauteil über eine Testschnittstelle, insbesondere eine JTAG-Testschnittstelle, mit nicht mehr als 4 Anschlüssen verfügt und dass diese Testschnittstelle den Zugriff auf ein Bauteilidentifikationsregister (IDR) der zu verpackenden mikroelektronischen Bauteile erlaubt. Das Bauteilidentifikationsregister ist typischerweise ein nichtflüchtiger Speicher. Das Bauteilidentifikationsregister (IDR) eines jeden mikroelektronischen Bauteils, das verpackt werden soll, sollte in einem der vorhergehenden Produktionsschritte mit einer für das mikroelektronische Bauteil individuellen Bauteilseriennummer programmiert oder versehen worden sein. In den vorhergehenden Produktionsschritten wurden bevorzugt Produktionsdaten dieses mikroelektronischen Bauelements in einer Datenbank abgelegt. Mit der Bauteilseriennummer kann dann auf diese Daten referenziert werden. Beispielsweise kann bestimmt werden, dass das Bauteil durch die Verpackungsmaschine nur dann verpackt wird, wenn das Bauteil alle Produktionstestschritte bis zu diesem Verpackungsschritt erfolgreich durchlaufen hat und die Verarbeitung und/oder Lieferung dieses Bauteils nicht gesperrt ist. Jedem der mikroelektronischen Bauteile sind mit Hilfe seiner Bauteilseriennummer bevorzugt somit bauteilspezifische Produktionsdaten in der Datenbank zugeordnet. Zumindest ein, bevorzugt jeder Halbleiterkristall in dem mikroelektronischen Bauteil, verfügt über einen Kristallbruchsensor (DCS). Das Verfahren umfasst das Kontaktieren der Testschnittstelle und das Versorgen der Testschnittstelle und des Bauteilidentifikationsregisters mit elektrischer Energie im Rahmen dieser Kontaktierung. Es erfolgt bevorzugt das Auslesen der im Bauteilidentifikationsregister (IDR) vorhandenen Bauteilseriennummer und das Bereitstellen der zu dieser Bauteilseriennummer gehörenden vorhandenen Produktionsdaten aus der besagten Datenbank. Sodann erfolgt der Vergleich dieser Produktionsdaten mit Vorgabewerten und/oder vorgegebenen Wertebereichen und/oder vorgegebenen Wertemöglichkeiten (Szenarien). Beispielsweise können verschiedene Routen für Material innerhalb einer Produktion erlaubt sein. Diese Routen stellen erlaubte Szenarien dar, die überprüft werden können. Es erfolgt dann der Verwurf von mikroelektronischen Bauteilen, die diesen Vorgabewerten und oder vorgegebenen Wertebereichen und/oder vorgegebenen Wertemöglichkeiten (Szenarien) nicht in vorgegebener Weise entsprechen bzw. die Verpackung von mikroelektronischen Bauteilen, die diesen Vorgabewerten und oder vorgegebenen Wertebereichen und/oder vorgegebenen Wertemöglichkeiten (Szenarien) in vorgegebener Weise entsprechen. Die Verpackung erfolgt dabei in dem bereitgestellten Transportverpackungsmaterial, beispielsweise einem Tape für vollautomatische Bestückungsanlagen für die Herstellung gedruckter Schaltungen.
Das Verfahren zeichnet sich dadurch aus, dass das Auslesen der im Bauteilidentifikationsregister (IDR) vorhandenen Bauteilseriennummer unter Benutzung zumindest eines Kristallbruch-Sensors (DCS) zumindest eines Halbleiterkristalls des Bauteils in der Art erfolgt, dass das Auslesen der im Bauteilidentifikationsregister (IDR) vorhandenen Bauteilseriennummer im Falle eines Kristallbruchs nicht möglich ist.
Um dieses Verfahren zu ermöglichen, ist eine geeignete Testschnittstelle für die im Verpackungsprozess zu überprüfenden mikroelektronischen Bauelemente erforderlich. Es handelt sich um eine Testschnittstelle (3), insbesondere eine modifizierte JTAG-Testschnittstelle, die für die Prüfung einer mikroelektronischen Schaltung, insbesondere in einer Verpackungsmaschine, vorgesehen ist. Die Testschnittstelle ist bevorzugt mit einem Test-Controller (TAPC), mit einem Instruktionsregister (IR), mit einem Instruktionsdekoder (IRDC), mit einem ersten Multiplexer (MUX1), mit einem zweiten Multiplexer (MUX2), mit einem zweiten Bypass-Register (BR2), mit einem seriellen Testdateneingang (TDI) und mit einem seriellen Testdatenausgang (TDO) versehen. Die Testschnittstelle zeichnet sich dadurch aus, dass die Konfiguration der Testschnittstelle mittels des Test-Controllers (TAPC), des Instruktionsregisters (IR), des Instruktionsdekoders (IRDC), des zweiten Multiplexers (MUX2) und des ersten Multiplexers so eingestellt werden kann, dass ein serieller Testdatenstrom zwischen dem seriellen Testdateneingang (TDI) und dem seriellen Testdatenausgang über das zweite Bypass-Register (BR2) und einen Kristallbruchsensor (DCS) geführt wird.
Eine andere mögliche Testschnittstelle für die im Verpackungsprozess zu überprüfenden mikroelektronischen Bauelemente (2), insbesondere eine modifizierte JTAG-Testschnittstelle, für die Prüfung einer mikroelektronischen Schaltung, insbesondere in einer Verpackungsmaschine, versehen mit einem Test-Controller (TAPC), mit einem Instruktionsregister (IR), mit einem Instruktionsdekoder (IRDC), mit einem ersten Multiplexer (MUX1), mit einem zweiten Multiplexer (MUX2), mit einem seriellen Testdateneingang (TDI) und mit einem seriellen Testdatenausgang (TDO). Diese Testschnittstelle zeichnet sich dann dadurch aus, dass die Konfiguration der Testschnittstelle mittels des Test-Controllers (TAPC), des Instruktionsregisters (IR), des Instruktionsdekoders (IRDC), des ersten Multiplexers (MUX1) und des zusätzlichen Multiplexers (ZMUX) so eingestellt werden kann, dass ein serieller Testdatenstrom zwischen dem seriellen Testdateneingang (TDI) und dem seriellen Testdatenausgang (TDO) vom Ausgang des ersten Multiplexers (MUX1) über einen Kristallbruchsensor (DCS) und den zusätzlichen Multiplexer (ZMUX) zum seriellen Testdatenausgang (TDO) geführt wird und dass die Konfiguration der Testschnittstelle mittels des Test-Controllers (TAPC), des Instruktionsregisters (IR), des Instruktionsdekoders (IRDC), des ersten Multiplexers (MUX1) und des zusätzlichen Multiplexers (ZMUX) so eingestellt werden kann und insbesondere nach einem Zurücksetzen des Test-Controllers (TAPC) und des Instruktionsregisters (IR) so eingestellt ist, dass ein serieller Testdatenstrom zwischen dem seriellen Testdateneingang (TDI) und dem seriellen Testdatenausgang (TDO) vom Ausgang des ersten Multiplexers (MUX1) nicht über einen Kristallbruchsensor (DCS) und den zusätzlichen Multiplexer (ZMUX) zum seriellen Testdatenausgang (TDO) geführt wird, sondern direkt vom Ausgang des ersten Multiplexers (MUX1) und den zusätzlichen Multiplexer (ZMUX) direkt zum seriellen Testdatenausgang (TDO) geführt wird.
Ein geeignetes mikroelektronisches Bauteil zeichnet sich somit dadurch aus, dass es eine Testschnittstelle umfasst, die das Umschalten der Empfindlichkeit der Testschnittstelle durch Verwendung eines zuschaltbaren Kristallbruchsensors, wie zuvor beschrieben ermöglicht.
Bevorzugt werden solche Testschnittstellen dann in die zu überprüfenden mikroelektronischen Bauteile eingebaut. Es handelt sich um ein mikroelektronisches Bauteil mit einer JTAG-Testschnittstelle wobei bei diesen Bauteilen in dem Instruktionsregister (IR) ein Test-Befehl und/oder eine Befehlskomponente, z.B. in Form zu setzender oder zu löschender Registerbits in dem Datenwort des Instruktionsregisters (IR), vorgesehen ist, der die JTAG-Testschnittstelle veranlasst, die seriellen Ausgangsdaten der JTAG-Testschnittstelle nicht auf direktem Wege über den seriellen Testausgang (TDO) auszugeben, sondern erst nach Übertragung über eine als Kristallbruchsensor (DCS) dienende Leitung über den seriellen Testausgang (TDO) auszugeben.
Bei einem anderen Verfahren zur Verpackung mikroelektronischer Bauteil der Art, wie sie zuvor beschrieben wurden, erfolgt das Auslesen von Testdaten aus der seriellen Testschnittstelle über den seriellen Testdatenausgang (TDO) unter Benutzung zumindest eines Kristallbruchsensors (DCS) zumindest eines Halbleiterkristalls des jeweiligen mikroelektronischen Bauteils in der folgenden Weise: In einem ersten Schritt erfolgt eine Initialisierung des mikroelektronischen Bausteins in der Verpackungsmaschine in der Art, dass eine Programmierung des Instruktionsregisters (IR) der Testschnittstelle mit dem Test-Befehl und/oder der Befehlskomponente erfolgt, die die Testschnittstelle veranlasst, die seriellen Ausgangsdaten der Testschnittstelle des betreffenden mikroelektronischen Bausteins über einen Kristallbruchsensor (DCS) über den seriellen Testausgang (TDO) auszugeben. Erst nach dieser Initialisierung erfolgt das Auslesen von bekannten Daten innerhalb der Datenregister der Testschnittstelle über den seriellen Testdatenausgang (TDO) der Testschnittstelle und damit über den Kristallbruchsensor (DCS). Im Falle eines Kristallbruchs ist dieses Auslesen über den Kristallbruchsensor (DCS) nicht möglich. Typischerweise erfolgt zum Erkennen von Fehlern der Vergleich der am seriellen Testdatenausgang (TDO) ausgegebenen Daten mit den erwarteten Daten. Im Falle eines Kristallbruchs sollte der Testdatenausgang (TDO) einen konstanten Pegel zeigen. Es erfolgt dann ein Verwurf des mikroelektronischen Bausteins durch die Verpackungsmaschine, wenn die erwarteten Daten nicht mit den ausgegebenen Daten übereinstimmen oder in einer nicht zulässigen Weise von den erwarteten Daten abweichen, bzw. eine Verpackung des mikroelektronischen Bausteins, beispielsweise in ein Tape für vollautomatische Bestückungsmaschinen, durch die Verpackungsmaschine, wenn die erwarteten Daten mit den ausgegebenen Daten übereinstimmen oder nur in einer zulässigen Weise von den erwarteten Daten abweichen.
Bei einem weiteren vorgeschlagenen Verfahren zur Verpackung eines mikroelektronischen Bauteils, wie oben beschrieben, erfolgt das Auslesen von Testdaten aus der seriellen Testschnittstelle über den seriellen Testdatenausgang (TDO) unter Benutzung zumindest eines Kristallbruchsensors (DCS) zumindest eines Halbleiterkristalls des mikroelektronischen Bauteils in der folgenden Weise:

Nach der initialen Programmierung des Instruktionsregisters (IR) der Testschnittstelle mit dem Test-Befehl und/oder der Befehlskomponente, die die Testschnittstelle veranlasst, die seriellen Ausgangsdaten der Testschnittstelle des Bausteins über einen Kristallbruchsensor (DCS) über den seriellen Testausgang (TDO) auszugeben, erfolgt das Auslesen von bekannten Daten innerhalb der Datenregister der Testschnittstelle über den seriellen Testdatenausgang (TDO) der Testschnittstelle und damit über den Kristallbruchsensor (DCS). Nun aber werden diese ausgegebenen Daten zur Ermittlung referenzierter Daten, typischerweise Produktionsdaten des mikroelektronischen Bausteins, aus einer Datenbank verwendet. Statt der ausgelesenen Daten werden nun diese referenzierten Daten mit den erwarteten Daten verglichen. Es erfolgt ein Verwurf des mikroelektronischen Bausteins durch die Verpackungsmaschine, wenn die erwarteten Daten nicht mit den referenzierten Daten übereinstimmen oder in einer nicht zulässigen Weise von den erwarteten Daten abweichen. Entsprechend erfolgt eine Verpackung des mikroelektronischen Bausteins beispielsweise in eine Tape-Verpackung durch die Verpackungsmaschine, wenn die erwarteten Daten mit den referenzierten Daten übereinstimmen oder nur in einer zulässigen Weise von den erwarteten Daten abweichen.

Bevorzugt handelt es sich bei den ausgelesenen Daten um eine Bauteilseriennummer des mikroelektronischen Bauteils, das ausgelesen wurde.
Die Erfindung umfasst neben den beschriebenen Testschnittstellen, dem beschriebenen mikroelektronischen Bauteil und den Verfahren auch die zugehörige Verpackungsmaschine für mikroelektronische Bauteile, die typischerweise eines oder mehrere der zuvor beschriebenen Verfahren durchführt oder dazu geeignet ist, ein oder mehrere solcher Verfahren auszuführen.
Es wird somit eine Testschnittstelle für mikroelektronische Schaltungen vorgeschlagen, wobei die Testschnittstelle über Mittel (DCS, ZMUX) verfügt, um die Empfindlichkeit der Testschnittstelle für mechanische Beschädigungen zu erhöhen.
Die Testschnittstelle zeichnet sich dabei bevorzugt dadurch aus, dass die Testschnittstelle einen ersten Betriebszustand aufweist, in dem sie empfindlicher für mechanische Beschädigungen ist, und dass sie einen zweiten Betriebszustand aufweist, in dem sie weniger empfindlich für mechanische Beschädigungen ist, wobei die Testschnittstelle in dem Fall, dass sie sich im Betriebszustand der erhöhten Empfindlichkeit befindet und in diesem Betriebszustand der erhöhten Empfindlichkeit defekt ist, in den Betriebszustand mit niedrigerer Empfindlichkeit zurückgeschaltet werden kann, wenn sie in diesem Betriebszustand der niedrigeren Empfindlichkeit nicht defekt ist.
Es wird hier somit eine Verpackungsmaschine für mikroelektronische Bauelemente vorgeschlagen, die sich dadurch auszeichnet, dass sie eine Kontaktierungseinheit aufweist, um ein mikroelektronisches Bauelement vor dem Verpacken in eine Transportverpackung, insbesondere ein Tape für die Beschickung vollautomatischer Bestückungsanlagen, zu kontaktieren. Diese Kontaktierung umfasst die Energieversorgung einer Testschnittstelle eines zu verpackenden mikroelektronischen Bauelements und den elektrischen Anschluss der Anschlüsse der Testschnittstelle des zu verpackenden mikroelektronischen Bauelements an eine Schnittstelle der Verpackungsmaschine. Die Verpackungsmaschine umfasst eine Schnittstelle zur Ansteuerung der kontaktierten Testschnittstelle eines zu verpackenden Bauteils. Dabei verfügt sie bevorzugt über ein eigenes Rechnersystem, das bevorzugt über ein Netzwerk mit einer Datenbank mit den Produktionsdaten verbunden ist. Sie ist bevorzugt dazu eingerichtet und vorgesehen, Daten aus dem zu verpackenden Bauteil über diese Schnittstelle auszulesen und in Abhängigkeit von diesen Daten darüber zu entscheiden, ob das zu verpackende Bauteil nun verworfen oder verpackt wird.
Dabei prüft die Verpackungsmaschine durch Ausnutzung von geeigneten Teilvorrichtungen des zu verpackenden Bauteils dieses zu verpackende Bauteil darauf, ob eine visuell oder optisch nicht erkennbare mechanische Beschädigung vorliegt. Ist dies der Fall, wird das Bauteil nicht verpackt, sondern verworfen. Besonders bevorzugt ist die Teilvorrichtung des zu verpackenden Bauteils ein Kristallbruchsensor (DCS). Dieser Kristallbruchsensor (DCS) wird bevorzugt über die Schnittstelle der Verpackungsmaschine und über die Testschnittstelle des zu verpackenden Bauelements ausgelesen.
Vorteil
Die Erfindung ermöglicht das Erkennen mechanisch gebrochener Kristalle in mikroelektronischen Halbleiterprodukten unmittelbar vor dem Verpacken. Hierzu ist kein kalibriertes Messsystem erforderlich, das mehrere hunderttausend Euro kosten würde. Vielmehr reicht ein kleiner Mikrokontroller mit Netzwerkzugang und einer einfachen Datenschnittstelle zur Verpackungsmaschine vollkommen aus. Sollte ein mikroelektronischer Baustein durch ein Handhabungssystem während des letzten Tests beschädigt worden sein, so wir dieser Baustein nunmehr nicht mehr ausgeliefert. Die Vorteile sind hierauf aber nicht beschränkt.
Figurenliste

1 zeigt das Zustandsdiagramm eines Test-Controllers gemäß dem IEEE 1149 Standard. Die 1 wurde in der Einleitung erläutert.
2 zeigt vereinfacht eine JTAG-Schnittstelle mit einem Kristallbruchsensor (DCS), der in den Ausgangspfad eingefügt ist.
3 zeigt vereinfacht eine JTAG-Schnittstelle mit einem Kristallbruchsensor (DCS), der einen Datenpfad mit einem beispielhaften zweiten Bypass-Register (BR2) eingefügt ist.

Beschreibung der Figuren
Figur 1
Die 1 wurde bereits in der Einleitung als Stand der Technik erläutert.
Figur 2
2 zeigt die innere Struktur einer erfindungsgemäßen JTAG-Schnittstelle. Diese ist zu der in dem IEEE 1149 Standard vorgesehenen Architektur kompatibel, sodass die auf dem Markt erhältliche Software genutzt werden kann, was einen erheblichen Vorteil darstellt. Daher ist es sehr einfach eine Verpackungsmaschine mit einem Mikrocontroller auszustatten, der den entsprechenden Test des zu verpackenden Bauteils in einer Verpackungsmaschine ausführt.
Mit dem Test-Mode-Signal (TMS) wird der Test-Controller (TAPC) synchron zum Takt (TCK) entsprechend dem bereits aus dem Stand der Technik bekannten und bei der Beschreibung der 1 besprochen Zustandsdiagramm der 1 gesteuert. Dieses Zustandsdiagramm eines Test-Controllers (TAPC) kennzeichnet im Sinne dieser Offenbarung eine JTAG-Schnittstelle, da durch Einhaltung dieses Zustandsdiagramms erst Software-Kompatibilität hergestellt wird. Durch das Steuersignal (sir_sdr) für den ersten Multiplexer (MUX1) schaltet der Test-Controller (TAPC) zwischen dem Instruktionsregister (IR) und den Datenregistern (DR) mittels des ersten Multiplexers (MUX1) um. Der serielle Dateneingang (TDI) wird auf alle Datenregister (BR, IDR), das Instruktionsregister (IR) und ggf. weitere Datenregister geleitet. Alle diese Register sind typischerweise zweistufig ausgeführt. Das bedeutet, dass sie über ein Schieberegister einer Bit-Länge m und parallel dazu über ein Schattenregister der gleichen Länge m verfügen. Das Schieberegister dient dem Datentransport, während das Schattenregister die gültigen Daten enthält. Wie oben beschrieben, werden die Daten in Abhängigkeit vom Zustand des Test-Controllers (TAPC) in das Schattenregister vom Schieberegister geladen oder vom Schattenregister in das Schieberegister geladen oder geschoben oder ruhen. In dem Beispiel der 2 steuert ein Instruktionsdekoder (IRDC) in Abhängigkeit vom Inhalt des Instruktionsregisters (IR) die JTAG-Schnittstelle. Die beispielhafte JTAG-Schnittstelle der 2 umfasst ein Standard gemäßes Bypass-Register (BR), das zum Vorbeileiten von Daten durch die JTAG-Schnittstelle dient. Darüber hinaus umfasst es in diesem Beispiel ein Identifikationsregister (IDR) zum Auslesen einer Bauteilseriennummer des Schaltkreises und weitere Datenregister (DR), die dem JTAG-Standard entsprechen. Diese können beispielsweise Testregister und andere Register sein.
Erfindungsgemäß ist nun ein zusätzlicher Multiplexer (ZMUX) in die Signalleitung zwischen dem Ausgang des ersten Multiplexers (MUX1) und dem seriellen Testdatenausgang (TDO) geschaltet, der im IEEE 1149 Standard nicht vorgesehen ist. Dieser schaltet die Signalleitung zur Übergabe der seriellen Testdaten am Ausgang des ersten Multiplexers (MUX1) auf die Leitung eines Kristallbruchsensors (DCS) um, der so in die Topologie des mikroelektronischen Bausteins eingearbeitet ist, dass er eine hohe Wahrscheinlichkeit der Unterbrechung für den Fall hat, dass vorbestimmte mechanische Ereignisse, wie beispielsweise ein Kristallbruch Teile des mikroelektronischen Schaltkreises beschädigen. Statt eines Kristallbruchsensors kann auch ein Kratzersensor verwendet werden, der beispielsweise eine mäanderförmig über den Kristall der mikroelektronischen Schaltung geführte Leitung sein kann. Beschädigt ein Kratzer den mikroelektronischen Schaltkreis lokal, so wird diese mäanderförmig über den Kristall der mikroelektronischen Schaltung geführte Leitung mit hoher Wahrscheinlichkeit beschädigt. Mit der erfindungsgemäßen Vorrichtung werden mechanische Beschädigungen somit unmittelbar vor dem Verpacken erfassbar. Es ist auch denkbar statt des Kristallbruchsensors Ketten von Durchkontaktierungen etc. einzusetzen, die typischerweise auch auf mechanischen Stress reagieren.
Grundsätzlich ist die Grundidee der Erfindung so, dass die Empfindlichkeit der Testschnittstelle für mechanische Beschädigungen mittels eines Befehls im Instruktionsregister (IR) umkonfiguriert werden kann. Im Normalbetrieb ist der Ausgang des ersten Multiplexers direkt mit dem seriellen Testdatenausgang verbunden. Bevorzugt wird die Chip-Fläche der Testschnittstelle minimiert und alle Leitungen werden kurzgehalten, um auch bei größeren Zerstörungen oder Ausfällen noch Analysen durchführen zu können. Um aber mechanische Beschädigungen detektieren zu können, muss die Empfindlichkeit gesteigert werden. Dies kann im Falle der beabsichtigten Detektion von gebrochenen Kristallen bedeuten, dass die Leitung zum Auslesen der seriellen Testdaten über den seriellen Testdatenausgang (TDO) nicht, wie vom Standard vorgeschlagen auf kürzestem Wege zum seriellen Testdatenausgang (TDO) geführt wird, sondern als Kristallbruchsensor außen am Rand des Kristalls einmal um diesen herumgeführt wird und so die gesamte Schaltung auf dem Kristall umfasst. Eine solche Leitungsführung ist erheblich empfindlicher für mechanische Beschädigungen. Um dem Standard Genüge zu tun und um die Analysierbarkeit solcher mikroelektronischen Bauteile nicht zu reduzieren, ist es daher sinnvoll, die Empfindlichkeit der Testschnittstelle für mechanische Beschädigungen umschaltbar zu gestalten.
Nach dem Zurücksetzen oder unmittelbar nach dem Einschalten sollte der zusätzliche Multiplexer (ZMUX1) so gestellt sein, dass der Ausgang des ersten Multiplexers (MUX1) direkt mit dem seriellen Datenausgang (TDO) verbunden ist. Dies ist die Rücksetzposition. Der zusätzliche Multiplexer (ZMUX) wird dabei sowohl vom Instruktionsdekoder (IRDC) als auch vom Testcontroller (TAPC) gesteuert. Der Test-Controller stellt den zusätzlichen Multiplexer (ZMUX) bevorzugt zwangsweise in die Rücksetzposition, wenn auf das Instruktionsregister (IR) zugegriffen wird. Hierdurch ist immer eine volle Kontrolle der Testschnittstelle gewährleistet. Nur wenn das Instruktionsregister (IR) nicht angesprochen werden soll, sondern eines der Datenregister, hängt die Stellung des zusätzlichen Multiplexers (ZMUX) bevorzugt von dem Inhalt des Instruktionsregisters oder eines anderen, dann typischerweise speziellen, Datenregisters ab. In dem Beispiel der 2 wird der Test-Controller (TAPC) durch das Test-Mode-Signal (TMS) und den Test-Takt (TCK) gesteuert. Die optionale Test-Rücksetzleitung (TRST) ist zur besseren Übersichtlichkeit nicht eingezeichnet.
Die in 2 beispielhaft dargestellte Testschnittstelle verfügt über ein Instruktionsregister (IR), das auf der Eingangsseite an den seriellen Testdateneingang (TDI) angeschlossen ist und auf der anderen Seite über den zweiten Multiplexer (MUX2) und den ersten Multiplexer (MUX1) sowie den zusätzlichen Multiplexer (ZMUX) mit dem seriellen Testdatenausgang (TDO) verbunden werden kann.
Die in 2 beispielhaft dargestellte Testschnittstelle verfügt über ein Bauteilidentifikationsregister (IDR), das auf der Eingangsseite an den seriellen Testdateneingang (TDI) angeschlossen ist und auf der anderen Seite über den zweiten Multiplexer (MUX2) und den ersten Multiplexer (MUX1) sowie den zusätzlichen Multiplexer (ZMUX) mit dem seriellen Testdatenausgang (TDO) verbunden werden kann. Das Schattenregister des Bauteilidentifikationsregisters (IDR) ist bevorzugt als nicht flüchtiger Speicher ausgelegt.
Die in 2 beispielhaft dargestellte Testschnittstelle verfügt über ein standardgemäßes Bypass-register (BR), das auf der Eingangsseite an den seriellen Testdateneingang (TDI) angeschlossen ist und auf der anderen Seite über den zweiten Multiplexer (MUX2) und den ersten Multiplexer (MUX1) sowie den zusätzlichen Multiplexer (ZMUX) mit dem seriellen Testdatenausgang (TDO) verbunden werden kann.
Die in 2 beispielhaft dargestellte Testschnittstelle verfügt über ein weiteres, beispielhaftes und nicht weiter hier zu spezifizierendes Datenregister (DR), das auf der Eingangsseite an den seriellen Testdateneingang (TDI) angeschlossen ist und auf der anderen Seite über den zweiten Multiplexer (MUX2) und den ersten Multiplexer (MUX1) sowie den zusätzlichen Multiplexer (ZMUX) mit dem seriellen Testdatenausgang (TDO) verbunden werden kann. Es kann sich beispielsweise um einen Scan-Pfad, Testhilfen etc. handeln.
Zumindest ein Teil des Dateninhalts des Schattenregisters des Instruktionsregisters (IR) wird durch einen Instruktions-Dekoder (IRDC) in Steuersignale für die Testschnittstelle und ggf. weitere Teile des mikroelektronischen Bauelements umgewandelt. Von diesen Steuersignalen des InstruktionsDekoders (IRDC) sind nur die Steuerleitung (zmuxc) zur Steuerung des zusätzlichen Multiplexers (ZMUX) und das Auswahlsignal (drs) für das Datenregister zur besseren Übersicht eingezeichnet. Mit dem Steuersignal (sir_sdr) für den ersten Multiplexer (MUX1) und zusätzlichen Multiplexer (ZMUX) stellt der Test-Controller (TAPC) sicher, dass das Instruktionsregister (IR) in jedem Fall standardgemäß bedient werden kann.
Die Konfiguration der 2 entspricht nicht dem Standard. Daher wurde eine weitere Version des Vorschlags in 3 entworfen, um auch dieser Bedingung nachkommen zu können.
Figur 3
3 entspricht im Gegensatz zur Testschnittstelle der 2 voll den Anforderungen des Standards. Der Kristallbruchsensor (DCS) ist nun über ein zweites Bypass-Register (BR2), dass auch ein anderes Datenregister sein kann, in den Pfad eines Datenregisters eingebunden. Durch Einstellung dieses Datenregisters, hier beispielhaft eines zweiten Bypass-Registers (BR2) kann das mikroelektronische Bauelement vor dem Verpacken auf Kristallbruch untersucht werden. Hierfür ist, wie bereits oben beschrieben kein spezielles Testsystem für mikroelektronische Schaltungen erforderlich. Vielmehr reicht eine einfache SW-Schnittstelle und ein einfaches Rechnersystem hierfür aus.
Bezugszeichenliste

BR: Bypass-Register;
CIR: Zustand „Instruktionsregisterdaten laden“ des Test-Controllers;
CDR: Zustand „Datenregisterdaten laden“ des Test-Controllers;
DCS: Kristallbruchsensor;
DR: Datenregister der JTAG-Schnittstelle (Es sind typischerweise mehrere Datenregister parallel geschaltet und werden über den zweiten Multiplexer (MUX2) während des Lesens der Datenregister (DR) ausgewählt.);
drs: Auswahlsignal für das Datenregister, das gelesen werden soll;
EDR1: Zustand „Datenregister Exit 1“ des Test-Controllers (TAPC);
EDR2: Zustand „Datenregister Exit 2“ des Test-Controllers (TAPC);
EIR1: Zustand „Instruktionsregister Exit 1“ des Test-Controllers (TAPC);
EIR2: Zustand „Instruktionsregister Exit 2“ des Test-Controllers (TAPC);
IDR: Identifikationsregister;
IR: Instruktionsregister der JTAG-Schnittstelle;
IRDC: Instruktionsdekoder;
MUX1: erster Multiplexer innerhalb der JTAG Schnittstelle zum Umschalten zwischen den Datenregistern (DR) und dem Instruktionsregister (IR);
MUX2: zweiter Multiplexer innerhalb der JTAG-Schnittstelle zum Auswählen des aktiven Datenregisters (DR);
PDR: Zustand „Pause Datenregister“ des Test-Controllers (TAPC);
PIR: Zustand „Pause Instruktionsregister“ des Test-Controllers (TAPC);
RUN: Zustand „Warten“ des Test-Controllers (TAPC);
SDRS: Zustand „Start des Datenregisterschiebens“ im Test-Controller (TAPC);
SIRS: Zustand „Start des Instruktionsregisterschiebens“ im Test-Controller (TAPC);
SIR: Zustand „Schieben Instruktionsregister“ des Test-Controllers (TAPC);
sir_sdr: Steuersignal für den ersten Multiplexer (MUX1) zwischen Instruktionsregister (IR) und den Datenregistern (DR);
SDR: Zustand „Schieben Datenregister“ des Test-Controllers (TAPC);
TAPC: Test-Controller;
TCK: Takteingang (Testtakteingang) und Systemtakt;
TDI: serieller Dateneingang (Testdateneingang);
TDO: serieller Datenausgang (Testdatenausgang);
TLR: Zustand „Testlogik zurücksetzen“;
TMS: Mode-Eingang (Testmode-Eingang) bzw. Test-Mode-Signal;
TRST: optionaler Rücksetzeingang (Testrücksetzeingang);
UDR2: Zustand „Datenregister schreiben“ des Test-Mode-Controllers;
UIR2: Zustand „Instruktionsregister schreiben“ des Test-Mode-Controllers;

ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

US 9984945 B2 [0002]
US 9698107 B2 [0002]
US 9557376 B2 [0002]
US 9070683 B2 [0002]
US 10168387 B2 [0002]
US 20110221460 A1 [0002]

Claims

Verfahren zum Verhindern der Verpackung mechanisch beschädigter mikroelektronischer Bauteile, die Halbleiterkristalle umfassen, umfassend die Schritte - Bereitstellen einer Verpackungsmaschine; - Bereitstellen der zu liefernden mikroelektronischen Bauteile in der Verpackungsmaschine; - Bereitstellen des Transportverpackungsmaterials in der Verpackungsmaschine; - Bereitstellen einer Datenbank mit Produktionsdaten für jedes Bauteil, - wobei jedes Bauteil über eine Testschnittstelle, insbesondere eine JTAG-Testschnittstelle, mit nicht mehr als 4 Anschlüssen verfügt und - wobei die Testschnittstelle den Zugriff auf ein Bauteilidentifikationsregister des Bauteils erlaubt und - wobei das Bauteilidentifikationsregister ein nichtflüchtiger Speicher ist und - wobei das Bauteilidentifikationsregister eines jeden Bauteils in einem der vorhergehenden Produktionsschritte mit einer für das Bauteil individuellen Bauteilseriennummer programmiert oder versehen wurde und - wobei jedem Bauteil mit Hilfe der Bauteilseriennummer bauteilspezifische Produktionsdaten in der Datenbank zugeordnet sind und - wobei zumindest ein Halbleiterkristall und/oder jeder Halbleiterkristall in dem Bauteil über einen Kristallbruchsensor (DCS) oder einen anderen Sensor für mechanische Beschädigungen verfügt, - Kontaktieren der Testschnittstelle und Versorgung der Testschnittstelle und des Bauteilidentifikationsregisters mit elektrischer Energie; - Auslesen der im Bauteilidentifikationsregister (IDR) vorhandenen Bauteilseriennummer; - Bereitstellen der zu dieser Bauteilseriennummer gehörenden vorhandenen Produktionsdaten; - Vergleich dieser Produktionsdaten mit Vorgabewerten und/oder vorgegebenen Wertebereichen und/oder vorgegebenen Wertemöglichkeiten (Szenarien); - Verwurf von Bauteilen, die diesen Vorgabewerten und oder vorgegebenen Wertebereichen und/oder vorgegebenen Wertemöglichkeiten (Szenarien) nicht in vorgegebener Weise entsprechen; - Verpackung von Bauteilen, die diesen Vorgabewerten und oder vorgegebenen Wertebereichen und/oder vorgegebenen Wertemöglichkeiten (Szenarien) in vorgegebener Weise entsprechen, in dem Transportverpackungsmaterial; gekennzeichnet dadurch, - dass das Auslesen der Bauteilidentifikationsregister (IDR) vorhandenen Bauteilseriennummer unter Benutzung zumindest eines Kristallbruch-Sensors (DCS) oder zumindest eines anderen Sensors für mechanische Beschädigungen zumindest eines Halbleiterkristalls des Bauteils in der Art erfolgt, - dass das Auslesen der Bauteilidentifikationsregister (IDR) vorhandenen Bauteilseriennummer im Falle eines Kristallbruchs bzw. der besagten anderen mechanischen Beschädigung nicht möglich ist.
Testschnittstelle (3), insbesondere eine modifizierte JTAG-Testschnittstelle, für die Prüfung einer mikroelektronischen Schaltung, insbesondere in einer Verpackungsmaschine, - mit einem Test-Controller (TAPC) und - mit einem Instruktionsregister (IR) und - mit einem Instruktionsdekoder (IRDC) und - mit einem ersten Multiplexer (MUX1) und - mit einem zweiten Multiplexer (MUX2) und - mit einem zweiten Bypass-Register (BR2) und - mit einem seriellen Testdateneingang (TDI) und - mit einem seriellen Testdatenausgang (TDO) gekennzeichnet dadurch, - dass die Konfiguration der Testschnittstelle mittels des Test-Controllers (TAPC), des Instruktionsregisters (IR), des Instruktionsdekoders (IRDC), des zweiten Multiplexers (MUX2) und des ersten Multiplexers so eingestellt werden kann, - dass ein serieller Testdatenstrom zwischen dem seriellen Testdateneingang (TDI) und dem seriellen Testdatenausgang über das zweite Bypass-Register (BR2) und einen Kristallbruchsensor (DCS) oder einen anderen Sensor für mechanische Beschädigungen geführt wird.
Testschnittstelle (2), insbesondere eine modifizierte JTAG-Testschnittstelle, für die Prüfung einer mikroelektronischen Schaltung, insbesondere in einer Verpackungsmaschine, - mit einem Test-Controller (TAPC) und - mit einem Instruktionsregister (IR) und - mit einem Instruktionsdekoder (IRDC) und - mit einem ersten Multiplexer (MUX1) und - mit einem zweiten Multiplexer (MUX2) und - mit einem seriellen Testdateneingang (TDI) und - mit einem seriellen Testdatenausgang (TDO) gekennzeichnet dadurch, - dass die Konfiguration der Testschnittstelle mittels des Test-Controllers (TAPC), des Instruktionsregisters (IR), des Instruktionsdekoders (IRDC), des ersten Multiplexers (MUX1) und des zusätzlichen Multiplexers (ZMUX) so eingestellt werden kann, - dass ein serieller Testdatenstrom zwischen dem seriellen Testdateneingang (TDI) und dem seriellen Testdatenausgang vom Ausgang des ersten Multiplexers (MUX1) über einen Kristallbruchsensor (DCS) oder einen anderen Sensor für mechanische Beschädigungen und den zusätzlichen Multiplexer (ZMUX) um seriellen Testdatenausgang (TDO) geführt wird und - dass die Konfiguration der Testschnittstelle mittels des Test-Controllers (TAPC), des Instruktionsregisters (IR), des Instruktionsdekoders (IRDC), des ersten Multiplexers (MUX1) und des zusätzlichen Multiplexers (ZMUX) so eingestellt werden kann und insbesondere nach einem Zurücksetzen des Test-Controllers (TAPC) und des Instruktionsregisters (IR) so eingestellt ist, - dass ein serieller Testdatenstrom zwischen dem seriellen Testdateneingang (TDI) und dem seriellen Testdatenausgang (TDO) vom Ausgang des ersten Multiplexers (MUX1) nicht über einen Kristallbruchsensor (DCS) oder einen anderen Sensor für mechanische Beschädigungen und den zusätzlichen Multiplexer (ZMUX) zum seriellen Testdatenausgang (TDO) geführt wird, sondern direkt vom Ausgang des ersten Multiplexers (MUX1) und den zusätzlichen Multiplexer (ZMUX) direkt zum seriellen Testdatenausgang (TDO) geführt wird.
Mikroelektronisches Bauteil dadurch gekennzeichnet, - dass es eine Testschnittstelle entsprechend Anspruch 2 oder 3 umfasst.
Mikroelektronisches Bauteil mit einer JTAG-Testschnittstelle - wobei in dem Instruktionsregister (IR) ein Test-Befehl und/oder eine Befehlskomponente vorgesehen ist, der die JTAG-Testschnittstelle veranlasst, die seriellen Ausgangsdaten der JTAG-Testschnittstelle nicht auf direktem Wege über den seriellen Testausgang (TDO) auszugeben, sondern erst nach Übertragung über eine als Kristallbruchsensor (DCS) dienende Leitung oder über eine als Sensor für andere mechanische Beschädigungen dienende Leitung über den seriellen Testausgang (TDO) auszugeben.
Verfahren zur Verpackung eines mikroelektronischen Bauteils gemäß Anspruch 4 und/oder 5, - wobei das Auslesen von Testdaten aus der seriellen Testschnittstelle über den seriellen Testdatenausgang (TDO) unter Benutzung zumindest eines Kristallbruchsensors (DCS) oder eines anderen Sensors für mechanische Beschädigungen zumindest eines Halbleiterkristalls des mikroelektronischen Bauteils in der folgenden Weise erfolgt: - Programmierung des Instruktionsregisters (IR) der Testschnittstelle mit dem Test-Befehl und/oder der Befehlskomponente, die die Testschnittstelle veranlasst, die seriellen Ausgangsdaten der Testschnittstelle des Bausteins über einen Kristallbruchsensor (DCS) oder über einen anderen Sensor für mechanische Beschädigungen über den seriellen Testausgang (TDO) auszugeben; - Auslesen von bekannten Daten innerhalb der Datenregister der Testschnittstelle über den seriellen Testdatenausgang (TDO) der Testschnittstelle und damit über den Kristallbruchsensor (DCS) bzw. über den anderen Sensor für mechanische Beschädigungen; - Vergleich der am seriellen Testdatenausgang (TDO) ausgegebenen Daten mit den erwarteten Daten; - Verwurf des Bausteins, wenn die erwarteten Daten nicht mit den ausgegebenen Daten übereinstimmen oder in einer nicht zulässigen Weise von den erwarteten Daten abweichen; - Verpackung des Bausteins, wenn die erwarteten Daten mit den ausgegebenen Daten übereinstimmen oder nur in einer zulässigen Weise von den erwarteten Daten abweichen.
Verfahren zur Verpackung eines mikroelektronischen Bauteils gemäß Anspruch 4 und/oder 5, - wobei das Auslesen von Testdaten aus der seriellen Testschnittstelle über den seriellen Testdatenausgang (TDO) unter Benutzung zumindest eines Kristallbruchsensors (DCS) oder eines anderen Sensors für mechanische Beschädigungen zumindest eines Halbleiterkristalls des mikroelektronischen Bauteils in der folgenden Weise erfolgt: - Programmierung des Instruktionsregisters (IR) der Testschnittstelle mit dem Test-Befehl und/oder der Befehlskomponente, die die Testschnittstelle veranlasst, die seriellen Ausgangsdaten der Testschnittstelle des Bausteins über den Kristallbruchsensor (DCS) oder über oder den anderen Sensor für mechanische Beschädigungen über den seriellen Testausgang (TDO) auszugeben; - Auslesen von bekannten Daten innerhalb der Datenregister der Testschnittstelle über den seriellen Testdatenausgang (TDO) der Testschnittstelle und damit über den Kristallbruchsensor (DCS) bzw. über den anderen Sensor für mechanische Beschädigungen; - Verwenden der ausgegebenen Daten zur Ermittlung referenzierter Daten aus einer Datenbank; - Vergleich der referenzierten Daten mit den erwarteten Daten; - Verwurf des Bausteins, wenn die erwarteten Daten nicht mit den referenzierten Daten übereinstimmen oder in einer nicht zulässigen Weise von den erwarteten Daten abweichen; - Verpackung des Bausteins, wenn die erwarteten Daten mit den referenzierten Daten übereinstimmen oder nur in einer zulässigen Weise von den erwarteten Daten abweichen.
Verfahren nach Anspruch 6 und/oder 7 - wobei es sich bei den ausgelesenen Daten um eine Bauteilseriennummer handelt.
Verpackungsmaschine für mikroelektronische Bauteile, dadurch gekennzeichnet, - dass sie ein Verfahren nach einem oder mehreren der Ansprüche 1 und/oder 6 bis 8 durchführt oder dazu geeignet ist, ein Verfahren nach einem oder mehreren der Ansprüche 1 und/oder 6 bis 8 auszuführen.
Testschnittstelle für mikroelektronische Schaltungen, - wobei die Testschnittstelle über Mittel (DCS, ZMUX) verfügt, um die Empfindlichkeit der Testschnittstelle für mechanische Beschädigungen zu erhöhen.
Testschnittstelle nach Anspruch 10, dadurch gekennzeichnet, - dass die Testschnittstelle einen ersten Betriebszustand aufweist, in dem sie empfindlicher für mechanische Beschädigungen ist, und - dass sie einen zweiten Betriebszustand aufweist, in dem sie weniger empfindlich für mechanische Beschädigungen ist, - wobei die Testschnittstelle in dem Fall, dass sie sich im Betriebszustand der erhöhten Empfindlichkeit befindet und in diesem Betriebszustand der erhöhten Empfindlichkeit defekt ist, in den Betriebszustand mit niedrigerer Empfindlichkeit zurückgeschaltet werden kann, wenn sie in diesem Betriebszustand der niedrigeren Empfindlichkeit nicht defekt ist.
Verpackungsmaschine für mikroelektronische Bauelemente dadurch gekennzeichnet - dass sie eine Kontaktierungseinheit aufweist, um ein mikroelektronisches Bauelement vor dem Verpacken in eine Transportverpackung, insbesondere ein Tape für die Beschickung vollautomatischer Bestückungsanlagen, zu kontaktieren und - dass diese Kontaktierung die Energieversorgung einer Testschnittstelle eines zu verpackenden mikroelektronischen Bauelements umfasst und - dass diese Kontaktierung die Anschlüsse der Testschnittstelle des zu verpackenden mikroelektronischen Bauelements umfasst und - dass sie eine Schnittstelle zur Ansteuerung der kontaktierten Testschnittstelle eines zu verpackenden Bauteils umfasst und - dass sie dazu eingerichtet und vorgesehen ist, Daten aus dem zu verpackenden Bauteil über diese Schnittstelle auszulesen und - dass sie dazu eingerichtet und vorgesehen ist, in Abhängigkeit von diesen Daten darüber zu entscheiden, ob das zu verpackende Bauteil verworfen oder verpackt wird.
Verpackungsmaschine nach Anspruch 12 dadurch gekennzeichnet, - dass sie das Bauteil auf eine visuell oder optisch nicht erkennbare mechanische Beschädigung prüft.