-
Querverweis auf verwandte
Anmeldung
-
Die
vorliegende Anmeldung ist eine Teilfortsetzung der Anmeldung Nr.
11/680,134, die am 28. Februar 2008 eingereicht wurde und hiermit
durch Referenz in das vorliegende Dokument aufgenommen ist.
-
Hintergrund
-
Digitale
Logik besteht aus kombinatorischen Logikfunktionen und sequentiellen
Logikfunktionen. Bei kombinatorischen Logikfunktionen wird die digitale
Ausgabe bzw. werden die digitalen Ausgaben durch den aktuellen Datenzustand
ihrer Eingangsdatensignale bestimmt. Jegliche Änderung eines Eingangsdatenzustands
einer kombinatorischen Logikfunktion führt zu einer unmittelbaren Änderung
des Ausgangsgangsdatenzustands der Funktion. Beispiele von kombinatorischen
Logikfunktionen sind UND-Gatter (ein WAHR-Zustand an ALLEN Eingängen führt zu einem
WAHR-Zustand an dem Ausgang), ODER-Gatter (ein WAHR-Zustand an JEGLICHEM
Eingang führt
zu einem WAHR-Zustand an dem Ausgang) und Multiplexer (der Ausgangszustand
wird von einem eines Satzes von Eingängen abgeleitet, der aus einem
anderen Satz von Eingängen
ausgewählt
wird). Sequentielle Logikfunktionen unterscheiden sich darin, dass
ein Ausgangsdatenzustand (Q-Zustand)
einen Datenzustand aufrechterhalten kann, der von den Eingangsdatenzuständen, die
in der Vergangenheit angelegt wurden, abhängig ist. Die am häufigsten
verwendete sequentielle Logikfunktion ist das Flipflop. Der Ausgangsdatenzustand
(Q-Zustand) eines Flipflops ändert
sich nur, wenn ein positiver Übergang
seines Eingangstaktsignals (C-Signals)
vorliegt. Zum Zeitpunkt dieses Übergangs ändert sich
der Ausgangsdatenzustand (Q-Zustand) zu dem Zustand seines Eingangsdatensignals (D-Signals).
Nach dem Taktsignalübergang
behält der
Ausgangsdatenzustand (Q-Zustand) seinen Zustand ungeachtet des Zustands
des Eingangsdatensignals (D-Signals) bei. Jeder Taktübergang
wird als Datenzyklus bezeichnet. Normalerweise treten diese Datenzyklen
in regelmäßig geplanten
Abständen
auf, die die effektive Datenrate einer Schaltung darstellen. Ein
Normalbetrieb der Schaltung beinhaltet üblicherweise Millionen von
Datenzyklen.
-
Um
einer Schaltung Testfähigkeit
hinzuzufügen,
können
Flipflops dahin gehend modifiziert werden, das Einstellen und Lesen
ihrer Datenzustände unter
Verwendung eines Datenpfades, der von den Datenpfaden durch kombinatorische
Logik unabhängig
ist, zu erleichtern. Dies wird als testgerechter Entwurf (DFT – Design
For Test) bezeichnet. 1 zeigt eine Schaltung 100,
die vier Flipflops 102, 104, 106, 108 aufweist,
wobei die kombinatorische Logik 110 der Schaltung 100 der
Einfachheit halber in einem „schwarzen
Kästchen” enthalten
ist. 2 zeigt eine ähnliche
Schaltung 200, in der eine Abtastung (oder DFT-Struktur)
implementiert ist. Die Abtastkette wird erzeugt, indem vor dem Dateneingang
(D) jedes Flipflops 102, 104, 106, 108 ein
Signalmultiplexer 202, 204, 206, 208 hinzugefügt wird.
Ein einzelnes Steuersignal, das als Abtastfreigabe (Scan Enable)
bezeichnet wird, wird hinzugefügt,
um die Auswahl dieser Multiplexer zu steuern. Wenn das Abtastfreigabesignal
niedrig ist, arbeitet die Schaltung wie normal, was bedeutet, dass
die in die Flipflops eingegebenen Daten von der kombinatorischen
Logik 110 stammen (z. B. Daten D0). Wenn das Abtastfreigabesignal hoch
ist, dann ist der Eingang jedes Flipflops 102, 104, 106, 108 mit
dem Ausgang eines anderen Flipflops oder mit einer externen Anschlusseinrichtung (einem
externen Pin) (Scan Out, Austasten) der Schaltung 200 verbunden.
Die in das erste Flipflop 102 in der Abtastkette eingegebenen
Daten werden ebenfalls zu einer externen Anschlusseinrichtung t (Scan
In, Eintasten) der Schaltung 200 heraus gebracht. 3 zeigt,
wie diese Implementierung das Hineinverschieben eines Testmusters
an der Eintasten-Anschlusseinrichtung zu jedem Flipflop 102, 104, 106, 108 in
der Schaltung 200 ermöglicht.
Nachdem das Testmuster hinein verschoben wurde, wird das Abtastfreigabesignal
für einen
Zyklus in einen niedrigen Zustand gebracht, und die Datenausgänge der kombinatorischen
Logik 110, die sich aus dem hinein verschobenen Testmuster
ergeben, werden in den Flipflops 102, 104, 106, 108 erfasst.
Das Abtastfreigabesignal wird anschließend wieder in einen hohen Zustand
gebracht, und die erfassten Datenergebnisse werden aus der Austasten-Anschlusseinrichtung heraus
verschoben und anhand eines Testsystems mit erwarteten Ergebnissen
verglichen. Jeglicher Betriebsdefekt bei der kombinatorischen Logik 110 bewirkt,
dass sich ein oder mehrere Bits der Datenausgangssequenz von den
erwarteten Ergebnissen unterscheiden.
-
Auf
der Veranschaulichung des oben erörterten Prinzips aufbauend
könnte
ein typisches Testobjekt (z. B. eine integrierte Schaltung (IC))
Tausende von Flipflops in jeder Abtastkette aufweisen und mehrere
Abtastketten verwenden. Auch werden üblicherweise bei einem Test
mehrere Tausend verschiedene Abtastmuster angelegt (ein einzelnes
Muster bezieht sich auf den vollständigen Satz von sequentiellen
Daten, der in jedes Flipflop hinein verschoben wird, was erfordert,
dass jedes Muster für
jedes Flipflop in dem Entwurf einen eindeutigen Datenzustand enthält). Dies
führt zu
einem äußerst großen Volumen
an Testdaten, die während
des Testens eines komplexen Geräts
angewendet werden, und in Bezug auf die ein Test durchgeführt wird. Überdies
weisen die mehreren Abtastketten innerhalb eines Geräts selten,
wenn überhaupt,
eine exakt identische Länge
auf, so dass ein Testmuster oft „bedeutungslos”-Zustände („don't care”-Zustände) aufweist.
-
Die
Rolle eines DFT-Testens (oder strukturellen Testens) kann darin
bestehen, zu überprüfen, dass
ein Gerät
frei von jeglichen Herstellungsdefekten ist. Während der Ausführung eines
Testmusters kann es, falls ein Datenzustand detektiert wird, der sich
von dem erwarteten Datenzustand unterscheidet, wirtschaftlich sein,
den Test zu beenden und die IC als defekt zu kategorisieren. Jedoch
kann es auch wünschenswert
sein, alle fehlerbehafteten Datenzustände in allen Muster zu dem
Zweck zu erfassen, die Ausfälle
anschließend
zu diagnostizieren und zu ermitteln, welches Element der kombinatorischen
Logik den Fehler verursachte. Diese Diagnose erfolgt üblicherweise
anhand eines separaten Software-Programms,
das die anhand eines Testsystems erfassten (z. B. anhand einer automatischen Testeinrichtung
(ATE, automatic test equipment) erfassten) Ergebnisse analysiert.
Somit muss die automatische Testeinrichtung in der Lage sein, die
zum Durchführen
dieses Nach-Analyse-Vorgangs benötigten
Informationen aufzuzeichnen.
-
4 veranschaulicht
ein 400, das mehrere Abtastketten aufweist, und 5 zeigt
ein exemplarisches Testsystem 500 zum Ausführen struktureller Tests
(auch als Abtasttests oder DFT-Tests bekannt) des Geräts 400.
Ein Datenmusterspeicher ist mit den Testmustern, die an das Gerät 400 angelegt
werden sollen, und den Datenmustern, von denen man erwartet, dass
sie aus dem Gerät
ausgelesen werden, beladen. Das Testsystem 400 kann einen
auswählbaren
Modus, entweder zum 1) Beenden des Tests immer dann, wenn ein Fehler
auftritt (z. B. wenn sich ein Ausgangsdatenzustand von einem erwarteten Datenzustand
unterscheidet), oder 2) Abschließen des gesamten Mustersatzes
und Aufzeichnen aller Fehler, die beobachtet werden, aufweisen.
Um dies zu bewerkstelligen, muss ein Testsystem einen Datenerfassungsspeicher
aufweisen. Dieser Speicher kann den Datenzykluszählwert und die Ausgangsanschlusseinrichtung,
für den
bzw. die ein Fehler beobachtet wird, aufzeichnen. Ein weiterer Modus
des Datenerfassungsspeichers besteht darin, die aus den Abtastausgängen des
Geräts 400 ausgelesenen
rohen (tatsächlichen)
Zustände
aufzuzeichnen.
-
Ein
einziger Fehler in der kombinatorischen Logik 110 kann
zu mehreren tausend Fehlern führen, die
potentiell in dem Datenerfassungsspeicher aufgezeichnet werden müssen. Als
Beispiel betrachte man einen IC-Entwurf, der in jeder Abtastkette 20.000
Flipflops aufweist, und ein Testsystem, das 10.000 Abtastmuster
anlegt. Bei einem derartigen Szenario könnte ein einziger Kombinatorische-Logik-Fehler
dazu führen,
dass bei 25% der Muster 10 Flipflops ausfallen. Dies würde dazu
führen,
dass in dem Datenerfassungsspeicher 25.000 Ausfälle aufgezeichnet werden. Obwohl
sie nicht-trivial sind, können
diese Daten in vernünftigem
Umfang verwaltet werden und zur Nachverarbeitung in eine Datei „datenprotokolliert” werden,
um die Stelle des Kombinatorische-Logik-Fehlers zu bestimmen.
-
Jedoch
führt ein
Fehler, der in einem Abtastkettenpfad vorliegt, selbst zu einem
deutlich anderen Diagnoseproblem. 6 zeigt
die Schaltung 200 mit einem einzigen „Kurzschluss” an dem
Abtasteingang in den Multiplexer 204, der dem Flipflop 104 vorausgeht.
Dieser Defekt bewirkt, dass alle in Verarbeitungsrichtung nach dem „Hängenbleibe”-Fehler gelegenen
Abtastdaten einen Logische-„0”-Zustand
aufweisen. Das heißt,
logische „0”en füllen die
Flipflops 104, 106 und 108, während das
Taktsignal hin- und hergeschaltet wird. Der Hängenbleibe-Defekt weist somit
zwei Auswirkungen auf: 1) Das an die kombinatorische Logik angelegte
Testmuster ist ungültig,
und 2) bei einem Abtasten eines erfassten Testmusters aus der Austasten-Anschlusseinrichtung
heraus erzeugt der Hän genbleibe-Defekt
(oder die Hängenbleibe-Blockade)
eine Unfähigkeit,
jegliche in dem Flipflop 102 erfassten Daten zu betrachten.
Das Ergebnis ist eine riesige Anzahl von Ausfällen.
-
Kurze Beschreibung der Zeichnungen
-
Veranschaulichende
Ausführungsbeispiele der
Erfindung sind in den Zeichnungen veranschaulicht, bei denen:
-
1 ein
exemplarisches Gerät
ohne DFT-Schaltungsanordnung veranschaulicht;
-
2 ein
exemplarisches Gerät
mit DFT-Schaltungsanordnung veranschaulicht;
-
3 exemplarische
Signalverläufe
für einen
Abtasttakt, ein Abtastfreigabesignal und Abtastdatensignale veranschaulicht;
-
4 ein
exemplarisches Gerät
veranschaulicht, das zwei Abtastketten aufweist;
-
5 ein
mit einem exemplarischen Testobjekt gekoppeltes exemplarisches Testsystem
veranschaulicht;
-
6 einen
exemplarischen Hängenbleibe-Defekt
in einer Abtastkette veranschaulicht;
-
7 ein
exemplarisches Datenprotokoll von Abtastmustern veranschaulicht,
die aus einer Abtastkette, die einen Niedrig-Hängenbleibe-Defekt aufweist,
heraus verschoben sind;
-
8 ein
erstes exemplarisches Verfahren zum Schätzen einer Position eines Hängenbleibe-Defekts
in einer Abtastkette veranschaulicht;
-
9 ein
zweites exemplarisches Verfahren zum Schätzen einer Position eines Hängenbleibe-Defekts
in einer Abtastkette veranschaulicht;
-
10 eine
erste exemplarische Vorrichtung zum Implementieren des in 8 oder 9 gezeigten
Verfahrens (oder anderer Verfahren) veranschaulicht;
-
11 eine
zweite exemplarische Vorrichtung zum Implementieren des in 8 oder 9 gezeigten
Verfahrens (oder anderer Verfahren) veranschaulicht;
-
12 eine
dritte exemplarische Vorrichtung zum Implementieren des in 8 oder 9 gezeigten
Verfahrens (oder anderer Verfahren) veranschaulicht;
-
13 eine
vierte exemplarische Vorrichtung zum Implementieren des in 8 oder 9 gezeigten
Verfahrens (oder anderer Verfahren) veranschaulicht;
-
14 eine
fünfte
exemplarische Vorrichtung zum Implementieren des in 8 oder 9 gezeigten
Verfahrens (oder anderer Verfahren) veranschaulicht;
-
15 einen
exemplarischen Komparatortyp veranschaulicht, der seitens der in 10, 11, 12, 13 oder 14 verwendeten Vorrichtung(en)
verwendet werden kann; und
-
16 ein
exemplarisches Verfahren zum Testen und Isolieren von Fehlern in
einer Abtastkette veranschaulicht.
-
Es
ist zu beachten, dass sich in der folgenden Beschreibung gleiche
Bezugszeichen, die in verschiedenen Zeichnungsfiguren auftreten,
auf gleiche Elemente/Merkmale beziehen. Deshalb werden gleiche Elemente/Merkmale,
die in verschiedenen Zeichnungsfiguren auftreten, nicht bezüglich jeder
der Zeichnungsfiguren ausführlich
beschrieben.
-
Ausführliche Beschreibung
-
7 veranschaulicht
ein exemplarisches Datenprotokoll von Abtastmustern, die aus einer 30-Flipflop-Abtastkette
heraus verschoben werden, die einen Niedrig-Hängenbleibe-Defekt an dem Eingang in das Flipflop
Nr. 16 der Abtastkette aufweist (wobei das Flipflop Nr. 1 das am
nächsten
bei der Austasten-Anschlusseinrichtung der Abtastkette gelegene
Flipflop ist). Wie man sehen kann, erfassen die „Erfassen-Ereignisse” dann,
wenn ein Satz von Abtastmustern an die Abtastkette angelegt wird, nicht-deterministische
Datenzustände
aus der kombinatorischen Logik, mit der die Flipflops gekoppelt sind.
Die Daten sind aufgrund der ungültigen
Testmusterdaten nach dem Flipflop Nr. 15 nicht-deterministisch.
Die nicht-deterministischen „0”- und „1-Datenzustände”, die in
den Flipflops Nr. 1–15
erfasst werden, werden beim Herausverschieben der Daten beobachtet,
aber alle erfassten Daten in den Flipflops Nr. 16–30 werden
als „0”-Datenzstände gelesen.
Indem man beobachtet, bei welcher Zyklusposition in dem Ausgangsdatenstrom
die Daten aufhören,
zwischen „1”en und „0”en überzugehen,
kann man eine Schätzung
der Abtastkettenposition, bei der der Fehler vorliegt, vornehmen.
-
8 veranschaulicht
ein exemplarisches Verfahren 800 zum Bestimmen einer Position
eines Hängenbleibe-Defekts
in einer Abtastkette eines Testobjekts. Das Verfahren 800 umfasst
den Schritt des Auswertens eines aus der Abtastkette heraus verschobenen
Abtastmusters bezüglich
des Vorliegens einer Logikbedingung (bei Block 802). Das
Abtastmuster wird in Echtzeit ausgewertet, während das Abtastmuster aus
der Abtastkette heraus verschoben wird. Während das Abtastmuster ausgewertet
wird, wird eine Referenz auf einen Teil des Abtastmusters, der derzeit
ausgewertet wird, aufrechterhalten (bei Block 804). Auf
ein Identifizieren des Vorliegens der Logikbedingung hin, wenn die
Referenz eine vorbestimmte Beziehung zu einem gespeicherten Wert
hat, wird der gespeicherte Wert unter Verwendung der Referenz überschrieben
(bei Block 806). Der gespeicherte Wert wird anschließend dazu verwendet,
die Position des Hängenbleibe-Defekts
in der Abtastkette zu schätzen
(bei Block 808).
-
Die
Logikbedingung, bezüglich
derer die Abtastkette ausgewertet wird, kann beispielsweise ein Logikpegel,
z. B. ein logisch hoher oder ein logisch niedriger Pegel, oder ein
Logikübergang,
beispielsweise ein Niedrig-zu-Hoch- oder ein Hoch-zu-Niedrig-Übergang,
sein.
-
Das
Verfahren 800 ist einerseits insofern nützlich, als es dazu verwendet
werden kann, die Position eines Hängenbleibe-Defekts in einer
Abtastkette zu bestimmen, ohne jedoch alle Bits (oder Bitausfälle) eines
oder mehrerer Abtastmuster in dem Datenerfassungsspeicher eines
Testsystems speichern zu müssen.
-
Wie
bei der obigen Erörterung
des Verfahrens 800 angegeben ist, wird der anhand des Verfahrens 800 gespeicherte
Wert dazu verwendet, die Position des Hängenbleibe-Defekts in der Abtastkette zu „schätzen”. Obwohl
das Ziel des Verfahrens 800 darin besteht, hoffentlich
eine genaue Position des Hängenbleibe-Defekts
zu identifizieren, kann das Verfahren 800 in Wirklichkeit
die Position lediglich schätzen.
Dies liegt daran, dass der „gespeicherte Wert” eine Position
in einem Abtastmuster angibt, bei der ein oder mehrere Bits, von
denen von annimmt, dass sie nicht-deterministische Logikpegel aufweisen,
an ein oder mehrere Bits angrenzen, von denen man annimmt, dass
sie einen „Hängenbleibe”-Logikpegel aufweisen.
Jedoch können
die nicht-deterministischen Logikpegel allein schon aufgrund ihrer
Beschaffenheit ein oder mehrere Bits von Daten umfassen, die 1)
an die Bits, die den Hängenbleibe-Logikpegel
aufweisen, angrenzen, und 2) denselben Logikpegel aufweisen wie
der Hängenbleibe-Logikpegel.
Deshalb kann die Wahrscheinlichkeit, dass die geschätzte Hängenbleibe-Position
korrekt ist, erhöht werden,
indem mehrere verschiedene Abtastmuster in eine Abtastkette hinein
verschoben werden, indem jedes der Abtastmuster gestartet wird,
indem mehrere ansprechende Abtastmuster heraus verschoben werden
und indem jedes der heraus verschobenen Abtastmuster bezüglich der
Logikbedingung ausgewertet wird. Dies ist anhand des in 9 gezeigten Verfahrens 900 veranschaulicht.
-
Das
Verfahren 900 ist ähnlich
dem Verfahren 800. Jedoch umfasst das Verfahren 900 einen
Schritt des Initialisierens eines Speichers, der den „gespeicherten
Wert” enthält (bei
Block 902). Wie gezeigt ist, wird der Speicher initialisiert,
bevor jegliche einer Mehrzahl von Abtastmustern bezüglich einer
Logikbedingung ausgewertet werden, jedoch nicht zwischen einem Auswerten
einzelner der Mehrzahl von Abtastmustern bezüglich der Logikbedingung. Nach dem
Initialisieren des Speichers werden die Schritte des Auswertens,
Aufrechterhaltens, Identifizierens und Überschreibens des Verfahrens 800 (d.
h. Blöcke 802, 804 und 806)
für jedes
der Mehrzahl von Abtastmustern wiederholt (bei Block 904).
Nach dem Wiederholen der Schritte des Auswertens, Aufrechterhaltens,
Identifizierens und Überschreibens
wird der gespeicherte Wert dazu verwendet, die Position des Hängenbleibe-Defekts
in der Abtastkette zu schätzen (bei
Block 808).
-
10 veranschaulicht
eine erste exemplarische Vorrichtung 1000 zum Implementieren
des Verfahrens 800 oder des Verfahrens 900. Die
Vorrichtung 1000 umfasst ein Steuersystem 1002,
einen Speicher 1004, einen Komparator 1006 und
eine Auswertungsschaltung 1008. Das Steuersystem 1002 ist
dahin gehend konfiguriert, eine Referenz auf einen Teil eines Abtastmusters 1010,
der derzeit durch die Vorrichtung 1000 ausgewertet wird,
zu erhalten oder aufrechtzuerhalten. Der Speicher 1004 ist
dahin gehend konfiguriert, einen Wert zu speichern, der eine geschätzte Position
eines Hängenbleibe-Defekts
in einer Ab tastkette 1012 darstellt. Der Komparator 1006 ist
dahin gehend konfiguriert, ein Steuersignal 1014 zu aktivieren,
wenn die Referenz 1016 eine vorbestimmte Beziehung zu dem Wert 1018 aufweist.
Die Auswertungsschaltung 1008 ist dahin gehend konfiguriert,
1) das Abtastmuster 1010 zu empfangen, während es
aus der Abtastkette 1012 heraus verschoben wird, 2) das
Abtastmuster 1010 in Echtzeit bezüglich des Vorliegens einer
Logikbedingung auszuwerten, und 3) auf ein Identifizieren des Vorliegens
der Logikbedingung hin, wenn das Steuersignal 1014 aktiviert
ist, zu bewirken, dass der in dem Speicher 1004 gespeicherte
Wert unter Verwendung der Referenz 1016, die anhand des Steuersystems 1002 erhalten
oder aufrechterhalten wird, überschrieben
wird.
-
Wie
anhand des optionalen Multiplexers 1020 veranschaulicht
ist, kann die Vorrichtung 1000 verschiedenen einer Mehrzahl
von Abtastketten 1012, 1022 zugeordnet sein, um
jede der Abtastketten 1012, 1022 der Reihe nach
bezüglich
eines Hängenbleibe-Defekts
auszuwerten. Alternativ dazu kann die Vorrichtung 1000 für jede der
Abtastketten 1012, 1022 reproduziert werden.
-
11 veranschaulicht
eine ausführlichere Implementierung 1100 der
Vorrichtung 1000, bei der die Auswertungsschaltung 1008 dahin
gehend konfiguriert ist, ein Abtastmuster bezüglich des Vorliegens von sowohl
Hoch-zu-Niedrig- als auch Niedrig-zu-Hoch-Logikübergängen auszuwerten. Man beachte
bei der folgenden Beschreibung, dass eine Angabe, dass zwei Komponenten „gekoppelt” sind,
bedeuten soll, dass die zwei Komponenten entweder direkt gekoppelt
(z. B. über
eine Draht- oder Signalleitung oder über ein passives Gerät wie z.
B. einen Widerstand oder eine Diode) oder indirekt gekoppelt (z. B. über ein
Steuerungs- oder Verzögerungselement) sind.
-
Wie
in 11 gezeigt ist, kann das Steuersystem 1002 einen
Zähler 1102 umfassen,
so dass die seitens des Steuersystems 1002 aufrechterhaltene
Referenz 1016 ein seitens des Zählers 1102 aufrechterhaltener
Zählwert
ist. Bei manchen Ausführungsbeispielen
kann das Steuersystem 1002 den Zähler 1102 veranlassen,
seinen Zählwert
ansprechend auf einen Abtasttakt 1104 zu inkrementieren, der
dazu verwendet wird, die Bits des Abtastmusters 1010 aus
der Abtastkette 1012 heraus zu verschieben. Für die Zwecke
der vorliegenden Beschreibung soll ein „Inkrementierungs”-Vorgang
jeglichen Vorgang umfassen, der einen Vorschube in einem vorbestimmten
Zählmuster
bewirkt, ob das Zählmuster eine
Vorwärtszählung, eine
Rückwärtszählung oder eine
vorbestimmte außerhalb
einer Reihenfolge erfolgende Zählung
ist. Der Einfachheit halber wird jedoch erwartet, dass die seitens
des Zählers 1102 aufrechterhaltene
Zählung
am häufigsten
als Vorwärtszählung oder
als Rückwärtszählung implementiert ist.
-
Falls
die Vorrichtung 1100 dazu verwendet wird, mehrere Abtastmuster
bezüglich
einer einzigen Abtastkette 1012 auszuwerten (was oft der
Fall ist), kann das Steuersystem 1002 dahin gehend konfiguriert
sein, den Zähler 1102 zurückzusetzen,
bevor jedes eine Mehrzahl von Abtastmustern aus der Abtastkette 1012 heraus
verschoben wird. Dies kann mit Hilfe eines Teststeuerungsprozessors 1118 des Testsystems
bewerkstelligt werden (d. h. eines Prozessors, der ein Abtast-Testen
eines Testobjekts koordiniert und sich somit dessen bewusst ist,
wann neue Abtastmuster gerade in ein bzw. aus einem Testobjekt hinein
bzw. heraus verschoben werden).
-
Als
Beispiel kann der Speicher 1004 die Form eines seriell
geladenen Registers, einen parallel geladenen Registers, einer adressierbaren
Stelle (oder adressierbarer Stellen) in einem größeren Speicher oder einer beliebigen
anderen Einrichtung zum Speichern eines Werts aufweisen, der die
Position eines Hängenbleibe-Defekts
darstellt. Das Steuersystem 1002 kann dahin gehend konfiguriert
sein, den Speicher 1004 zu initialisieren, bevor eine Mehrzahl
von Abtastmustern seitens der Auswertungsschaltung 1008 ausgewertet
wird. Wenn die Mehrzahl von Abtastmustern jedoch dazu verwendet
wird, die Stelle eines Hängenbleibe-Defekts
in einer einzigen Abtastkette zu schätzen, sollte der Speicher 1004 nicht
zwischen den Auswertungen einzelner der Mehrzahl von Abtastmustern
initialisiert werden.
-
Der
Komparator 1006 weist Eingänge auf, die mit dem Steuersystem 1002 (um
die Referenz 1016 zu empfangen) bzw. mit dem Speicher 1004 (um
den Wert 1018 zu empfangen) gekoppelt sind. Der Komparator 1006 vergleicht
die Referenz 1016 mit dem Wert 1018 und aktiviert
ein Steuersignal 1014, wenn die Referenz 1016 und
der Wert 1018 eine vorbestimmte Beziehung aufweisen. Die
Beschaffenheit der „vorbestimmten
Beziehung” kann verschiedene
Formen aufweisen. Wenn der Zähler 1102 beispielsweise
eine sequentielle binäre
Vorwärtszählung aufrechterhält (z. B.
xxxxxx00, xxxxxx01, xxxxxx10, xxxxxx11 etc.), kann die Beziehung,
die den Komparator 1006 veranlasst, das Steuersignal 1014 zu
aktivieren, wie folgt lauten: Referenz
1016 > Wert 1018 (Gl. 1)
-
Wenn
der Zähler 1102 jedoch
eine sequentielle binäre
Rückwärtszählung aufrecht
erhält,
kann die Beziehung, die den Komparator 1006 veranlasst, das
Steuersignal 1014 zu aktivieren, wie folgt lauten: Referenz 1016 < Wert
1018 (Gl. 2)
-
Die
Auswertungsschaltung 1008 ist in 11 so
dargestellt, dass sie ein Flipflop 1106, ein logisches
XOR-Gatter (Exklusiv-ODER-Gatter) 1108 und ein logisches
UND-Gatter 1110 umfasst. Das Flipflop 1106 ist
dahin gehend konfiguriert, eine um ein Bit verzögerte Version 1112 des
Abtastmusters 1010 zu empfangen und auszugeben, und in
manchen Fällen
kann das Flipflop 1106 mittels des Abtasttaktes 1104 ausgelöst werden.
Das logische XOR-Gatter 1108 weist einen ersten Eingang,
der dahin gehend konfiguriert ist, das Abtastmuster 1010 zu empfangen,
einen zweiten Eingang, der dahin gehend konfiguriert ist, die um
ein Bit verzögerte
Version 1112 des Abtastmusters 1010 zu empfangen,
und einen XOR-Ausgang 1114 auf. Das logische UND-Gatter 1110 weist
einen ersten Eingang, der dahin gehend konfiguriert ist, den XOR-Ausgang 1114 zu
empfangen, einen zweiten Eingang, der dahin gehend konfiguriert
ist, das Steuersignal 1014 zu empfangen, und einen Ausgang 1116,
der mit einem Ladeeingang des Speichers 1004 gekoppelt
ist, auf. Die in 11 gezeigte Auswertungsschaltung 1008 dient dazu,
Logikpegel benachbarter Bits des Abtastmusters 1010 zu
vergleichen; und wenn eine Differenz (oder ein Logikübergang)
vorliegt, wenn das Steuersignal 1014 aktiviert wird, veranlasst
die Auswertungsschaltung 1008, dass der in dem Speicher 1004 gespeicherte
Wert mit dem aktuellen Wert der Referenz 1016 überschrieben
wird. Auf diese Weise wird die geschätzte Position eines Hängenbleibe-Defekts in
der Abtastkette 1012 aktualisiert.
-
Bei
manchen Ausführungsbeispielen
kann das Steuersystem 1002 der Vorrichtung 1100 ferner dahin
gehend konfiguriert sein, den Wert, der sich in dem Flipflop 1106 befindet,
zu lesen, nachdem ein abschließendes
Bit in einem Abtastmuster (oder einem Satz von Abtastmustern) seitens
des Flipflops 1106 empfangen wurde. Anhand des Lesens des Werts
des abschließenden
Bits eines Abtastmusters 1010, das aus der Abtastkette 1012 heraus
verschoben wird, kann die Art des Hängenbleibe-Defekts in der Abtastkette 1012 ermittelt
werden. Das heißt,
es kann beispielsweise ermittelt werden, ob der Hängenbleibe-Defekt
ein Defekt vom „Hoch-Hängenbleibe”- oder
vom „Niedrig-Hängenbleibe”-Typ ist.
-
Bei
einem alternativen Ausführungsbeispiel der
in 11 gezeigten Vorrichtung 1100 kann das Flipflop 1106 durch
eine Verzögerungsschaltung
ersetzt werden, die beispielsweise einen oder mehrere Puffer umfasst.
Das Flipflop 1106 liefert jedoch eine gute Ausrichtung
des Abtastmusters 1010 und der um ein Bit verzögerten Version 1112 des
Abtastmusters 1010.
-
12 veranschaulicht
eine zweite exemplarische Implementierung 1200 der Vorrichtung 1000, bei
der die Auswertungsschaltung 1008 dahin gehend konfiguriert
ist, ein Abtastmuster bezüglich
des Vorliegens eines bestimmten Logikpegels auszuwerten. Die Vorrichtung 1200 kann ähnlich der
Vorrichtung 1100 (11) aufgebaut
sein, jedoch ausge nommen die Konfiguration der Auswertungsschaltung 1008.
In 12 umfasst die Auswertungsschaltung 1008 einfach
ein logisches UND-Gatter 1110. Das logische UND-Gatter 1110 weist
einen ersten Eingang, der dahin gehend konfiguriert ist, das Abtastmuster 1010 zu
empfangen, einen zweiten Eingang, der dahin gehend konfiguriert
ist, das Steuersignal 1014 zu empfangen, und einen Ausgang 1116, der
mit einem Ladeeingang des Speichers 1004 gekoppelt ist,
auf. Die in 12 gezeigte Auswertungsschaltung 1008 dient
dazu, das Vorliegen eines logisch hohen Pegels in dem Abtastmuster 1010 zu identifizieren;
und nachdem der logisch hohe Pegel identifiziert wurde, wenn das
Steuersignal 1014 aktiviert ist, veranlasst die Auswertungsschaltung 1008, dass
der in dem Speicher 1004 gespeicherte Wert mit dem aktuellen
Wert der Referenz 1016 überschrieben
wird. Auf diese Weise wird die geschätzte Position eines „Niedrig-Hängenbleibe”-Defekts
in der Abtastkette 1012 aktualisiert. Falls zwischen den Ausgang
der Abtastkette 1012 und das logische UND-Gatter 1110 ein
Inverter eingefügt
wird, kann die Vorrichtung 1200 dazu verwendet werden,
die Position eines „Hoch-Hängenbleibe”-Defekts
in der Abtastkette 1012 zu schätzen. Alternativ dazu und wie
in 13 gezeigt, kann die Auswertungsschaltung 1008 der
in 12 gezeigten Vorrichtung 1200 dahin gehend
modifiziert werden, sowohl einen Inverter 1302 als auch
einen Multiplexer 1304 zu umfassen. Falls das Steuersystem 1002 dahin
gehend konfiguriert ist, den Auswahleingang des Multiplexers 1304 zu
steuern, kann die Vorrichtung 1300 (13) dazu
verwendet werden, die Position eines Niedrig-Hängenbleibe- oder Hoch-Hängenbleibe-Defekts zu
schätzen.
-
14 veranschaulicht
eine wieder andere Art und Weise, das Verfahren 800 (8)
oder das Verfahren 900 (9) zu implementieren.
Die Vorrichtung 1400 ist insofern ähnlich der in 13 gezeigten
Vorrichtung 1300, als die Vorrichtung 1400 ebenfalls
die Positionen von Niedrig-Hängenbleibe- und
Hoch-Hängenbleibe-Defekten
schätzen
kann. Jedoch reproduziert die Vorrichtung 1400 anstelle des
Multiplexers 1302 den Speicher 1004, den Komparator 1006 und
das logische UND-Gatter 1110, um einen zweiten Speicher 1402,
einen zweiten Komparator 1404 und ein zweites UND-Gatter 1406 bereitzustellen.
Das Abtastmuster 1010 wird anschließend an einen Eingang des logischen
UND-Gatters 1110 geliefert,
und ein invertiertes Abtastmuster 1408 wird an das logische
UND-Gatter 1406 geliefert
(mittels des Inverters 1302). Nach Auswertung eines oder mehrerer
Abtastmuster bezüglich
logisch hoher und logisch niedriger Pegel können die Speicher 1004 und 1402 gelesen
werden, um die Positionen des letzten logisch niedrigen Pegels und
des letzten logisch hohen Pegels, die aus einer Abtastkette emittiert
wurden, zu ermitteln. Falls die Abtastkette einen Hängenbleibe-Defekt
aufweist, stellt die Position, die am nächsten bei dem Ausgang der
Abtastkette liegt, die geschätzte
Position des Hängenbleibe-Defekts dar.
-
Bei
den in 11–14 gezeigten
Vorrichtungen 1100, 1200, 1300, 1400 verwendet
das Steuersystem 1002 einen Zähler 1102, um eine
Referenz auf einen Teil des Abtastmusters, der gerade ausgewertet
wird, aufrechtzuerhalten. Jedoch könnte das Steuersystem 1002 als
Beispiel alternativ dazu auch dahin gehend konfiguriert sein, die „Referenz” anhand
eines Lesens oder Erfassens einer aktuellen Bitposition eines heraus
verschobenen Abtastmusters von dem Teststeuerungsprozessor eines
Testsystems zu erhalten. Man beachte, dass die Referenz, die mittels
des Steuersystems 1002 erhalten oder aufrechterhalten wird,
in manchen Fällen
1) die aktuelle Bitposition, die gerade durch die Auswertungsschaltung 1008 ausgewertet
wird, 2) eine Bitposition, die an einen Übergang angrenzt, der gerade durch
die Auswertungsschaltung 1008 ausgewertet wird, oder 3)
ein Zählwert,
der eine bekannte Beziehung zu der Bitposition oder dem Übergang
aufweist, die bzw. der gerade ausgewertet wird, sein kann.
-
15 veranschaulicht
ein exemplarisches Ausführungsbeispiel 1500 des
Komparators 1006 oder 1404, die in 10–14 gezeigt
sind. Der Komparator 1500 umfasst eine Mehrzahl von logischen
Gattern, die zusammen die Eingänge
A (die die Bits A3, A2, A1 und A0 umfassen) und B (die die Bits
B3, B2, B1 und B0 umfassen) empfangen und einen Ausgang erzeugen,
der angibt, ob A > B.
Alternativ dazu könnte
der Komparator 1006 oder 1404 unter Verwendung
beliebiger einer großen
Bandbreite an Geräten
und Strukturen implementiert sein, die in der Lage sind, zwei Werte
zu vergleichen.
-
16 veranschaulicht
ein Verfahren 1600 zum Testen und Isolieren von Fehlern
in einer Abtastkette. Wie noch deutlich werden wird, kann das Verfahren 800 oder 900 während einer
Ausführung
des Verfahrens 1600 gestartet werden. Das Verfahren 1600 beginnt
mit der Ausführung
eines „Kettenintegrität”-Tests
(bei Block 1602). Der Kettenintegritätstest kann ein Verschieben
eines Abtastmusters (z. B. „11001100...”) in die
und aus einer Abtastkette umfassen, ohne das Abtastmuster an die
kombinatorische Logik eines DUT abzuschicken. Falls das Abtastmuster
n Zyklen, nachdem es in die Abtastkette hinein verschoben wurde,
aus derselben heraus verschoben wird (wobei „n” die Anzahl von Flipflops
in der Abtastkette ist), gilt der Kettenintegrität-Test als „bestanden” (bei Block 1604).
Andernfalls wurde der Kettenintegrität-Test „nicht bestanden”. Falls
der Kettenintegrität-Test
bestanden ist, werden standardmäßige DFT-Abtastmuster
dazu verwendet, das DUT zu testen (bei Block 1606), und
es wird eine Bestimmung durchgeführt,
ob das DUT ein Abtast-Testen besteht oder nicht besteht (bei Block 1608).
-
Falls
der Kettenintegrität-Test
nicht bestanden wird, wird bestimmt, ob das Abtastmuster, das während des
Kettenintegrität-Tests
aus der Abtastkette heraus verschoben wurde, nur logisch niedrige Pegel,
nur logisch hohe Pegel oder eine Mischung aus logisch niedrigen und
logisch hohen Pegeln umfasste. Im letzteren Fall wird bestimmt,
dass die Abtastkette keinen Hängenbleibe-Fehler
aufweist (bei Block 1610). Falls das heraus verschobene
Abtastmuster nur logisch niedrige Pegel aufweist, kann das Verfahren 800 oder
das Verfahren 900 (8 oder 9)
ausgeführt
werden, um die Position eines Niedrig-Hängenbleibe-Defekts zu schätzen (bei Block 1612).
Falls das heraus verschobene Abtastmuster nur logisch hohe Pegel
umfasst, kann das Verfahren 800 oder das Verfahren 900 ausgeführt werden,
um die Position eines Hoch-Hängenbleibe-Defekts
zu schätzen
(bei Block 1614).
-
Zusammenfassung
-
Während ein
Abtastmuster aus einer Abtastkette heraus verschoben wird, wird
das Abtastmuster in Echtzeit bezüglich
des Vorliegens einer Logikbedingung ausgewertet. Eine Referenz auf
einen Teil des Abtastmusters, der derzeit ausgewertet wird, wird
aufrechterhalten. Auf ein Identifizieren des Vorliegens der Logikbedingung
hin, wenn die Referenz eine vorbestimmte Beziehung zu einem gespeicherten
Wert aufweist, wird der gespeicherte Wert unter Verwendung der Referenz überschrieben.
Der gespeicherte Wert wird dann dazu verwendet, die Position eines
Hängenbleibe-Defekts
in der Abtastkette zu schätzen.