DE60013210T2

DE60013210T2 - Ein-Chip-Mikrorechner und dessen Steuerungsverfahren

Info

Publication number: DE60013210T2
Application number: DE60013210T
Authority: DE
Inventors: Masaki Wakabayashi; Kazuhiro Yaegawa; Masaaki Tanno; Hiroki Suto; Tadao Takeda
Original assignee: Nippon Telegraph and Telephone Corp; Sharp Corp
Current assignee: Nippon Telegraph and Telephone Corp; Sharp Corp
Priority date: 1999-05-11
Filing date: 2000-05-05
Publication date: 2005-09-01
Anticipated expiration: 2020-05-06
Also published as: TW452655B; DE60013210D1; JP3576457B2; EP1074915A1; US6934884B1; KR20010014896A; EP1074915B1; KR100377904B1; JP2001027958A

Description

GEBIET DER ERFINDUNG
Die vorliegende Erfindung bezieht sich auf eine Testschaltung für einen Ein-Chip-Mikrorechner, und sie bezieht sich insbesondere auf einen Ein-Chip-Mikrorechner, der mit einer eingebauten Selbsttestschaltung ausgestattet ist, in der eine eingebaute CPU die Aktivierung des eingebauten Selbsttests und die Diagnose der Ergebnisse ausführt, und auf ein Steuerungsverfahren dafür, ebenso wie auf eine IC-Karte, die mit solch einem Mikrorechner ausgestattet ist.
HINTERGRUND DER ERFINDUNG
Eines der Testsysteme für eine Gruppe logischer Schaltungen in einem Ein-Chip-Mikrorechner ist ein System zum Untersuchen seiner Funktionen. Dieses ist ein Testsystem zum Überprüfen, um zu sehen, ob der Ein-Chip-Mikrorechner die von dem Designer angenommenen Spezifikationen erfüllt oder nicht, wobei der Betrieb entsprechend seiner Spezifikationen nachverfolgt wird.
Da das Ausmaß eines Ein-Chip-Mikrorechners größer und kompliziert wird, wird das vorstehend erwähnte System zum Testen von Funktionen Untersuchungen mit einer hohen Fehlernachweisrate nicht durchführen können, was zu Fehlern bei der Sicherstellung einer ausreichenden Qualität führen wird. Daher ist allgemein ein Scan-Testverfahren verwendet worden, bei dem Speicherelemente in der Schaltung durch ausschließlich verwendete Zellen ersetzt werden, die in einer Weise analog dem Schieberegister verbunden sind, so dass das Setzen und Lesen eines Wertes in Bezug auf die Speicherelemente in der Schaltung durchgeführt werden.
Bei dem vorstehend erwähnten Scan-Testverfahren werden die ausschließlich verwendeten Zellen, durch die die Speicherelemente ersetzt werden, allgemein als Scan-Zellen bezeichnet, und es gibt eine Vielzahl von Arten von Scan-Zellen. Beispielsweise wird bei einer Art von Scan-Zellen eine Auswahlschaltung dem Daten-Eingangsanschluss des Speicherelements hinzugefügt.
Hier wird unter Bezugnahme auf die entsprechenden konzeptuellen Zeichnungen (12 und 13) eine Gruppe logischer Schaltungen und ein Abtast-Testsystem erklärt.
Wie in 12 veranschaulicht, ist eine Gruppe logischer Schaltungen 103 durch Speicherelemente 101 und Kombinationsschaltungen 102 aufgebaut. Wie in 13 dargestellt, wird dieses Scan-Testsystem in Speicherelementabschnitte 203 mit nur Speicherelementen 202 und Kombinations-Schaltungsabschnitte 205 mit nur Kombinationsschaltungen 204 unterteilt; somit wird eine Gruppe logischer Schaltungen 201 gebildet. Dann wird ein Test bei der Gruppe logischer Schaltungen 201 durchgeführt, indem zwei Modi wiederholt werden d. h., ein Schiebemodus und ein Fangmodus.
Das Schalten zwischen dem Schiebemodus und dem Fangmodus wird durch einen Anschluss durchgeführt, der allgemein als ein Test-Enable-Anschluss bezeichnet wird, der die Funktion hat, Eingangsdaten einer Auswahlschaltung, die der Scan-Zelle neu hinzugefügt werden, auszuwählen. Mit anderen Worten wird der Test-Enable-Anschluss verwendet, um eine Steuerung zu bewirken, durch die die Scan-Zellen in einer Weise analog dem Schieberegister verbunden werden oder nicht.
Der vorstehend erwähnte Schiebemodus ist ein Modus, durch den die Werte der jeweiligen Scan-Zellen gesetzt werden, wobei der Test-Enable-Anschluss in einer Weise analog dem Schieberegister verbunden ist. Im Gegensatz dazu ist in dem Fangmodus der Test-Enable-Anschluss so eingestellt, dass er nicht in einer Weise analog dem Schieberegister verbunden ist, mit dem Ergebnis, dass die Kombinationsschaltungen so betrieben werden, dass zugelassen wird, dass die Abtast-Zelle ihre Werte annimmt.
Als Nächstes wird unter Bezugnahme auf 13 eine Erklärung der Abfolge des Scan-Testes gegeben.
Zuerst wird der Modus der Gruppe logischer Schaltungen 201 in den Schiebemodus versetzt, indem der Test-Enable-Anschluss verwendet wird, so dass die Werte, die für den Test des Kombinationsschaltungsabschnitts 205 erforderlich sind, bei allen Scan-Zellen eingestellt werden. Danach wird der Modus der Gruppe logischer Schaltungen 201 auf den Fangmodus geschaltet, und ein Zyklus aus einem Taktsignal S206 mit einem Taktzyklus wird in die Scan-Zellen eingegeben. Dann wird der Modus der Gruppe logischer Schaltungen 201 wiederum in den Schiebemodus geschaltet, und das Taktsignal S206 wird in die Gruppe 201 logischer Schaltungen eingegeben, so dass die Werte der Scan-Zellen aufeinander folgend gelesen werden und mit Erwartungswerten verglichen werden. Gleichzeitig werden neue Werte, die für den nächsten Test des Kombinationsschaltungsabschnitts 205 erforderlich sind, bei allen Abtast-Zellen eingestellt. Danach werden die Tests durchgeführt, indem der vorstehend erwähnte Prozess wiederholt wird.
Hier ist ein Test-Enable-Signal 208 in 13 eine Signalleitung, die mit dem Test-Enable-Anschluss verbunden ist, und der Schiebemodus wird eingestellt, wenn es auf „Hoch" eingestellt wird und der Fangmodus wird eingestellt, wenn es auf „Niedrig" eingestellt wird. Eine Auswahleinrichtung 207 wählt das Signal von den Speicherelementen 202 aus, wenn das Test-Enable-Signal 208 auf „Hoch" eingestellt wird, und wählt auch das Signal von der Kombinationsschaltung 205 aus, wenn es auf „Niedrig" eingestellt wird.
Als Nächstes wird unter Bezugnahme auf 14 eine Erklärung eines herkömmlichen Ein-Chip-Mikrorechners mit einer eingebauten Selbsttestfunktion gegeben werden.
Ein herkömmlicher Ein-Chip-Mikrorechner 300 mit der eingebauten Selbsttestfunktion ist durch einen Speicher 301, eine CPU 302, eine Gruppe logischer Schaltungen 303, einen Pseudo-Zufallszahlen-Generator 304, eine Komprimiereinrichtung für den Test logischer Schaltungen 305, einen Musterzähler 312, einen Mustergenerator 306, eine Komprimiereinrichtung für den Speichertest 307, eine JTAG-Schaltung 308, eine Gruppe von ausschließlich verwendeten Test-Anschlüssen 309 und eine Gruppe von Anschlüssen 310 gemäß der Spezifikation gebildet. Der Speicher 301, die CPU 203, die Gruppe logischer Schaltungen 303 sind miteinander durch einen Bus 311 verbunden.
Ein Programm zum Steuern der CPU 302 ist in dem Speicher 301 gespeichert. Die Gruppe logischer Schaltungen 303 ist durch Schaltungen aufgebaut, die spezifizierte Operationen des Ein-Chip-Mikrorechners 300 erkennen bzw. durchführen. Der Zufallszahlen-Generator 304 erzeugt Zufallszahlen als Testmuster zum Untersuchen der CPU 302 und der Gruppe logischer Schaltungen 303, und ist beispielsweise durch ein Schieberegister mit linearer Rückkopplung, das durch Schieberegister mit Rückkoppelschaltungen aufgebaut ist, gebildet. Die Komprimiereinrichtung für den Test logischer Schaltungen 305, die Werte, die auf Anfrage von der CPU 302 und der Gruppe logischer Schaltungen 302 während des Tests ausgegeben werden, komprimiert, ist beispielsweise durch das vorstehend erwähnte Schieberegister mit linearer Rückkopplung gebildet.
Der Musterzähler 312, der für die Überwachung des eingebauten Selbsttests, während sein Prozess ausgeführt wird, verwendet wird, ist durch eine Zählschaltung aufgebaut. Hier steuert der Musterzähler 312 die vervollständigten Vorgänge des Pseudo-Zufallszahlen-Generators 304, der Komprimiereinrichtung für den Test logischer Schaltungen 305, des Mustergenerators 306 und der Komprimiereinrichtung 307 für den Speichertest.
Der Mustergenerator 306 erzeugt Testmuster, die zum Untersuchen bzw. Prüfen des Speichers 301 verwendet werden. Die Komprimiereinrichtung 307 für den Speichertest komprimiert Werte, die von dem Speicher 301 auf Anfrage während des Tests ausgegeben werden, und ist beispielsweise durch das vorstehend erwähnte Schieberegister mit linearer Rückkopplung gebildet. Die JTAG-Schaltung 308 ist durch eine Schaltung in Einklang mit dem Standard der IEEE 1149.1 gebildet. Mit anderen Worten ist die JTAG-Schaltung 308 mit einer Schaltung ausgestattet, in der Befehle und zusätzliche Daten für den Test durch die Bestandteil bildenden Elemente jeweils nacheinander gelesen werden, und von der die Daten, die die Ergebnisse der Ausführung des Befehls zeigen, jeweils nacheinander gelesen werden. Hier ist die IEEE 1149.1 eine Standard-Spezifikation, in der die Standardtest-Anschlussspezifikation und -Testarchitektur durch die JTAG (Joint Test Action Group) bestimmt sind.
Die Gruppe ausschließlich verwendeter Testanschlüsse 309 ist mit einem TDI-Anschluss, einem TDO-Anschluss, einem TCK-Anschluss und einem TMS-Anschluss gemäß dem Standard der IEEE 1149.1 ausgestattet. Ein Signal mit einem Taktzyklus wird in den TCK-Anschluss eingegeben. Ein Signal zum Steuern eines Testvorgangs wird in den TMS-Anschluss eingegeben, so dass ein Abtastvorgang synchron mit dem von dem TCK-Anschluss eingegebenen Signal durchgeführt wird. Befehle und zusätzliche Daten werden in den TDI-Anschluss jeweils nacheinander eingegeben, so dass ein Abtastvorgang synchron mit dem von dem TCK-Anschluss eingegebenen Signal durchgeführt wird. Daten, die die Ergebnisse angeben, werden von dem TDO-Anschluss jeweils nacheinander ausgegeben, und der Wechsel des Ausgangswertes wird synchron mit dem von dem TCK-Anschluss eingegebenen Signal durchgeführt.
Die Gruppe der Anschlüsse 310 gemäß der Spezifikation umfassen einen Eingabe-Anschluss, einen Ausgabe-Anschluss und einen Eingabe-Ausgabe-Anschluss auf der Grundlage eines Ein-Chip-Mikrorechners 300.
Der herkömmliche Ein-Chip-Mikrorechners 300 mit einer eingebauten Selbsttest-Funktion wird durch die Gruppe der ausschließlich verwendeten Test-Anschlüsse 309 gesteuert. Gemäß den Befehlen und zusätzlichen Daten von der Gruppe ausschließlich verwendeter Test-Anschlüsse 209 setzt die JTAG-Schaltung 308 die Anfangsstufen des Pseudo-Zufallszahlen-Generators 304, des Mustergenerators 306, der Komprimiereinrichtung 305 für den Test logischer Schaltungen und der Komprimiereinrichtung 307 für den Speichertest, und aktiviert einen eingebauten Selbsttest.
Wenn der eingebaute Selbsttest aktiviert worden ist, wird ein in dem Pseudo-Zufallszahlen-Generator 304 erzeugtes Signal als ein Testmuster in die CPU 302 und die Gruppe logischer Schaltungen 303, bei denen ein Scan-Test zugelassen worden ist, eingegeben. Dann werden Daten, die von der CPU 302 und der Gruppe logischer Schaltungen 303 freigesetzt worden sind, durch die Komprimiereinrichtung 305 für den Test logischer Schaltungen komprimiert, so dass der sich ergebende Wert als Ergebnis des Tests des eingebauten Selbsttests der CPU 302 und der Gruppe logischer Schaltungen 303 bereitgestellt wird.
Gleichzeitig dazu gibt der Mustergenerator 306 ein Testmuster an den Speicher 301 aus, und die von dem Speicher 301 ausgegebenen Daten werden durch die Komprimiereinrichtung 307 für den Speichertest komprimiert, und der sich ergebende Wert wird als das Testergebnis des eingebauten Selbsttests des Speichers 301 bereitgestellt.
Nach Beendigung des eingebauten Selbsttests werden die Vorgänge der Komprimiereinrichtung 305 für den Test logischer Schaltungen und der Komprimiereinrichtung 307 für den Speichertest durch den Musterzähler 312 angehalten, und gemäß den Befehlen und zusätzlichen Daten der Gruppe von ausschließlich verwendeten Testanschlüssen werden das Testergebnis des eingebauten Selbsttests der CPU 302 und der Gruppe logischer Schaltungen 303 und das Testergebnis des eingebauten Selbsttests des Speichers 301 ausgelesen und mit erwarteten Werten außerhalb des Ein-Chip-Mikrorechners 300 verglichen, wobei eine Bewertung gemacht wird.
Bei der vorstehend erwähnten herkömmlichen Anordnung ergibt sich jedoch, da für den Ein-Chip-Mikrorechner mit der eingebauten Selbsttestfunktion die ausschließlich verwendeten Test-Anschlüsse erforderlich sind das Problem, dass die Anzahl der Anschlüsse des Ein-Chip-Mikrorechners ansteigt.
Beispielsweise sind im Fall von IC-Karten die Anzahl der Anschlüsse, Koordinatenpositionen und Funktionen und Spezifikationen der Anschlüsse durch die ISO (International Organization for Standardization, Internationale Organisation für Standardisierung) 7816 spezifiziert, und die Anzahl an Anschlüssen ist auf acht beschränkt. Aus diesem Grund ist, obwohl der eingebaute Selbsttest ausgeführt werden muss, eine Erhöhung der Anzahl von ausschließlich verwendeten Testanschlüssen, um den Test durchzuführen, nicht praktisch durchführbar.
In der EP 0075713 wird ein Mikroprozessor mit einer zusätzlichen funktionalen Einheit, die eine Steuereinrichtung, in der eine automatische Steuerung von Testsequenzen in dem Mikroprozessor durchgeführt werden kann, umfasst, beschrieben.
In der JP 02023432 wird ein Konzept eines Selbst-Diagnosesystems beschrieben.
ZUSAMMENFASSUNG DER ERFINDUNG
Es ist erwünscht, einen Ein-Chip-Mikrorechner, der einen eingebauten Selbsttest durchführen kann, ohne dass ausschließlich verwendete Testanschlüsse, die nicht in seinen Anschlüssen enthalten sein können, die hinsichtlich ihrer Anzahl begrenzt sind, notwendig sind, ein Steuerungsverfahren für den Ein-Chip-Mikrorechner und eine IC-Karte, die mit solchen Ein-Chip-Mikrorechner ausgestattet ist, bereitzustellen.
Gemäß einer Ausgestaltung der vorliegenden Erfindung wird ein Ein-Chip-Mikrorechner nach Anspruch 1 bereitgestellt. Es wird auch ein Verfahren zur Steuerung eines Ein-Chip-Mikrorechners nach Anspruch 11 bereitgestellt.
Mit der vorstehend erwähnten Anordnung oder dem vorstehend erwähnten Verfahren wird ein eingebauter Selbsttest gemäß einem Befehl von der CPU aktiviert (der Aktivierungsschaltung für den Selbsttest, dem ersten Schritt) und Ausgangssignale von der Gruppe logischer Schaltungen und des Speichers werden nachgewiesen (die Steuerungsschaltung für den Selbsttest der zweite Schritt). Daher können bei Beendigung des eingebauten Selbsttests die Ergebnisse des Tests auf der Grundlage der Ausgangssignale im Ein-Chip-Mikrorechner gemäß einem Befehl von der CPU diagnostiziert werden. Mit anderen Worten kann die in dem Ein-Chip-Mikrorechner eingebaute CPU die Aktivierung des eingebauten Selbsttests und die Diagnose der Ergebnisse des Selbsttests steuern.
Daher ist es möglich, den eingebauten Selbsttest durchzuführen, ohne dass ausschließlich-verwendete Testanschlüsse, die herkömmlicherweise erforderlich gewesen sind, und ohne dass eine von außen gegebene Steuerung notwendig ist. Da durch die vorstehend erwähnte Anordnung oder das vorstehend erwähnte Verfahren das Problem einer Erhöhung der Anzahl der Anschlüsse in einem Ein-Chip-Mikrorechner gelöst wird, ist es möglich, den eingebauten Selbsttest selbst in dem Fall von Ein-Chip-Mikrorechnern, wie beispielsweise IC-Karten, die weniger Anschlüsse haben, praktisch durchzuführen.
Vorzugsweise umfasst der Ein-Chip-Mikrorechner eine Ausgabeschaltung für das Testergebnis zum Ausgeben der durch die Steuerungsschaltung für den Selbsttest nachgewiesenen Signale von der CPU, dem Speicher und den logischen Schaltungen.
Mit der vorstehend erwähnten Anordnung oder dem vorstehend erwähnten Verfahren wird ein eingebauter Selbsttest aktiviert (die Aktivierungsschaltung für den Selbsttest, der dritte Schritt) gemäß einem Befehl von der CPU, und Ausgangssignale von der CPU, der Gruppe logischer Schaltungen und dem Speicher werden nachgewiesen (die Steuerungsschaltung für den Selbsttest, der vierte Schritt). Dann werden bei Beendigung des eingebauten Selbsttests diese Ausgangssignale vorzugsweise gemäß einem Befehl von der CPU ausgegeben (die Ausgabeschaltung für das Testergebnis, der fünfte Schritt).
Da die Aktivierung des eingebauten Selbsttests und der Nachweis der Ausgangssignale durch die in einem Ein-Chip-Mikrorechner eingebaute CPU gesteuert werden, ist es möglich, den eingebauten Selbsttest durchzuführen, ohne dass ausschließlich verwendete Testanschlüsse, die herkömmlicherweise erforderlich gewesen sind, und eine von außen gegebene komplexe Steuerung notwendig sind.
Darüber hinaus können bei Beendigung des eingebauten Selbsttests, der auf den Ausgangssignalen der CPU, der Gruppe logischer Schaltungen und des Speichers beruht, die Ergebnisse des eingebauten Selbsttests außerhalb des Ein-Chip-Mikrorechners diagnostiziert werden. Mit anderen Worten kann zusätzlich zu der Diagnose der Testergebnisse der Gruppe logischer Schaltungen und des Speichers vorzugsweise die Diagnose der Testergebnisse der CPU selbst durchgeführt werden.
Mit der vorstehend erwähnten Anordnung oder dem vorstehend erwähnten Verfahren ist es, da das Problem einer Erhöhung der Anzahl an Anschlüssen aufgrund der Installation der Testanschlüsse in einem Ein-Chip-Mikrorechner gelöst werden, möglich, den eingebauten Selbsttest, selbst in dem Fall des Ein-Chip-Mikrorechners, wie beispielsweise bei IC-Karten, die weniger Anschlüsse haben, praktisch durchzuführen. Darüber hinaus ist es zusätzlich zu der Diagnose der Testergebnisse der Gruppe logischer Schaltungen und des Speichers möglich, die Diagnose der Testergebnisse der CPU selbst durchzuführen, was herkömmlicherweise schwierig durchzuführen gewesen ist.
Vorzugsweise umfasst der Ein-Chip-Mikrorechner auch eine Rücksetzschaltung. Nachdem die Ausgangssignale der getesteten Komponenten von der Steuerungsschaltung für den Selbsttest nachgewiesen worden sind, kann die Rücksetzschaltung die CPU zurücksetzen, wobei zugelassen wird, dass die CPU ein Diagnoseprogramm der nachgewiesenen Ausgangssignale durchführt.
Mit der vorstehend erwähnten bevorzugten Anordnung oder dem vorstehend erwähnten bevorzugten Verfahren wird ein eingebauter Selbsttest gemäß den Befehlen der CPU aktiviert (die Aktivierungsschaltung für den Selbsttest, der sechste Schritt), und Ausgangssignale der CPU, der Gruppe logischer Schaltungen und des Speichers werden nachgewiesen (die Steuerungsschaltung für den Selbsttest, der siebte Schritt). Dann wird bei Beendigung des eingebauten Selbsttests die CPU zurückgesetzt, so dass die CPU ein Programm zum Diagnostizieren der CPU, der Gruppe logischer Schaltungen und des Speichers auf der Grundlage der entsprechenden Ausgangssignale durchführen kann (Rücksetzschaltung, der achte Schritt).
Als Folge ist es, da die Aktivierung des eingebauten Selbsttests und der Nachweis der Ausgangssignale durch die CPU, die in dem Ein-Chip-Mikrorechner eingebaut ist, gesteuert werden, möglich, den eingebauten Selbsttest durchzuführen, ohne dass ausschließlich verwendete Testanschlüsse, die herkömmlicherweise erforderlich gewesen sind, und eine von außen gegebene komplexe Steuerung notwendig sind.
Darüber hinaus kann bei Vervollständigung bzw. Beendigung des eingebauten Selbsttests die CPU zurückgesetzt werden, so dass die Diagnose der Testergebnisse der Ausgangssignale von der CPU, der Gruppe logischer Schaltungen und dem Speicher innerhalb des Ein-Chip-Mikrorechners durchgeführt werden können. Mit anderen Worten ist es nicht notwendig, von außen eine Vorrichtung für die Diagnose bzw. Auswertung der Testergebnisse bereitzustellen.
Mit der vorstehend erwähnten Anordnung oder dem vorstehend erwähnten Verfahren ist es, da das Problem einer Erhöhung der Anzahl von Anschlüssen aufgrund der Einrichtung von Testanschlüssen in einem Ein-Chip-Mikrorechner gelöst werden kann, möglich, den eingebauten Selbsttest, selbst in dem Fall eines Ein-Chip-Mikrorechners, wie beispielsweise bei IC-Karten, die weniger Anschlüsse haben, praktisch durchführbar zu machen.
Hier ist es, zusätzlich zu der Diagnose der Ergebnisse der Gruppe logischer Schaltungen und des Speichers möglich, die Diagnose der Ergebnisse der CPU selbst, deren Durchführung herkömmlich schwierig gewesen ist, durchzuführen. Darüber hinaus kann die Diagnose in dem Ein-Chip-Mikrorechner selbst durchgeführt werden, ohne eine externe Testvorrichtung zu verwenden.
Darüber hinaus ist, um die vorstehend erwähnte Aufgabe zu lösen, eine IC-Karte vorzugsweise mit dem vorstehend erwähnten Ein-Chip-Mikrorechner ausgestattet.
In dieser Anordnung ist der Ein-Chip-Mikrorechner, der das Merkmal hat, dass der eingebaute Selbsttest unter Verwendung einer begrenzten Anzahl von Anschlüssen durchgeführt werden kann, in der IC-Karte angeordnet; daher ist es selbst in dem Fall von IC-Karten, deren Anzahl von Anschlüssen auf Grund des Standards ISO7186 auf acht begrenzt ist, möglich, einen eingebauten Selbsttest durchzuführen.
Darüber hinaus macht die Anwendung eines Ein-Chip-Mikrorechners unter Verwendung einer JTAG-Schaltung, die dem vereinheitlichten Standard IEEE1149.1 genügt, als eine Testschaltung möglich, den eingebauten Selbsttest der IC-Kare durch Verwendung eines Steuerungssignals der JTAG-Schaltung auszuführen. Da die JTAG-Schaltung eine Schaltung ist, die dem vereinheitlichten Standard genügt, ist es möglich, die Gestaltungs- und Entwicklungsperioden für einen Ein-Chip-Mikrorechner unter Verwendung dieser Schaltung zu verkürzen und folglich die Entwicklungsperiode für IC-Karten unter Verwendung dieser Ein-Chip-Mikrorechner zu verkürzen.
Zum besseren Verständnis der vorliegenden Erfindung werden nun Ausführungsformen unter Bezugnahme auf die begleitenden Zeichnungen beschrieben, in denen:
1 ein Blockdiagramm ist, das schematisch den Aufbau eines Ein-Chip-Mikrorechners gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
2 ein Flussdiagramm ist, das den Betrieb des in 1 gezeigten Ein-Chip-Mikrorechners zeigt.
3 ein Blockdiagramm ist, das schematisch den Aufbau eines Ein-Chip-Mikrorechners gemäß einer weiteren Ausführungsform der vorliegenden Erfindung zeigt.
4 ein Flussdiagramm ist, das den Betrieb des in 3 gezeigten Ein-Chip-Mikrorechners zeigt.
5 ein Blockdiagramm ist, das schematisch den Aufbau eines Ein-Chip-Mikrorechners gemäß einer noch weiteren Ausführungsform der vorliegenden Erfindung zeigt.
6 ein Flussdiagramm ist, das den Betrieb des in 5 gezeigten Ein-Chip-Mikrorechners zeigt.
7 ein Blockdiagramm ist, das schematisch den Aufbau eines noch weiteren Ein-Chip-Mikrorechners gemäß einer weiteren Ausführungsform der vorliegenden Erfindung zeigt.
8 ein Blockdiagramm ist, das schematisch einen Aufbau einer Anschluss-Umschaltschaltung, die in dem in 7 gezeigten Ein-Chip-Mikrorechners installiert ist, zeigt.
9 ein Blockdiagramm ist, das schematisch einen weiteren Aufbau einer Anschluss-Umschaltschaltung zeigt, die in dem in 7 gezeigten Ein-Chip-Mikrorechners installiert ist.
10 ein Blockdiagramm ist, das schematisch eine IC-Karte gemäß noch einer weiteren Ausführungsform der vorliegenden Erfindung und auch einen Zustand zeigt, in dem sie tatsächlich verwendet wird.
11 ein Blockdiagramm ist, das einen Zustand zeigt, in dem ein eingebauter Selbsttest des Ein-Chip-Mikrorechners der in 10 gezeigten IC-Karte durchgeführt wird.
12 eine erklärende Zeichnung ist, die das Konzept einer Gruppe logischer Schaltungen zeigt.
13 eine erklärende Zeichnung ist, die das Konzept eines Scan-Testsystems zeigt.
14 ein Blockdiagramm ist, das schematisch den Aufbau eines Ein-Chip-Mikrorechners, der mit einem herkömmlichen eingebauten Test ausgestattet ist, zeigt.
BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
[AUSFÜHRUNGSFORM 1]
Unter Bezugnahme auf die 1 und 2 wird in der folgenden Beschreibung eine Ausführungsform der vorliegenden Erfindung diskutiert.
Der Ein-Chip-Mikrorechner der vorliegenden Erfindung ist mit einer CPU (Zentraleinheit) (eingebaute CPU), einem Speicher, in dem ein Programm zum Steuern des Betriebs der CPU gespeichert ist, und einer Gruppe von logischen Schaltungen ausgestattet, die alle miteinander durch Busse verbunden sind, wodurch ein logischer LSI (hochintegrierter Schaltkreis) mit einer eingebauten Selbsttest-Funktion (BIST: eingebauter Selbsttest) gebildet wird. Hier ist der Ein-Chip-Mikrorechner mit einem Aktivierungsregister zum Aktivieren einer Steuerungsschaltung für den Selbsttest zum Ausführen der eingebauten Selbsttest-Funktion und einem Aktivierungsmuster-Generator für den eingebauten Selbsttest zum Setzen eines Anfangswertes in die Steuerungsschaltung für den Selbsttest ausgestattet; somit wird zugelassen, dass die CPU den eingebauten Selbsttest des Speichers und der Gruppe logischer Schaltungen steuert.
Mit anderen Worten führt der Ein-Chip-Mikrorechner der vorliegenden Ausführungsform einen Scan-Test des Speichers und der Gruppe logischer Schaltungen durch. Hier führt der Ein-Chip-Mikrorechner nicht einen Scan-Test der CPU aus. Der Grund dafür ist, dass die CPU den Speicher und die Gruppe logischer Schaltungen auf der Grundlage der Ergebnisse des Scan-Tests des Speichers und der Gruppe logischer Schaltungen diagnostizieren muss, und wenn die CPU einen Scan-Test von sich selbst durchführt, ist es nicht zulässig, dass sie diese Diagnosen durchführt.
Wie in 1 veranschaulicht, ist der Ein-Chip-Mikrorechner 10 der vorliegenden Erfindung durch einen Speicher 11, eine CPU 12, eine Gruppe logischer Schaltungen 13, einen Pseudo-Zufallszahlengenerator 14, eine Komprimiereinrichtung für den Test logischer Schaltungen 15, einen Musterzähler 20, einen Mustergenerator 16, eine Komprimiereinrichtung 17 für den Speichertest, ein Aktivierungsregister 18, einen Aktivierungsmustergenerator 19 für den eingebauten Selbsttest und eine Gruppe von Anschlüssen gemäß der Spezifikation aufgebaut. Hier sind der vorstehend erwähnte Speicher 11, die CPU 12, die Gruppe logischer Schaltungen 13, das Aktivierungsregister 18, die Komprimiereinrichtung 15 für den Test logischer Schaltungen und die Komprimiereinrichtung 17 für den Speichertest miteinander durch Busse 22 verbunden.
Hier entsprechen der Pseudo-Zufallszahlengenerator 14, die Komprimiereinrichtung 15 für den Test logischer Schaltungen, der Mustergenerator 16, die Komprimiereinrichtung 17 für den Speichertest und der Musterzähler 20 der Steuerungsschaltung für den Selbsttest. Darüber hinaus entsprechen. das Aktivierungsregister 18 und der Aktivierungsmustergenerator 19 für den eingebauten Selbsttest der Aktivierungsschaltung für den Selbsttest.
Der vorstehend erwähnte Speicher 11, die CPU 12, die Gruppe logischer Schaltungen 13, der Pseudo-Zufallszahlengenerator 14, die Komprimiereinrichtung 15 für den Speichertest, der Musterzähler 20, der Mustergenerator 16, die Komprimiereinrichtung 17 für den Speichertest und die Gruppe von Anschlüssen 21 gemäß der Spezifikation haben jeweils dieselben Anordnungen und Funktionen wie diejenigen, die in der vorstehenden Beschreibung des Standes der Technik erklärt worden sind.
Mit anderen Worten speichert der Speicher 11 ein Programm zum Steuern des Betriebs der CPU 12.
Die Gruppe logischer Schaltungen 13 ist durch Schaltungen aufgebaut, die spezifizierte Operationen des Ein-Chip-Mikrorechners 10 durchführen. Die Gruppe logischer Schaltungen 13 umfasst beispielsweise Zeitgeber und Steuerungsschaltungen für die serielle Kommunikation. Der Zeitgeber ist eine Schaltung zum Steuern der Zeit des Programms. Die Steuerungsschaltung für die serielle Kommunikation ist eine Schnittstelle zum Austausch von Daten mit externen Vorrichtungen.
Der Pseudo-Zufallszahlengenerator 14 erzeugt Zufallszahlen als Testmuster, die zum Testen der CPU 12 und der Gruppe logischer Schaltungen 13 verwendet werden und ist beispielsweise als ein linear gekoppeltes Schieberegister, das durch Schieberegister mit Koppelschaltungen aufgebaut ist, bereitgestellt.
Die Komprimiereinrichtung 15 für den Test logischer Schaltungen komprimiert Werte (Signale), die von der CPU 12 und der Gruppe logischer Schaltungen 13 während des Testvorgangs auf Anfrage abgegeben werden und ist beispielsweise als das Schieberegister mit linearer Rückkoppelung bereitgestellt.
Der Musterzähler 20, der die Ausführung des eingebauten Selbsttestvorgangs überwacht, ist durch Zählschaltungen aufgebaut. Der Musterzähler 20 steuert die Vervollständigung bzw. Beendigung der Vorgänge des Pseudo-Zufallszahlengenerators 14, der Komprimiereinrichtung 15 für den Test logischer Schaltungen, des Mustergenerators 16 und der Komprimiereinrichtung 17 für den Speichertest.
Der vorstehend erwähnte Mustergenerator 16 erzeugt Testmuster zum Testen des Speichers 11.
Die Komprimiereinrichtung 17 für den Speichertest komprimiert Werte (Signale), die von dem Speicher 11 während des Testvorgangs auf Anfrage abgegeben werden und ist beispielsweise als ein Schieberegister mit linearer Rückkoppelung bereitgestellt.
Die Gruppe von Anschlüssen 21 mit der vorstehend erwähnten Spezifikation ist mit Eingangs-Anschlüssen, Ausgangs-Anschlüssen und Eingangs-Ausgangs-Anschlüssen auf der Grundlage der Spezifikation des Ein-Chip-Mikrorechners 10 ausgestattet.
Darüber hinaus befindet sich das vorstehend erwähnte Aktivierungsregister 18 innerhalb des Adressenraums des Ein-Chip-Mikrorechners 10, so dass der Testbetrieb der eingebauten Selbsttestaktion aktiviert und durch Latch-Schaltungen aufgebaut wird.
Der vorstehend erwähnte Aktivierungsmustergenerator 19 für den eingebauten Selbsttest, der Muster, die als Anfangswerte dienen, erzeugt und diese bei dem Pseudo-Zufallszahlengenerator 14, der als Steuerungsschaltung für den Selbsttest (Test-Steuerungsschaltung) dient, der Komprimiereinrichtung 15 für den Test logischer Schaltungen, dem Mustergenerator 16 und der Komprimiereinrichtung 17 für den Speichertest setzt, ist durch Zählschaltungen aufgebaut.
Als Nächstes wird unter Bezugnahme auf das Flussdiagramm, das in 2 gezeigt ist, eine Erklärung hinsichtlich des Betriebs des eingebauten Selbsttests des Ein-Chip-Mikrorechners 10 gegeben werden.
Bei Schritt S11 wird bei Einschalten des Stroms der Ein-Chip-Mikrorechner 10 initialisiert, so dass die CPU 12 den Betrieb gemäß dem in dem Speicher 11 gespeicherten Programm startet, wobei der Betrieb der CPU 12 gesteuert wird.
In Schritt S12 (erstes Verfahren) gibt, um einen eingebauten Selbsttest zu aktivieren, die CPU 12 ein Adresssignal P12a und ein Schreibsignal P12w (Schreibdatensignal) an das Aktivierungsregister 18 durch den Bus 22 aus, wodurch der Dateninhalt des Aktivierungsregisters 18 auf „1" gesetzt wird.
Bei Schritt S13 (erstes Verfahren) gibt, da der Dateninhalt des Aktivierungsregisters 18 auf „1" gesetzt worden ist, das Aktivierungsregister 18 ein Aktivierungs-Setzsignal P18 an den Aktivierungsmustergenerator 19 für den eingebauten Selbsttest aus. Somit gibt der Aktivierungsmustergenerator 19 für den eingebauten Selbsttest Anfangswert-Setzsignale P19i (Anfangswerte) an den Pseudo-Zufallszahlengenerator 14, die Komprimiereinrichtung 15 für den Test logischer Schaltungen, den Mustergenerator 16 und die Komprimiereinrichtung 17 für den Speichertest aus, so dass sie auf vorbestimmte Anfangswerte gesetzt werden. Gleichzeitig wird auch ein Aktivierungs-Setzsignal P18 in die Gruppe logischer Schaltungen 13 eingegeben, so dass die Gruppe logischer Schaltungen 13 bereit für einen Scan-Test ist.
Bei Schritt S14 (zweites Verfahren) gibt der Aktivierungsmustergenerator 19 für den eingebauten Selbsttest Test-Startsignale P19s an den Pseudo-Zufallszahlengenerator 14, den Mustergenerator 16 und den Musterzähler 20 aus, so dass der Betrieb des eingebauten Selbsttests gestartet wird.
In derselben Weise wie bei den herkömmlichen Vorrichtungen wird, wenn der Betrieb des eingebauten Selbsttests gestartet wird, ein Testmustersignal P14 (Testmuster), das durch den Pseudo-Zufallszahlengenerator 14 erzeugt worden ist, in die Gruppe logischer Schaltungen 13, die bereit für einen Scan-Test ist, als Testmuster eingegeben, und ein Datensignal P13 (Ausgangssignal), das von der Gruppe logischer Schaltungen 13 ausgegeben worden ist, wird durch die Komprimiereinrichtung 15 für den Test logischer Schaltungen komprimiert, so dass der sich ergebende Wert das Ergebnis des eingebauten Selbsttests der Gruppe logischer Schaltungen bildet.
Gleichzeitig wird ein Testmustersignal P16 (Testmuster), das an dem Mustergenerator 16 erzeugt worden ist, in den Speicher 11, der für einen Scan-Test bereit ist, als Testmuster eingegeben, und ein Datensignal P11 (Ausgangssignal), das von dem Speicher 11 ausgegeben worden ist, wird durch die Komprimiereinrichtung 17 für den Speichertest komprimiert, so dass der sich ergebende Wert das Ergebnis des eingebauten Selbsttests des Speichers 11 bildet.
Bei Schritt S15 (zweites Verfahren) wird bei Vervollständigung bzw. Beendigung des eingebauten Selbsttests von dem Musterzähler 20 ein Test-Beendigungssignal P20 in die Komprimiereinrichtung 15 für den Test logischer Schaltungen und die Komprimiereinrichtung 17 für den Speichertest eingegeben, so dass der Betrieb der Komprimiereinrichtung 15 für den Test logischer Schaltungen und der Komprimiereinrichtung 17 für den Speichertest gestoppt werden. Zu diesem Zeitpunkt wird das Ergebnis des Tests der Gruppe logischer Schaltungen 13 jeweils in der Komprimiereinrichtung für den Test logischer Schaltungen 15 gespeichert, und das Ergebnis des Tests des Speichers 11 wird in der Komprimiereinrichtung 17 für den Speichertest gespeichert. Gleichzeitig dazu wird das Test-Beendigungssignal P20 auch in den Mustergenerator 16 und den Pseudo-Zufallszahlengenerator 14 eingegeben, so dass der Betrieb dieser Vorrichtungen gestoppt wird.
Darüber hinaus gibt die CPU 12, die mit dem Bus 22 verbunden ist, ein Adresssignal P12a und ein Auslesesignal P12r an die Komprimiereinrichtung 15 für den Test logischer Schaltungen und die Komprimiereinrichtung 17 für den Speichertest, die sich innerhalb des Adressraums des Ein-Chip-Mikrorechners 10 befinden, aus, und liest die in der Komprimierein richtung 15 für den Test logischer Schaltungen und die Komprimiereinrichtung 17 für den Speichertest gespeicherten Werte durch den Bus 22 aus.
Bei Schritt S16 vergleicht die CPU 12 den Wert der Komprimiereinrichtung 15 für den Test logischer Schaltungen und den Wert der Komprimiereinrichtung 17 für den Speichertest, die somit ausgelesen worden sind, jeweils mit den erwarteten Werten, die in dem Speicher 11 gespeichert sind, und diagnostiziert bzw. wertet die Ergebnisse aus. In diesem Fall können der Wert der Komprimiereinrichtung 15 für den Test logischer Schaltungen und der Wert der Komprimiereinrichtung 17 für den Speichertest von außerhalb des Ein-Chip-Mikrorechners 10 durch eine Einrichtung für serielle Kommunikation eingegeben werden, um diese mit den erwarteten Werten zu vergleichen und die Ergebnisse außerhalb des Ein-Chip-Mikrorechners 10 zu diagnostizieren bzw. auszuwerten.
Bei den Schritten S17n und S17a werden nach dem Ablauf der Zeit, die für den eingebauten Selbsttest erforderlich ist, die Diagnoseergebnisse bei Schritt S16 unter Verwendung eines Anschlusses aus der Gruppe von Anschlüssen 21 gemäß der Spezifikation ausgegeben, und durch Überwachen dieses Anschlusses von außerhalb des Ein-Chip-Mikrorechners 10 ist es möglich, zu bestätigen, ob ein Fehler vorliegt oder nicht.
Wenn beispielsweise die Diagnose bei Schritt S16 zeigt, dass kein Fehler vorliegt, wird ein mit der Zeit variierendes Signal an den Anschluss ausgegeben, der fortlaufend die Ergebnisse der Diagnose ausgibt (S17n). Im Gegensatz dazu wird, wenn die Diagnose bei Schritt S16 zeigt, dass irgendeine Abnormalität, d. h. irgendein Fehler, vorliegt, ein Signal, das nicht mit der Zeit variiert, an den Anschluss, der fortlaufend die Ergebnisse der Diagnose ausgibt, ausgegeben (S17a).
In der vorliegenden Ausführungsform wird eine Unterscheidung hinsichtlich normal/abnormal auf der Grundlage eines Zustands des Anschlusses unter der Steuerung der CPU durchgeführt. Hier ist es möglich, die Unterscheidung hinsichtlich normal/abnormal durch Verwendung von Verfahren außer den vorstehend erwähnten Verfahren durchzuführen. Beispielsweise kann auf eine Weise, die gegenteilig zu dem vorstehend erwähnten Verfahren ist, ein Signal, das mit der Zeit variiert, im Falle eines abnormalen Zustandes ausgegeben werden, während ein Signal, das nicht mit der Zeit variiert, im Falle eines normalen Zustands ausgegeben werden kann. Da jedoch die Möglichkeit besteht, dass ein Fehler verhindern könnte, dass ein mit der Zeit variierendes Signal ausgegeben wird, ist es bevorzugter, das Verfahren zum „Ausgeben eines Signals, das mit der Zeit variiert, im Falle eines normalen Zustands" zu verwenden.
Wie vorstehend erwähnt, ist der Ein-Chip-Mikrorechner der vorliegenden Ausführungsform mit der Funktion des eingebauten Selbsttests ausgestattet und hat die Mittel zum Aktivieren des Testvorgangs und die Mustererzeugungseinrichtung zum Setzen eines Anfangswerts in die Teststeuerungsschaltung.
Mit dieser Anordnung wird der eingebaute Selbsttest durch einen Befehl von der CPU aktiviert, und bei Beendigung des eingebauten Selbsttests werden die Ergebnisse des Tests mit erwarteten Werten innerhalb des Ein-Chip-Mikrorechners unter einem Befehl von der eingebauten CPU verglichen; somit wird zugelassen, dass die eingebaute CPU die Aktivierung und die Diagnose der Ergebnisse der Scan-Tests des Speichers und der Gruppe logischer Schaltungen steuert.
[AUSFÜHRUNGSFORM 2]
Unter Bezugnahme auf die 3 und 4 wird in der folgenden Beschreibung eine weitere Ausführungsform der vorliegenden Erfindung diskutiert. Hier werden für eine leichtere Erklärung solche Elemente, die dieselben Funktionen wie in Ausführungsform 1 haben und dort beschrieben sind, mit denselben Bezugszeichen bezeichnet und ihre Beschreibung wird weggelassen.
Der Ein-Chip-Mikrorechner der vorliegenden Ausführungsform ermöglicht es, einen Scan-Test der CPU selbst durchzuführen, der in dem Ein-Chip-Mikrorechner gemäß Ausführungsform 1 nicht durchführbar ist.
In dem Ein-Chip-Mikrorechner der vorstehend erwähnten Ausführungsform 1 treten, wenn der Scan-Test der CPU selbst durchgeführt wird, die folgenden Probleme auf: (1) Es ist nicht zulässig, dass die CPU den Speichertest diagnostiziert bzw. auswertet, (2) es ist nicht zulässig, dass die CPU den Scan-Test der Gruppe logischer Schaltungen auswertet, und (3) es ist nicht zulässig, dass die CPU den Scan-Test der CPU selbst auswertet. Hier ist der Ein-Chip-Mikrorechner gemäß der vorliegenden Ausführungsform eine Ausgabevorrichtung für Testergebnisse, die bei Beendigung eines eingebauten Selbsttests die Ergebnisse des Tests nach außen ausgibt, so dass die Diagnose bzw. Auswertung außerhalb des Ein-Chip-Mikrorechners durchgeführt wird. In dieser Anordnung wird in dem Ein-Chip-Mikrorechner der vorliegenden Ausführungsform die eingebaute CPU zum Steuern der eingebauten Selbsttests der Gruppe logischer Schaltungen und des Speichers auch zu einem Ziel des eingebauten Selbsttests gemacht.
Wie in 3 veranschaulicht, ist der Ein-Chip-Mikrorechner 30 der vorliegenden Ausführungsform aus einem Speicher 11, einer CPU 12, einer Gruppe logischer Schaltungen 13, einem Pseudo-Zufallszahlengenerator 14, einer Komprimiereinrichtung 15 für den Test logischer Schaltungen, einem Musterzähler 20, einem Mustergenerator 16, einer Komprimiereinrichtung 17 für den Speichertest, einem Aktivierungsregister 18, einem Aktivierungsmustergenerator 19 für den eingebauten Selbsttest und einer Gruppe von Anschlüssen gemäß der Spezifikation aufgebaut und zusätzlich zu diesen auch mit einer Ausgabevorrichtung für das Testergebnis (Ausgabeschaltung für das Testergebnis) 31 ausgestattet. Hier sind der vorstehend erwähnte Speicher 11, die CPU 12, die Gruppe logischer Schaltungen 13 und das Aktivierungsregister 18 miteinander durch Busse 32 verbunden.
Hier haben der Speicher 11, die CPU 12, die Gruppe logischer Schaltungen 13, der Pseudo-Zufallszahlengenerator 14, die Komprimiereinrichtung 15 für den Test logischer Schaltungen, der Musterzähler 20, der Mustergenerator 16, die Komprimiereinrichtung 17 für den Speichertest, das Aktivierungsregister 18, der Aktivierungsmustergenerator 19 für den eingebauten Selbsttest und die Gruppe von Anschlüssen gemäß der Spezifikation 21 dieselben Anordnungen und Funktionen wie diejenigen, die in Ausführungsform 1 beschrieben worden sind.
Bei Beendigung des eingebauten Selbsttests erzeugt die Ausgabevorrichtung für das Testergebnis 31 ein Steuersignal zum Ausgeben der Werte der Komprimiereinrichtung 15 für den Test logischer Schaltungen und der Komprimiereinrichtung 17 für den Speichertest von dem Ein-Chip-Mikrorechner als Testergebnisse nach außen und ist mit einer Zählschaltung ausgestattet.
Als Nächstes wird unter Bezugnahme auf ein in 4 gezeigtes Flussdiagramm eine Erklärung des Betriebs des eingebauten Selbsttests des Ein-Chip-Mikrorechners 30 gegeben werden.
Bei Schritt S21 wird bei Einschalten des Stroms der Ein-Chip-Mikrorechner 30 initialisiert, so dass die CPU 12 den Betrieb gemäß dem zum Steuern des Betriebs der CPU 12 in dem Speicher 11 gespeicherten Programm startet.
Bei Schritt S22 (dritter Prozess) gibt, um einen eingebauten Selbsttest zu aktivieren, die CPU 12 ein Adresssignal P12a und ein Schreibsignal P12w (Schreibdatensignal) an das Aktivierungsregister 18, das sich innerhalb eines Adressraums des Ein-Chip-Mikrorechners 30 befindet und mit diesem durch den Bus 32 verbunden ist, aus, wodurch der Dateninhalt des Aktivierungsregister 18 auf „1" gesetzt wird.
Bei Schritt S23 (drittes Verfahren) gibt, da der Dateninhalt des Aktivierungsregisters 18 auf „1" gesetzt worden ist, das Aktivierungsregister 18 ein Aktivierungs-Setzsignal P18 an den Aktivierungsmustergenerator 19 für den eingebauten Selbsttest aus. Somit gibt der Aktivierungsmustergenerator 19 für den eingebauten Selbsttest Anfangswert-Setzsignale P19i an den Pseudo-Zufallszahlengenerator 14, die Komprimiereinrichtung 15 für den Test logischer Schaltungen, den Mustergenerator 16 und die Komprimiereinrichtung 17 für den Speichertest aus, so dass diese auf vorbestimmte Anfangswerte gesetzt werden. Gleichzeitig wird auch ein Aktivierungs-Setzsignal P18 in die CPU 12 und die Gruppe logischer Schaltungen 13 eingegeben, so dass die CPU 12 und die Gruppe logischer Schaltungen 13 bereit für einen Scan-Test sind.
Bei Schritt S24 (viertes Verfahren) gibt der Aktivierungsmustergenerator 19 für den eingebauten Selbsttest Test-Startsignale P19s an den Pseudo-Zufallszahlengenerator 14, den Mustergenerator 16 und den Musterzähler 20 aus, so dass der Betrieb des eingebauten Selbsttests gestartet wird.
In derselben Weise wie bei den herkömmlichen Vorrichtungen wird, wenn der Betrieb des eingebauten Selbsttests gestartet wird, ein Test-Mustersignal P14, das von dem Pseudo-Zufallszahlengenerator 14 erzeugt worden ist, in die CPU 12 und die Gruppe logischer Schaltungen 13, die für einen Scan-Test bereit sind, als ein Testmuster eingegeben, und ein Datensignal P12 (Ausgangssignal) und ein Datensignal P13, die jeweils von der CPU 12 und der Gruppe logischer Schaltungen 13 ausgegeben werden, werden durch die Komprimiereinrichtung 15 für den Test logischer Schaltungen komprimiert, so dass die sich ergebenden Werte die Ergebnisse der eingebauten Selbsttests der CPU 12 und der Gruppe logischer Schaltungen 13 bilden.
Gleichzeitig wird ein Testmustersignal P16, das von dem Mustergenerator 16 erzeugt worden ist, in den Speicher 11 eingegeben, der für einen Scan-Test bereit ist, als ein Testmuster eingegeben, und ein Datensignal P11, das von dem Speicher 11 ausgegeben wird, wird von der Komprimiereinrichtung 17 für den Speichertest komprimiert, so dass der sich ergebende Wert das Ergebnis des eingebauten Selbsttests des Speichers 11 bildet.
In Schritt S25 (fünftes Verfahren) wird bei Beendigung des eingebauten Selbsttests von dem Musterzähler 20 ein Test-Beendigungssignal P20 in die Komprimiereinrichtung 15 für den Test logischer Schaltungen und in die Komprimiereinrichtung 17 für den Speichertest eingegeben, so dass der Betrieb der Komprimiereinrichtung 15 für den Test logischer Schaltungen und der Komprimiereinrichtung 17 für den Speichertest jeweils gestoppt wird. Zu diesem Zeitpunkt sind die Ergebnisse der Tests der CPU 12 und der Gruppe logischer Schaltungen 13 in der Komprimiereinrichtung 15 für den Test logischer Schaltungen gespeichert bzw. das Ergebnis des Tests des Speichers 11 ist in der Komprimiereinrichtung 17 für den Speichertest gespeichert. Gleichzeitig damit wird das Test-Beendigungssignal P20 auch in den Mustergenerator 16 und den Pseudo-Zufallszahlengenerator 14 eingegeben, so dass der Betrieb dieser Vorrichtungen gestoppt wird.
Gleichzeitig dazu wird das Test-Beendigungssignal 20 auch in die Ausgabevorrichtung für das Testergebnis 31 eingegeben. Bei Empfang des Test-Beendigungssignals P20 gibt die Ausgabevorrichtung für das Testergebnis 31 ein Ausgangs-Taktsignal P31 mit einem Taktzyklus in die Komprimiereinrichtung 15 für den Test logischer Schaltungen und die Komprimiereinrichtung 17 für den Speichertest ein. Somit geben in derselben Weise wie bei der Beschreibung des Standes der Technik die Komprimiereinrichtung 15 für den Test logischer Schaltungen und die Komprimiereinrichtung 17 für den Speichertest, die wie Schieberegister aufgebaut sind, sukzessive ein Ausgangs-Datensignal P_out (Ausgangssignal) mit 1 Bit jedes Mal, wenn ein Zyklus des Ausgangs-Taktsignals P31 eingegeben wird, an eine Ausgangsleitung, aus. Hier kann die Ausgangsleitung mit einem Anschluss der Gruppe von Anschlüssen 21 gemäß der Spezifikation verbunden sein. Nach dem Ablauf einer Zeit, die für den eingebauten Selbsttest erforderlich ist, wird das Ausgang-Datensignal P_out mit einem erwarteten Wert verglichen, so dass eine Bewertung gemacht wird, ob ein Fehler vorliegt oder nicht.
Wie vorstehend beschrieben, ist der Ein-Chip-Mikrorechner der vorliegenden Ausführungsform mit der eingebauten Selbsttestfunktion ausgestattet und hat die Mittel zum Aktivieren des Testvorgangs, die Mustererzeugungsvorrichtung zum Erzeugen eines Anfangswerts bei der Teststeuerungsschaltung und die Ausgabevorrichtung für das Testergebnis zum Ausgeben des Ergebnisses des eingebauten Selbsttests von dem Ein-Chip-Mikrorechner nach außen.
Mit dieser Anordnung wird der eingebaute Selbsttest durch einen Befehl von der eingebauten CPU aktiviert, und bei Beendigung des eingebauten Selbsttests werden die Testergebnisse von dem Ein-Chip-Mikrorechner nach außen gegeben und außerhalb des Ein-Chip-Mikrorechners mit erwarteten Werten verglichen; somit wird die eingebaute CPU zu einem Ziel des eingebauten Selbsttests gemacht.
[AUSFÜHRUNGSFORM 3]
Unter Bezugnahme auf die 5 und 6 wird in der folgenden Beschreibung eine weitere Ausführungsform der vorliegenden Erfindung diskutiert. Hier werden für eine einfachere Erklärung diejenigen Elemente, die dieselben Funktionen wie bei der Ausführungsform 1 haben und die dort beschrieben sind, mit denselben Bezugszeichen bezeichnet, und ihre Erklärung wird weggelassen.
Der Ein-Chip-Mikrorechner von Ausführungsform 2 führt die Diagnose außerhalb aus, so dass es ermöglicht wird, einen Scan-Test der CPU selbst durchzuführen. Im Gegensatz dazu ermöglicht der Ein-Chip-Mikrorechner der vorliegenden Ausführungsform auch, den Scan-Test der CPU selbst durchzuführen, und es wird auch zugelassen, dass die CPU die Ergebnisse des Tests selbst diagnostiziert bzw. auswertet.
Genauer gesagt ist der Ein-Chip-Mikrorechner der vorliegenden Ausführungsform mit einem Reset-Generator zum Initialisieren der eingebauten CPU ausgestattet, und bei Beendigung des eingebauten Selbsttests wird die eingebaute CPU zurückgesetzt, so dass wiederum zugelassen wird, dass die CPU gemäß dem in dem Speicher gespeicherten Programm arbeitet. Mit dieser Anordnung wird, nachdem die Ergebnisse des Scan-Tests des Speichers, der Gruppe logischer Schaltungen und der CPU in dem in der Komprimiereinrichtung für den Test logischer Schaltungen 15 und der Komprimiereinrichtung 17 für den Speichertest eingebauten Speicher gespeichert worden sind, die CPU durch den Reset-Generator zurückgesetzt, so dass es ermöglicht wird, eine Diagnose der CPU selbst durchzuführen.
Wie in 5 veranschaulicht, ist der Ein-Chip-Mikrorechner 50 der vorliegenden Ausführungsform durch einen Speicher 11, eine CPU 12, eine Gruppe logischer Schaltungen 13, einen Pseudo-Zufallszahlengenerator 14, eine Komprimiereinrichtung 15 für den Test logischer Schaltungen, einen Musterzähler 20, einen Mustergenerator 16, eine Komprimiereinrichtung 17 für den Speichertest, ein Aktivierungsregister 18, einen Aktivierungsmustergenerator 19 für den eingebauten Selbsttest und eine Gruppe von Anschlüssen 21 gemäß der Spezifikation aufgebaut und ist zusätzlich zu diesen auch mit einem Reset-Generator (Rücksetzschaltung) 51 ausgestattet. Hier sind der vorstehend erwähnte Speicher 11, die CPU 12, die Gruppe von logischen Schaltungen 13, das Aktivierungsregister 18, die Komprimiereinrichtung 15 für den Test logischer Schaltungen und die Komprimiereinrichtung 17 für den Speichertest miteinander durch Busse 52 verbunden.
Hier haben der Speicher 11, die CPU 12, die Gruppe logischer Schaltungen 13, der Pseudo-Zufallszahlengenerator 14, die Komprimiereinrichtung 15 für den Test logischer Schaltungen, der Musterzähler 20, der Mustergenerator 16, die Komprimiereinrichtung 17 für den Speichertest, das Aktivierungsregister 18, der Aktivierungsmustergenerator für den eingebauten Selbsttest und die Gruppe von Anschlüssen 21 gemäß der Spezifikation dieselben Anordnungen und Funktionen wie diejenigen, die in Ausführungsform 1 beschrieben worden sind.
Bei Beendigung des eingebauten Selbsttests erzeugt der Reset-Generator 51 ein Signal zum Initialisieren der CPU 12.
Als Nächstes wird unter Bezugnahme auf ein in 6 gezeigtes Flussdiagramm eine Erklärung hinsichtlich des Betriebs des eingebauten Selbsttests des Ein-Chip-Mikrorechners 50 gegeben werden.
Bei Schritt S31 wird bei Einschalten des Stroms der Ein-Chip-Mikrorechner 50 initialisiert, so dass die CPU 12 den Betrieb gemäß dem Programm zum Steuern der CPU 12, das in dem Speicher 11 gespeichert ist, startet.
Bei Schritt S32 gibt die CPU 12 ein Adresssignal P12a und ein Adresssignal P12a und ein Auslesesignal P12r an das Aktivierungsregister 18, das sich innerhalb eines Adressraums des Ein-Chip-Mikrorechners 50 befindet und mit diesem durch den Bus 52 verbunden ist, aus und bestätigt dadurch den Inhalt des Aktivierungsregisters 18. Der Inhalt des Aktivierungsregisters 18 ist in Schritt S31 auf „0" initialisiert worden und die CPU 12 bestätigt, dass das Aktivierungsregister 18 den Inhalt „0" hat und erkennt, dass die Initialisierung zum Zeitpunkt des Einschaltens des Stroms gemacht worden ist. Dann schreitet, wenn das Aktivierungsregister 18 den Inhalt „Null" (normal) hat, die Abfolge weiter zu Schritt S33. Im Gegensatz dazu schreitet, wenn das Aktivierungsregister 18 den Inhalt „1" (abnormal) hat, die Sequenz weiter zu Schritt S38.
Bei Schritt S33 (sechstes Verfahren) gibt, um einen eingebauten Selbsttest zu aktivieren, die CPU 12 ein Adresssignal 12a und ein Schreibsignal 12w (Schreibdatensignal) an das Aktivierungsregister 18 aus, das sich innerhalb eines Adressraums des Ein-Chip-Mikrorechners 50 befindet und mit diesem durch den Bus 52 verbunden ist, wodurch der Dateninhalt des Aktivierungsregisters 18 auf „1" gesetzt wird.
Bei Schritt S34 (sechstes Verfahren) gibt, da der Dateninhalt des Aktivierungsregisters 18 auf „1" gesetzt worden ist, das Aktivierungsregister 18 ein Aktivierungs-Setzsignal P18 in den Aktivierungsmustergenerator für den eingebauten Selbsttest 19 ein. Somit gibt der Aktivierungsmustergenerator 19 für den eingebauten Selbsttest ein Anfangswert-Setzsignal P19i an den Pseudo-Zufallszahlengenerator 14, die Komprimiereinrichtung 15 für den Test logischer Schaltungen, den Mustergenerator 16 und die Komprimiereinrichtung 17 für den Speichertest aus, so dass diese auf vorbestimmte Anfangswerte gesetzt werden. Gleichzeitig wird ein Aktivierungs- Setzsignal P18 auch in die CPU 12 und die Gruppe logischer Schaltungen 13 eingegeben, so dass die CPU 12 und die Gruppe logischer Schaltungen 13 bereit für einen Scan-Test sind.
Bei Schritt S35 (siebentes Verfahren) gibt der Aktivierungsmustergenerator 19 für den eingebauten Selbsttest Selbsttest-Startsignale P19s an den Pseudo-Zufallszahlengenerator 14, den Mustergenerator und den Musterzähler 20 aus, so dass der Ablauf des eingebauten Selbsttests gestartet wird.
In derselben Weise wie bei den herkömmlichen Vorrichtungen wird, wenn der Ablauf des eingebauten Selbsttests gestartet wird, ein Testmustersignal P14, das von dem Pseudo-Zufallszahlengenerator 14 erzeugt worden ist, in die CPU 12 und die Gruppe logischer Schaltungen 13, die für einen Scan-Test bereit sind, als ein Testmuster eingegeben, und ein Datensignal P13, das von der CPU 12 und der Gruppe logischer Schaltungen 13 ausgegeben worden ist, wird durch die Komprimiereinrichtung für den Test logischer Schaltungen 15 komprimiert, so dass der sich ergebende Wert die Ergebnisse der eingebauten Selbsttests der CPU 12 der Gruppe logischer Schaltungen 13 bildet.
Gleichzeitig gibt der Mustergenerator 16 ein Testmustersignal P16 in den Speicher 11 ein, und ein Datensignal P11, das von dem Speicher 11 ausgegeben worden ist, wird durch die Komprimiereinrichtung 17 für den Speichertest komprimiert, so dass der sich ergebende Wert das Ergebnis des eingebauten Selbsttests des Speichers 11 bildet.
Bei Schritt S36 (achtes Verfahren) wird bei Beendigung des eingebauten Selbsttests ein Test-Beendigungssignal P20 in die Komprimiereinrichtung 15 für den Test logischer Schaltungen 15 und die Komprimiereinrichtung 17 für den Speichertest von dem Musterzähler 20 eingegeben, so dass der Betrieb der Komprimiereinrichtung 15 für den Test logischer Schaltungen und der Komprimiereinrichtung 17 für den Speichertest gestoppt werden. Zu diesem Zeitpunkt werden die Ergebnisse der Tests der CPU 12 und der Gruppe logischer Schaltungen 13 in der Komprimiereinrichtung 15 für den Test logischer Schaltungen gespeichert bzw. das Ergebnis des Tests des Speichers 11 wird in der Komprimiereinrichtung 17 für den Speichertest gespeichert. Gleichzeitig dazu wird auch das Test-Beendigungssignal P20 in den Mustergenerator 16 und den Pseudo-Zufallszahlengenerator 14 eingegeben, so dass der Betrieb dieser Vorrichtungen gestoppt wird.
Gleichzeitig dazu wird auch das Test-Beendigungssignal P20 in den Reset-Generator 51 eingegeben. Bei Empfang des Test-Beendigungssignals P20 gibt der Reset-Generator 51 ein Rücksetzsignal 51 an die CPU 12 aus, so dass die CPU 12 initialisiert wird.
Bei Schritt S37 (achtes Verfahren) wird die CPU 12 initialisiert, so dass zugelassen wird, dass sie von dem Zustand, in dem sie Ziel des Scan-Tests ist, in den Zustand zurückkehrt, bei dem sie entsprechend dem in dem Speicher 11 gespeicherten Programm arbeitet, und es wird zugelassen, dass sie den Betrieb wieder aufnimmt. Die CPU 12 gibt ein Adresssignal P12a und ein Auslesesignal P12r an das Aktivierungsregister 18, so dass sie bestätigt, dass das Aktivierungsregister 18 den Inhalt „1" hat, und erkennt, dass die Initialisierung zum Zeitpunkt des Einschaltens des Stroms nicht gemacht worden war, aber durch den Rücksetzvorgang durch den Reset-Generator 51 bei Beendigung des eingebauten Selbsttests durchgeführt worden ist.
Bei Schritt S38 (achter Schritt) gibt die CPU 12 ein Adresssignal P12a und ein Schreibsignal P12r (Schreibdatensignal) durch den Bus 52 in das Aktivierungsregister 18 ein, wodurch das Aktivierungsregister 18 auf „0" gesetzt wird.
Bei Schritt S39 (achter Schritt) gibt die CPU 12 ein Adresssignal P12a und ein Auslesesignal P12r in die Komprimiereinrichtung 15 für den Test logischer Schaltungen und die Komprimiereinrichtung 17 für den Speichertest, die sich innerhalb eines Adressraums des Ein-Chip-Mikrorechners 50 befinden und miteinander durch den Bus 52 verbunden sind, in solch einer Weise ein, dass die Werte der Komprimiereinrichtung 15 für den Test logischer Schaltungen und der Komprimiereinrichtung 17 für den Speichertest durch den Bus 52.
In Schritt S40 (achtes Verfahren) vergleicht die CPU 12 den Wert der Komprimiereinrichtung 15 für den Test logischer Schaltungen und den Wert der Komprimiereinrichtung 17 für den Speichertest, die somit ausgelesen worden sind, mit erwarteten Werten, die zuvor in dem Speicher 11 gespeichert worden sind, und diagnostiziert die Ergebnisse des Ver gleichs. In dem Fall können beispielsweise der Wert der Komprimiereinrichtung 50 für den Test logischer Schaltungen und der Wert der Komprimiereinrichtung 17 für den Speichertest von dem Ein-Chip-Mikrorechner 50 durch serielle Kommunikation nach außen ausgegeben werden und mit erwarteten Werten verglichen werden, und die Vergleichsergebnisse können außerhalb des Ein-Chip-Mikrorechners 50 diagnostiziert werden.
Bei den Schritten S41n und S41a werden nach Ablauf der für den eingebauten Selbsttest erforderlichen Zeit die Diagnoseergebnisse bei Schritt S40 unter Verwendung eines Anschlusses aus der Gruppe von Anschlüssen 21 gemäß der Spezifikation ausgegeben, und durch Überwachen dieses Anschlusses von außerhalb des Ein-Chip-Mikrorechners 50 ist es möglich, zu bestätigen, ob ein Fehler vorliegt oder nicht.
Beispielsweise wird, wenn die Diagnose bei Schritt S40 „normal" zeigt, d. h., wenn kein Fehler vorliegt, ein Signal, das mit der Zeit variiert, an den Anschluss, der fortlaufend die Diagnoseergebnisse ausgibt, ausgegeben (S41n). Im Gegensatz dazu wird, wenn die Diagnose bei Schritt S40 zeigt, dass irgendeine Abnormalität, d. h. irgendein Fehler, vorliegt, ein Signal, das nicht mit der Zeit variiert, an den Anschluss, der fortlaufend die Ergebnisse der Diagnose ausgibt, ausgegeben (S41a).
In der folgenden Beschreibung wird ein Fall diskutiert, in dem es irgendeine Abnormalität bei dem Rücksetz-Vorgang gibt.
Zuerst wird in dem Fall, in dem es einen Entartungs- bzw. Degenarationsfehler gibt, welcher ein Fehler ist, in dem der Zustand „1" immer beibehalten wird und nicht auf „0" verändert werden kann, in dem Ausgangssignal (Aktivierungs-Setzsignal P18) des Aktivierungsregisters 18 bei der Unterscheidung (S32) hinsichtlich des Rücksetzvorgangs unmittelbar nach Einschalten des Stroms, dies als abnormal erkannt. Dann schreitet die Sequenz fort zu Schritt S38, ohne dass die Vorgänge von Schritt S33 bis Schritt S37 durchgeführt werden. Daher werden, selbst wenn die Werte der Komprimiereinrichtung 50 für den Test logischer Schaltungen und der Komprimiereinrichtung 17 für den Speichertest bei Schritt S39 ausgelesen werden, diese Werte in dem folgenden Schritt S40 als abnormal erkannt. mit dem Ergebnis, dass das Signal, das den Normalzustand (das Signal, das mit der Zeit variiert) angibt, nicht von dem Anschluss, der die Diagno seergebnisse ausgibt, ausgegeben wird; somit zeigt die Diagnose das Auftreten eines Fehlers an.
Zweitens wird in einem Fall, in dem es einen Entartungsfehler gibt, welcher ein Fehler ist, in dem der Zustand „0" immer beibehalten wird und nicht auf „1" verändert werden kann, in dem Ausgangssignal (Aktivierungs-Setzsignal P18) des Aktivierungsregisters 18 in der Unterscheidung (S37) hinsichtlich des Rücksetzvorgangs nach Beendigung des eingebauten Selbsttests, dieser in Schritt S37 als abnormal erkannt. Dann schreitet die Abfolge weiter zu Schritt S33, mit dem Ergebnis, dass eine Schleife von Schritt S33 bis S37 gebildet wird. Da der Schritt S41 übersprungen wird, wird das Signal, das den Normalzustand (das Signal, das mit der Zeit variiert) angibt, nicht von dem Anschluss, der die Diagnoseergebnisse ausgibt, ausgegeben, und das Signal, das einen abnormalen Zustand (das Signal, das nicht mit der Zeit variiert) angibt, wird ausgegeben; somit zeigt die Diagnose das Auftreten eines Fehlers.
Wie vorstehend beschrieben, ist der Ein-Chip-Mikrorechner der vorliegenden Ausführungsform mit einer eingebauten Selbsttestfunktion ausgestattet und hat auch Mittel zum Aktivieren eines Testvorgangs, eine Muster-Erzeugungseinrichtung zum Setzen eines Anfangswerts in der Test-Steuerungsschaltung und eine Erzeugungseinrichtung für einen Rücksetzvorgang zum Initialisieren der eingebauten CPU nach Beendigung des eingebauten Selbsttests.
Mit dieser Anordnung wird der eingebaute Selbsttest durch einen Befehl von der eingebauten CPU aktiviert und nach Beendigung des eingebauten Selbsttests wird der Betrieb von der Schaltungskonstruktion, die ein Ziel des eingebauten Selbsttests gewesen ist, verschoben und gemäß dem Speicher, der das Programm zum Steuern des Betriebs der CPU steuert, erneut gestartet. Daher ermöglicht der Ein-Chip-Mikrorechner die Durchführung eines Scan-Tests der CPU selbst, und es ist zulässig, dass die CPU die Testergebnisse diagnostiziert.
[AUSFÜHRUNGSFORM 4]
Unter Bezugnahme auf die 7 bis 9 wird in der folgenden Beschreibung noch eine weitere Ausführungsform der vorliegenden Erfindung diskutiert werden. Hier werden zur Erleichterung der Erklärung solche Elemente, die dieselben Funktionen wie in den Ausführungsformen 1 bis 3 haben und in diesen Ausführungsformen beschrieben sind, durch dieselben Bezugszeichen bezeichnet, und ihre Beschreibung wird weggelassen.
Wie in 7 veranschaulicht ist, ist der Ein-Chip-Mikrorechner 70 der vorliegenden Ausführungsform durch einen Speicher 11, eine CPU 12, eine Gruppe logischer Schaltungen 13, einen Pseudo-Zufallszahlengenerator 14, eine Komprimiereinrichtung 15 für den Test logischer Schaltungen, einen Musterzähler 20, einen Mustergenerator 16, eine Komprimiereinrichtung 17 für den Speichertest, eine Testschaltung 71, eine Anschluss-Umschaltschaltung (Anschluss-Umschalteinrichtung) 73 und eine Gruppe von Anschlüssen 21 gemäß der Spezifikation aufgebaut. Hier sind der vorstehend erwähnte Speicher 11, die CPU 12, die Gruppe logischer Schaltungen 13, die Komprimiereinrichtung 15 für den Test logischer Schaltungen und die Komprimiereinrichtung 17 für den Speichertest miteinander durch einen Bus 72 verbunden.
Der vorstehend erwähnte Speicher 11, die CPU 12, die Gruppe logischer Schaltungen 13, der Pseudo-Zufallszahlengenerator 14, die Komprimiereinrichtung 15 für den Speichertest, der Musterzähler 20, der Mustergenerator 16, die Komprimiereinrichtung 17 für den Speichertest und die Gruppe von Anschlüssen 21 gemäß der Spezifikation haben dieselben Anordnungen und Funktionen wie solche, die in Ausführungsform 1 erklärt worden sind. Daher wird ihre Erklärung weggelassen.
Darüber hinaus ist die vorstehend erwähnte Testschaltung 71 eine JTAG-Schaltung im Einklang mit dem Standard der IEEE 1149.1, und hat dieselbe Anordnung und dieselben Funktionen wie diejenigen, die im Stand der Technik erklärt worden sind. Daher wird ihre Beschreibung weggelassen.
Hier entsprechen der Pseudo-Zufallszahlengenerator 14, die Komprimiereinrichtung 15 für den Test logischer Schaltungen, der Mustergenerator 16, die Komprimiereinrichtung 17 für den Speichertest und der Musterzähler 20 der Steuerungsschaltung für den Selbsttest. Darüber hinaus entspricht die Testschaltung 71 der Selbsttest-Aktivierungsschaltung.
Die Anschluss-Umschaltschaltung 73 stellt eine Steuerung in solch einer Weise bereit, dass entweder eine Gruppe von Test-Eingangs-/Ausgangs- Signalen (Gruppe von Selbsttest-Signalen) P71 an der Testschaltung 71 oder eine Gruppe von Eingangs-/Ausgangssignalen gemäß der Spezifikation (Gruppe von Signalen gemäß der Spezifikation) P70 mit der Gruppe von Anschlüssen 21 gemäß der Spezifikation verbunden wird. Hier bezieht sich die Gruppe von Eingangs-/Ausgangssignalen gemäß der Spezifikation P70 auf eine Gruppe von Signalen, die mit der Gruppe von Anschlüssen 21 gemäß der Spezifikation zu verbinden sind, um die normalen Funktionen des Ein-Chip-Mikrorechners durchzuführen.
Unter Bezugnahme auf die 8 und 9 werden in der folgenden Beschreibung zwei spezifische Konstruktionen der vorstehend erwähnten Anschluss-Umschaltschaltung 73 diskutiert werden.
(1) Konstruktion zum Nachweisen eines Signals mit einem spezifischen elektrischen Potenzial (Spannungsnachweisverfahren)
Wie in 8 gezeigt, kann die Anschluss-Umschaltschaltung 73 durch eine Nachweisschaltung für eine spezielle Spannung 73a und eine Auswahlschaltung 73b aufgebaut sein.
In der vorstehend erwähnten speziellen Spannungs-Nachweisschaltung 73a wird ein Eingang eines Signals mit einem speziellen elektrischen Potenzial, das von der Betriebsspannung gemäß der Spezifikation abweicht, nachgewiesen, wodurch das Umschalten zwischen der Gruppe von Signalen durch einen vorbestimmten Anschluss der Gruppe von Anschlüssen 21 gemäß der Spezifikation angewiesen wird. Mit anderen Worten verändert bei Nachweis eines Eingangssignals mit einem speziellen elektrischen Potenzial die Nachweisschaltung 73a für eine spezielle Spannung den Inhalt eines Nachweissignals P73a für eine spezielle Spannung von „0" zu „1" und überträgt das sich ergebende Signal an die Auswahlschaltung 73b.
Hier kann in Bezug auf das Signal mit dem speziellen elektrischen Potenzial, das durch die Nachweisschaltung 73a für die spezielle Spannung nachzuweisen ist, jedes Signal verwendet werden, solange es eine Unterscheidung von dem Betrieb gemäß der Spezifikation ermöglicht. Dieses Signal kann darüber hinaus durch einen oder eine Vielzahl von Anschlüssen der Gruppe von Anschlüssen 21 gemäß der Spezifikation eingegeben werden.
Die Auswahlschaltung 73b, mit der die Gruppe von Test-Eingangs-/Ausgangs-Signalen P71 und die Gruppe von Eingangs-/Ausgangssignalen gemäß der Spezifikation P70 verbunden ist, ist auch mit dem Nachweissignal P73a für eine spezielle Spannung verbunden. Hier verbindet die Auswahlschaltung 73b die Gruppe von Eingangs-/Ausgangssignalen P70 gemäß der Spezifikation mit der Gruppe von Anschlüssen 21 gemäß der Spezifikation, wenn der Inhalt des Nachweissignals P73a für eine spezielle Spannung „0" ist, und verbindet die Gruppe von Test-Eingangs-/Ausgangssignalen P71 der Testschaltung 71 mit der Gruppe von Anschlüssen 21 gemäß der Spezifikation, wenn der Wert des Nachweissignals P73a für eine spezielle Spannung von „0" zu „1" verändert wird. Mit anderen Worten schaltet die Auswahlschaltung 73b das Signal, das mit der Gruppe von Anschüssen 21 gemäß der Spezifikation zu verbinden ist, zwischen der Gruppe von Eingangs-/Ausgangssignalen P70 und der Gruppe von Test-Eingangs-/Ausgangssignalen P71 gemäß dem speziellen Spannungs-Nachweissignal P73a, wodurch eine Schnittstelle gebildet wird.
(2) Konstruktion zum Nachweisen eines Befehls (Befehlsnachweisverfahren)
Wie in 9 veranschaulicht, kann die Anschluss-Umschaltschaltung 73 mit einer Befehlsnachweisschaltung 73c anstelle der vorstehend erwähnten speziellen Spannungs-Nachweisschaltung 73a ausgebildet sein.
Die vorstehend erwähnte Befehls-Nachweisschaltung 73 weist die Eingabe eines vorbestimmten Befehls nach, durch den ein Umschalten zwischen der Gruppe von Signalen durch einen vorbestimmten Anschluss der Gruppe von Anschlüssen 21 gemäß der Spezifikation instruiert wird. Mit anderen Worten verändert bei Nachweis einer Eingabe eines vorbestimmten Befehls die Befehls-Nachweisschaltung 73c den Wert bzw. Inhalt eines Nachweissignals P73c für eine spezielle Spannung von „0" zu „1" und überträgt das sich ergebende Signal an die Auswahlschaltung 73a.
Hier kann in Bezug auf den Befehl, der durch die Befehls-Nachweisschaltung 73c nachzuweisen ist, jeder Befehl verwendet werden, solange er eine Unterscheidung von Befehlen für Vorgänge gemäß der Spezifikation ermöglicht. Darüber hinaus kann dieser Befehl durch einen oder eine Vielzahl von Anschlüssen der Gruppe von Anschlüssen 21 gemäß der Spezifikation eingegeben werden.
Die Auswahlschaltung 73b, mit der die Gruppe von Eingangs-/Ausgangssignalen gemäß der Spezifikation 70 und die Gruppe von Test-Eingangs-/Ausgangssignalen P71 der Testschaltung 71 verbunden ist, ist auch mit dem Befehls-Nachweissignal P73c verbunden. Hier verbindet die Auswahlschaltung 73b die Gruppe von Eingangs-/Ausgangssignalen P70 gemäß der Spezifikation mit der Gruppe von Anschlüssen 21 gemäß der Spezifikation, wenn der Inhalt des Befehls-Nachweissignals P73c „0" ist und verbindet die Gruppe von Test-Eingangs-/Ausgangssignalen P71 der Testschaltung 71 mit der Gruppe von Anschlüssen 21 gemäß der Spezifikation, wenn der Wert des Befehls-Nachweissignals P73c von „0" zu „1" verändert wird. Mit anderen Worten schaltet gemäß dem Befehls-Nachweissignal P73c die Auswahlschaltung P73b das Signal, das mit der Gruppe von Anschlüssen 21 gemäß der Spezifikation zu verbinden ist, zwischen der Gruppe von Eingangs-/Ausgangssignalen P70 und der Gruppe von Test-Eingangs-/Ausgangssignalen P71 um, wodurch eine Schnittstelle gebildet wird.
Die Anschluss-Umschaltschaltung 73 ist mit einer beliebigen der vorstehend erwähnten Anordnungen ausgestattet, so dass die Testschaltung 71 direkt von außen nur zum Zeitpunkt des Testens gesteuert wird; daher wird es möglich, den eingebauten Selbsttest durchzuführen, ohne dass ein ausschließlich genutzter Testanschluss notwendig ist.
Hier werden, wenn die Gruppe von Test-Eingangs-/Ausgangssignalen P71 von der Gruppe von Anschlüssen 21 gemäß der Spezifikation über die Anschluss-Umschaltschaltung 73 angeschlossen wird, das TDI-Signal, das TDU-Signal, das TCK-Signal und das TMS-Signal in die Testschaltung 71 über die Gruppe von Anschlüssen 21 gemäß der Spezifikation entsprechend dem IEEE 1149.1-Standard ein- und von ihr ausgegeben. Folglich werden, wenn diese Signale in die entsprechenden Anschlüsse der Gruppe von Anschlüssen gemäß der Spezifikation ein- und ausgegeben werden, die folgenden Vorgänge durchgeführt, so dass der eingebaute Selbsttest ausgeführt wird, wie in der Beschreibung des Standes der Technik beschrieben.
Mit anderen Worten werden gemäß einem Befehl und den beigefügten Daten von dem TDI-Signal, das unter Verwendung des TCK-Signals abgetastet wird, der Pseudo-Zufallszahlengenerator 14, der Mustergenerator 16, die Komprimiereinrichtung 15 für den Test logischer Schaltungen und die Komprimiereinrichtung 17 für den Speichertest in ihre Anfangszustände gesetzt, und der eingebaute Selbsttest wird aktiviert (das neunte Verfahren).
Wenn der eingebaute Selbsttest aktiviert worden ist, wird das von dem Pseudo-Zufallszahlengenerator 14 erzeugte Signal P14 in die CPU 12 und die Gruppe logischer Schaltungen 13, die für einen Scan-Test betriebsbereit geworden sind, eingegeben. Dann werden Datensignale P12 und P13, die von der CPU 12 und der Gruppe logischer Schaltungen 13 ausgegeben werden, durch die Komprimiereinrichtung 15 für den Test logischer Schaltungen komprimiert, so dass der sich ergebende Wert als ein Testergebnis nach dem eingebauten Selbsttest der Gruppe logischer Schaltungen gegeben wird. Gleichzeitig mit diesem Vorgang gibt der Mustergenerator 16 ein Testmustersignal P16 in den Speicher 11 ein, und ein Datensignal P11, das von dem Speicher 11 ausgegeben wird, wird durch die Komprimiereinrichtung 17 für den Speichertest komprimiert, so dass der sich ergebende Wert als ein Testergebnis nach dem eingebauten Selbsttest des Speichers 11 gegeben wird (der zehnte Prozess).
Bei Beendigung des eingebauten Selbsttests stoppt der Musterzähler 20 die Vorgänge der Komprimiereinrichtung 15 für den Test logischer Schaltungen und der Komprimiereinrichtung 17 für den Speichertest; somit werden entsprechend einem Befehl und den beigefügten Daten von dem TDI-Signal, das von dem TCK-Signal abgetastet wird, die Testergebnisse der eingebauten Selbsttests und der Gruppe logischer Schaltungen 13 und das Testergebnis des eingebauten Selbsttest des Speichers 11 durch den Anschluss, der dem TDO-Signal zugeordnet ist, synchron mit dem TCK-Signal ausgegeben und mit den erwarteten Werten außerhalb des Ein-Chip-Mikrorechners 70 verglichen, um Bewertungen vorzunehmen.
Zu diesem Zeitpunkt führt der Ein-Chip-Mikrorechner 70 ein Verfahren zum Schalten der Gruppe von Signalen, die durch die Gruppe von Anschlüssen 21 gemäß der Spezifikation durchgeleitet werden, unter Verwendung der Anschluss-Umschaltschaltung 73 durch, so dass die Gruppe von Test-Eingangs-/Ausgangssignalen P71 zum Zeitpunkt der Selbsttests ein- und ausgegeben werden, während die Gruppe von Eingangs-/Ausgangssignalen P70 gemäß der Spezifikation zum Zeitpunkt der normalen Verwendung ein- und ausgegeben werden (das elfte Verfahren).
Wie vorstehend beschrieben, müssen, da die Anschluss-Umschaltschaltung 73 zum Umschalten der Gruppe von Signalen in dem Ein-Chip-Mikrorechner 70 eingerichtet ist, keine Anschlüsse für Selbsttests der Gruppe von Anschlüssen gemäß der Spezifikation hinzugefügt werden. Daher ist es möglich, den eingebauten Selbsttest unter Verwendung einer standardisierten Konstruktion im Einklang mit dem IEEE 1149.1-Standard, ohne eine Erhöhung einer Anzahl von Anschlüssen durchzuführen.
Darüber hinaus ist es, da der eingebaute Selbsttest von außen unter Verwendung eines Steuersignals der Testschaltung 71 (JTAG-Schaltung) aktiviert werden kann, und da die Ergebnisse von außen diagnostiziert werden können, möglich, einen Scan-Test der CPU 12 selbst durchzuführen und auch die Ergebnisse des Tests zu diagnostizieren.
Da die Testschaltung 71 eine standardisierte Schaltung im Einklang mit einem spezifischen Standard ist, ermöglicht hier die Anwendung dieser Schaltung, die Design- und Entwicklungsperioden von Ein-Chip-Mikrorechnern zu verkürzen.
[AUSFÜHRUNGSFORM 5]
Unter Bezugnahme auf die 10 bis 11 wird in der folgenden Beschreibung noch eine weitere Ausführungsform der vorliegenden Erfindung diskutiert. Hier werden für eine leichtere Beschreibung solche Elemente, die dieselben Funktionen wie in den Ausführungsformen 1 bis 4 haben und auch in diesen beschrieben sind, durch die gleichen Bezugszeichen bezeichnet, und ihre Beschreibung wird weggelassen.
In der vorliegenden Ausführungsform wird eine IC-Karte, in der der Ein-Chip-Mikrorechner 17, der in Ausführungsform 4 beschrieben ist, eingerichtet ist, erklärt.
Wie in 10 veranschaulicht ist, ist die IC-Karte 1 der vorliegenden Ausführungsform mit dem Ein-Chip-Mikrorechner 70 (siehe 7) und einer Gruppe von Anschlüssen 21 gemäß der Spezifikation, die als eine Schnittstelle zwischen dem Ein-Chip-Mikrorechner 70 und externer Ausstattung dienen, ausgestattet.
Die Gruppe von Anschlüssen 21 gemäß der Spezifikation führen Anschlussfunktionen aus, die in dem ISO 7816 standardisiert sind, wie in 10 gezeigt, wenn die IC-Karte tatsächlich normal verwendet wird. Mit anderen Worten lassen die entsprechenden Anschlüsse der Gruppe von Anschlüssen 21 gemäß der Spezifikation zu, dass Signale VDD, GND, VPP, RFU1, RST, I/O, CLK und RFU2 entsprechend übergeben werden.
Als Nächstes zeigt 11 einen Zustand, in dem die IC-Karte 1 ihren eingebauten Selbsttest ausführt. Zum Zeitpunkt des eingebauten Selbsttests ist die IC-Karte 1 mit einer Testvorrichtung über Testverwendungs-Anschlüsse der Gruppe von Anschlüssen 21 gemäß der Spezifikation verbunden.
Wie in Ausführungsform 4 beschrieben ist der Ein-Chip-Mikrorechner 70 mit der Anschluss-Umschaltschaltung 73 ausgestattet, so dass das Signal, das durch die Gruppe von Anschlüssen 21 gemäß der Spezifikation zu übergeben ist, selektiv zwischen der Gruppe von Eingangs-/Ausgangssignalen P70 und der Gruppe von Test-Eingangs-/Ausgangsanschlüssen P71 umgeschaltet wird. Somit wird zugelassen, dass die Gruppe von Eingangs-/Ausgangssignalen P70 gemäß der Spezifikation der IC-Karte 1 genau der Gruppe von Test-Eingangs-/Ausgangssignalen P71 der Testschaltung 71 entsprechen.
Mit anderen Worten wird beispielsweise zugelassen, dass der TDI-Anschluss der Testschaltung 71, die eine JTAG-Schaltung ist, dem RFU1-Anschluss der IC-Karte 1 entspricht, während zugelassen wird, dass der TDO-Anschluss der TCK-Anschluss und der TMS-Anschluss jeweils dem I/O-Anschluss, dem CLK-Anschluss und dem RFU2-Anschluss entsprechen; somit werden die entsprechenden Anschlüsse in einer geteilten Weise verwendet.
Dann wird, um die Anschlüsse umzuschalten, d. h., um ein Umschalten zwischen der Gruppe von Eingangs-/Ausgangssignalen P70 gemäß der Spezifikation und der Gruppe von Test-Eingangs-/Ausgangsanschlüssen P71 vorzunehmen, ein Umschaltbefehl von außen an die IC-Karte 1 gegeben. Insbesondere wird, im Fall eines Spannungs-Nachweisverfahrens (8) zum Nachweisen eines speziellen elektrischen Potenzials, das von einer Betriebsspannung abweicht, die auf der Grundlage der Spezifikation eingestellt wird, eine Spannung, die den Umschaltvorgang befiehlt, durch den VPP-Anschluss eingegeben. Darüber hinaus wird im Fall eines Befehls-Nachweisverfahrens (9) zum Nachweisen der Eingabe eines speziellen Befehls ein Befehl, der den Umschaltvorgang befiehlt, durch den I/O-Anschluss eingegeben, und, nachdem der Anschluss umgeschaltet worden ist, wird das TDO-Signal von dem I/O-Anschluss ausgegeben. Zusätzlich können diese Spannung und dieser Befehl unter Verwendung einer Testvorrichtung 90 eingegeben werden.
Wie vorstehend beschrieben, lässt die IC-Karte 1 zum Zeitpunkt des Testens der vorliegenden Ausführungsform zu, dass die TDI-, TDO-, TCK- und TMS-Signale der JTAG-Schaltung (Testschaltung 71) mit äußeren Anschlüssen verbunden werden, indem die Anschlussfunktion an der Gruppe von Anschlüssen 21 gemäß der Spezifikation umgeschaltet werden. Daher ist es möglich, den eingebauten Selbsttest des eingerichteten Ein-Chip-Mikrorechner 70 zu aktivieren und auch die Ergebnisse des Tests unter Verwendung der externen Testvorrichtung 90 zu diagnostizieren.
Wie vorstehend beschrieben kann der Ein-Chip-Mikrorechner der vorliegenden Ausführungsform mit: einer CPU, einem Speicher, in dem ein Programm zum Steuern des Betriebs der CPU gespeichert ist, einer Gruppe logischer Schaltungen, die alle mit einem Bus verbunden sind, ebenso wie mit einer Steuerungsschaltung für den Selbsttest zum Eingeben von Testmu-stern in die CPU, der Gruppe von logischen Schaltungen und dem Speicher und zum Nachweisen der entsprechenden Ausgangssignale, einer Aktivierungsschaltung für den Selbsttest zum Setzen eines Anfangswertes in die Steuerungsschaltung für den Selbsttest und zum Aktivieren der Steuerungsschaltung für den Selbsttest, und einer Anschluss-Umschalteinrichtung zum Umschalten zwischen einer Gruppe von Selbsttest-Signalen und einer Gruppe von Signalen gemäß der Spezifikation, die durch dieselbe Gruppe von Anschüssen ein- und ausgegeben werden, ausgestattet sein.
Es wird auch ein Steuerverfahren für einen Ein-Chip-Mikrorechner, der mit einer CPU, einem Speicher, in dem ein Programm zum Steuern der Vorgänge der CPU gespeichert ist, und einer Gruppe logischer Schaltun gen, die alle mit einem Bus verbunden sind, beschrieben, das mit den Schritten zum: Setzen eines Anfangswerts für eine Steuerungsschaltung für den Selbsttest, so dass die Steuerungsschaltung für den Selbsttest aktiviert wird (neuntes Verfahren), Zulassen, dass die Steuerungsschaltung für den Selbsttest Testmuster in die CPU, die Gruppe logischer Schaltungen und den Speicher eingibt, wobei die entsprechenden Ausgangssignale nachgewiesen werden (zehntes Verfahren), und Umschalten einer Gruppe von Signalen, die durch die Gruppe von Anschlüssen geleitet werden, so dass zum Zeitpunkt eines Selbsttests eine Gruppe von Selbsttest-Signalen durch die Gruppe von Anschlüssen ein- und ausgegeben werden, während zum Zeitpunkt einer normalen Verwendung eine Gruppe von Signalen gemäß der Spezifikation durch die Gruppe von Anschlüssen ein- und ausgegeben werden (elftes Verfahren).
Mit der vorstehend erwähnten Anordnung oder dem vorstehend erwähnten Verfahren wird ein eingebauter Selbsttest gemäß einem Befehl von der CPU aktiviert (die Selbsttest-Aktivierungsschaltung, der neunte Schritt), und Ausgangssignale von der CPU, der Gruppe logischer Schaltungen und dem Speicher werden nachgewiesen (die Test-Steuerungsschaltung, der zehnte Schritt). Dann ist es möglich, eine Gruppe von Signalen, die durch die Gruppe von Anschlüssen durchgeleitet werden, umzuschalten, so dass zum Zeitpunkt eines Selbsttest, eine Gruppe von Selbsttest-Signalen durch die Gruppe von Anschlüssen ein- und ausgegeben werden, während zum Zeitpunkt einer normalen Verwendung eine Gruppe von Signalen gemäß der Spezifikation durch die Gruppe von Anschlüssen ein- und ausgegeben werden (die Anschluss-Umschaltenrichtung, das elfte Verfahren).
Daher ist es möglich, den eingebauten Selbsttest durchzuführen, ohne eine Erhöhung der Anzahl von Anschlüssen gemäß der Spezifikation zu verursachen. Mit anderen Worten wird es möglich, den eingebauten Selbsttest durchzuführen, ohne dass ausschließlich verwendete Testanschlüsse, die herkömmlich erforderlich gewesen sind, und eine von außen gegebene komplexe Kontrolle notwendig sind.
Da die vorstehend erwähnte Anordnung und das vorstehend erwähnte Verfahren das Problem einer Erhöhung einer Anzahl an Anschlüssen in einem Ein-Chip-Mikrorechner lösen, ist es möglich, den eingebauten Selbsttest praktisch anwendbar zu machen, selbst in dem Fall von Ein-Chip-Mikrorechnern, wie beispielsweise IC-Karten, die weniger Anschlüsse haben. Darüber hinaus ist es zusätzlich zu der Diagnose der Testergebnisse der Gruppe logischer Schaltungen und des Speichers auch möglich, das Testergebnis der CPU selbst zu diagnostizieren, was in einer herkömmlichen Vorrichtung schwierig durchzuführen gewesen ist. Hier werden diese Diagnosen durch den Ein-Chip-Mikrorechner selbst durchgeführt, ohne dass irgendeine externe Testvorrichtung notwendig ist.
Der Ein-Chip-Mikrorechner der vorliegenden Erfindung kann so angeordnet werden, dass die Aktivierungsschaltung für den Selbsttest durch eine Testschaltung, die dem IEEE1149.1-Standard genügt, aufgebaut ist.
Diese Anordnung macht es möglich, eine Testschaltung (JTAG-Schaltung), die dem IEEE1149.1-Standard genügt, als Aktivierungsschaltung für den Selbsttest zum Aktivieren der Steuerungsschaltung für den Selbsttest des Ein-Chip-Mikrorechners zu verwenden.
Da der eingebaute Selbsttest von außen unter Verwendung von Steuersignalen der JTAG-Schaltung aktiviert wird und da die Diagnose der Testergebnisse von außen durchgeführt wird, ist es möglich, einen Scan-Test der CPU selbst durchzuführen und auch die Testergebnisse zu diagnostizieren. Darüber hinaus ist es, da die JTAG-Schaltung, die im Einklang mit einem vereinheitlichten Standard steht, als Testschaltung angenommen wird, möglich, Design- und Entwicklungsperioden für den Ein-Chip-Mikrorechner zu verkürzen. Darüber hinaus macht es die Anwendung der Anschluss-Umschalteinrichtung zusätzlich zu der JTAG-Schaltung möglich, den eingebauten Selbsttest durch Verwendung der Anordnung und des Verfahrens, die im Einklang mit dem vereinheitlichten Standard stehen, zu verwenden, ohne die Anzahl der Anschlüsse gemäß der Spezifikation zu erhöhen.
Darüber hinaus kann der Ein-Chip-Mikrorechner der vorliegenden Erfindung so angeordnet werden, dass die Anschluss-Umschalteinrichtung mit einer speziellen Spannungs-Nachweisschaltung ausgestattet ist, die ein vorbestimmtes elektrisches Potenzial zum Befehlen eines Umschaltens zwischen der Gruppe von Signalen, die eingegeben werden, auf vorbestimmte Anschlüsse der Gruppe von Anschlüssen nachweist.
Bei dieser Anordnung bewirkt, wenn die Nachweiseinrichtung für eine spezielle Spannung das vorbestimmte elektrische Potenzial nachweist, die Anschluss-Umschalteinrichtung ein Umschalten zwischen der Gruppe von Signalen, so dass die Aktivierungsschaltung für den Selbsttest direkt von außen gesteuert werden kann. Mit anderen Worten können die Anschlussfunktionen der Gruppe von geteilten Anschlüssen von außen durch ein elektrisches Potenzial, das in einen vorbestimmten Anschluss des Ein-Chip-Mikrorechners eingegeben wird, gesteuert werden, ohne dass es notwendig ist, ausschließlich genutzte Anschlüsse neu hinzuzufügen, um die Anschlussfunktionen umzuschalten.
Der Ein-Chip-Mikrorechner der vorliegenden Erfindung kann auch so angeordnet werden, dass die Anschluss-Umschalteinrichtung mit einer Befehls-Nachweisschaltung ausgestattet ist, die einen Befehl zum Befehlen eines Umschaltens zwischen der Gruppe von Anschlüssen, welcher in einem vorbestimmten Anschluss der Gruppe von Anschlüssen eingegeben wird, nachweist.
In dieser Anordnung macht, wenn die Befehls-Nachweisschaltung den vorbestimmten Befehl nachweist, die Anschluss-Umschalteinrichtung ein Umschalten zwischen der Gruppe von Signalen, so dass die Aktivierungsschaltung für den Selbsttest direkt von außen gesteuert werden kann. Mit anderen Worten können die Anschlussfunktionen der Gruppe von geteilten Anschüssen von außen durch einen Befehl, der in einen vorbestimmten Anschluss des Ein-Chip-Mikrorechners eingegeben wird, gesteuert werden, ohne dass es erforderlich ist, ausschließlich genutzte Anschlüsse neu hinzuzufügen, um die Anschlussfunktionen umzuschalten.
Wie aus dem Vorstehenden ersichtlich ist, wird ein Ein-Chip-Mikrorechner der vorliegenden Erfindung bereitgestellt mit: einer CPU, einem Speicher, in dem ein Programm zum Steuern des Betriebs der CPU gespeichert ist, und einer Gruppe von logischen Schaltungen, die mit einem Bus verbunden sind, ebenso wie mit einer Steuerungsschaltung für den Selbsttest zum Eingeben von Testmustern in die Gruppe von logischen Schaltungen und den Speicher und zum Nachweisen der entsprechenden Ausgangssignale gemäß einem Befehl von der CPU; und einer Aktivierungsschaltung für den Selbsttest zum Setzen eines Anfangswerts für die Steuerungsschaltung für den Selbsttest und zum Aktivieren der Steuerungsschaltung für den Selbsttest gemäß einem Befehl von der CPU.
Es wird auch ein Steuerverfahren für einen Ein-Chip-Mikrorechner der vorliegenden Erfindung beschrieben, welches ein Steuerverfahren für einen Ein-Chip-Mikrorechner ist, der mit einer CPU, einem Speicher, in dem ein Programm zum Steuern des Betriebs der CPU gespeichert ist, und einer Gruppe von logischen Schaltungen ausgestattet ist, das die Schritte umfasst: Setzen eines Anfangswerts für die Steuerungsschaltung für den Selbsttest, so dass die Steuerungsschaltung für den Selbsttest gemäß einem Befehl von der CPU aktiviert wird (erster Schritt), und Zulassen, dass die Steuerungsschaltung für den Selbsttest Testmuster in die Gruppe logischer Schaltungen und den Speicher eingibt, so dass die entsprechenden Ausgangssignale gemäß einem Befehl von der CPU (zweiter Schritt) nachgewiesen werden.
Wie aus dem Vorstehenden ersichtlich ist, wird ein Ein-Chip-Mikrorechner der vorliegenden Erfindung bereitgestellt mit: einer CPU; einem Speicher, in dem ein Programm zum Steuern des Betriebs der CPU gespeichert ist; einer Gruppe von logischen Schaltungen; einer Steuerungsschaltung für den Selbsttest zum Eingeben von Testmustern in die CPU, der Gruppe logischer Schaltungen und dem Speicher und zum Nachweisen der entsprechenden Ausgangssignale gemäß einem Befehl von der CPU; einer Aktivierungsschaltung für den Selbsttest zum Setzen eines Anfangswerts für die Steuerungsschaltung für den Selbsttest und zum Aktivieren der Steuerungsschaltung für den Selbsttest gemäß den Befehlen von der CPU; und einer Ausgabeschaltung für das Testergebnis zum Ausgeben der Ausgangssignale von der CPU, der Gruppe logischer Schaltungen und des Speichers, die durch die Steuerungsschaltung für den Selbsttest nachgewiesen sind, nach außen.
Es wird auch ein Steuerverfahren für einen Ein-Chip-Mikrorechner der vorliegenden Erfindung beschrieben, welches ein Steuerverfahren für einen Ein-Chip-Mikrorechner ist, der mit einer CPU, einem Speicher, in dem ein Programm zum Steuern der Vorgänge der CPU gespeichert ist, und einer Gruppe von logischen Schaltungen ausgestattet ist, das die Schritte umfasst: Setzen eines Anfangswertes für eine Steuerungsschaltung für den Selbsttest, um die Steuerungsschaltung für den Selbsttest gemäß einem Befehl von der CPU zu aktivieren (dritter Schritt), Zulassen, dass die Steuerungsschaltung für den Selbsttest Testmuster in die CPU, die Gruppe logischer Schaltungen und den Speicher eingibt, um die entsprechenden Ausgangssignale gemäß einem Befehl von der CPU nachzuweisen (vierter Schritt), und Ausgeben der Ausgangssignale von der CPU, der Gruppe logischer Schaltungen und des Speichers, die durch die Steuerungsschaltung für den Selbsttest nachgewiesen worden sind, nach außen (fünfter Schritt).
Wie aus dem Vorstehenden zu sehen ist, wird auch ein Ein-Chip-Mikrorechner der vorliegenden Erfindung bereitgestellt, mit: einer CPU; einem Speicher, in dem ein Programm zum Steuern des Betriebs der CPU gespeichert ist; einer Gruppe von logischen Schaltungen; einer Steuerungsschaltung für den Selbsttest zum Eingeben von Testmustern in die Gruppe logischer Schaltungen und den Speicher und zum Nachweisen der entsprechenden Ausgangssignale gemäß einem Befehl von der CPU; einer Aktivierungsschaltung für den Selbsttest zum Setzen eines Anfangswertes für die Steuerungsschaltung für den Selbsttest und zum Aktivieren der Steuerungsschaltung für den Selbsttest gemäß dem Befehl von der CPU; und einer Rücksetzschaltung, die, nachdem die Ausgangssignale von der CPU, der Gruppe logischer Schaltungen und dem Speicher durch die Steuerungsschaltung für den Selbsttest nachgewiesen worden sind, die CPU zurücksetzt, so dass zugelassen wird, das die CPU ein Programm zum Diagnostizieren der CPU, der Gruppe logischer Schaltungen und des Speichers auf der Grundlage der entsprechenden Ausgangssignale durchführt.
Vorstehend ist auch ein Steuerverfahren für einen Ein-Chip-Mikrorechner der vorliegenden Erfindung beschrieben, welches ein Steuerverfahren für einen Ein-Chip-Mikrorechner ist, der mit einer CPU, einem Speicher, in dem ein Programm zum Steuern der Vorgänge der CPU gespeichert ist und einer Gruppe logischer Schaltungen ausgestattet ist, das die Schritte: Setzen eines Anfangswerts für eine Steuerungsschaltung für den Selbsttest, so dass die Steuerungsschaltung für den Selbsttest gemäß einem Befehl von der CPU aktiviert wird (sechster Schritt), Zulassen, dass die Steuerungsschaltung für den Selbsttest Muster in die CPU, die Gruppe logischer Schaltungen und den Speicher eingibt, so dass die entsprechenden Ausgangssignale gemäß einem Befehl von der CPU nachgewiesen werden (siebter Schritt) und, nachdem die Ausgangssignale von der CPU, der Gruppe logischer Schaltungen und dem Speicher durch die Steuerungsschaltung für den Selbsttest nachgewiesen worden sind, Zurücksetzen der CPU, so dass zugelassen wird, dass die CPU ein Programm zum Diagnostizieren der CPU, der Gruppe logischer Schaltungen und des Speichers auf der Grundlage der entsprechenden Ausgangssignale durchführt (achter Schritt), umfasst.

Claims

Ein-Chip-Mikrorechner (10, 30, 50), umfassend: eine CPU (12); einen Speicher (11), in dem ein Programm zum Steuern des Betriebs der CPU (12) gespeichert ist; eine Gruppe logischer Schaltungen (13); dadurch gekennzeichnet, dass der Ein-Chip-Mikrorechner eine Steuerungsschaltung für den Selbsttest (14, 15, 16, 17, 20) zum Eingeben von Testmustern in die Gruppe von logischen Schaltungen (13) und den Speicher (11) und zum Nachweisen der entsprechenden Ausgangssignale, gemäß einer Anweisung von der CPU (12); eine Aktivierungsschaltung für den Selbsttest (18, 19) zum Setzen eines Anfangswerts für die Steuerungsschaltung für den Selbsttest (14, 15, 16, 17, 20) und zum Aktivieren der Steuerungsschaltung für den Selbsttest (14, 15, 16, 17, 20), gemäß einer Anweisung von der CPU (12) umfasst, so dass eine Anweisung für den Selbsttest von einem ausschließlichen Test-Anschluss nicht erforderlich ist.
Ein-Chip-Mikrorechner (10) nach Anspruch 1, bei dem die CPU (12) Selbsttests der Gruppe logischer Schaltungen (13) und des Speichers (11) durch Vergleichen der Ausgangssignale von der Gruppe logischer Schaltungen (13) und des Speichers (11), die durch die Steuerungsschaltung für den Selbsttest (14, 15, 16, 17, 20) nachgewiesen worden sind, mit erwarteten Werten, die in dem Speicher (11) gespeichert sind, diagnostiziert.
Ein-Chip-Mikrorechner (30, 50) nach Anspruch 1, bei dem gemäß einer Anweisung von der CPU (12) die Steuerungsschaltung für den Selbsttest (14, 15, 16, 17, 20) ein Testmuster auch in die CPU (12) eingibt, zusätzlich zu der Gruppe logischer Schaltungen (13) und dem Speicher (11).
Ein-Chip-Mikrorechner (30) nach Anspruch 1 oder 3, ferner umfassend: eine Ausgabeschaltung für das Testergebnis (31) zum Ausgeben der nachgewiesenen Ausgangssignale, die durch die Steuerungsschaltung für den Selbsttest (14, 15, 16, 17, 20) nachgewiesen worden sind.
Ein-Chip-Mikrorechner (50) nach Anspruch 3, ferner umfassend: eine Rücksetzschaltung (51), die, nachdem die Ausgangssignale von der CPU (12), der Gruppe logischer Schaltungen (13) und dem Speicher (11) durch die Steuerungsschaltung für den Selbsttest (14, 15, 16, 17, 20) nachgewiesen worden sind, die CPU (12) zurücksetzt, wobei zugelassen wird, dass die CPU (12) ein Programm zum Diagnostizieren der CPU (12), der Gruppe logischer Schaltungen (13) und des Speichers (11) auf der Grundlage der entsprechenden Ausgangssignale durchführt.
Ein-Chip Mikrorechner (50) nach Anspruch 5, bei dem die CPU (12) beim Zurücksetzen unterscheidet, ob das Zurücksetzen eine Initialisierung zum Zeitpunkt des Einschaltens oder eine Initialisierung ist, die durch die Rücksetzschaltung (51) nach Beendigung eines eingebauten Selbsttests gemacht wird.
Ein-Chip-Mikrorechner (50) nach Anspruch 2 oder 6, bei dem die CPU (12) Ergebnisse der Diagnose durch einen Anschluss von einer Gruppe von Anschlüssen (21) gemäß der Spezifikation, die zum Eingeben und Ausgeben einer Gruppe von Signalen gemäß der Spezifikation zum Zeitpunkt der normalen Verwendung verwendet werden, ausgibt.
Ein-Chip-Mikrorechner (50) nach Anspruch 1 oder Anspruch 6, bei dem die CPU (12) die nachgewiesenen Signale durch einen Anschluss von einer Gruppe von Anschlüssen (21) gemäß der Spezifikation, die zum Eingeben und Ausgeben einer Gruppe von Signalen gemäß der Spezifikation zum Zeitpunkt der normalen Verwendung verwendet werden, ausgibt.
Ein-Chip-Mikrorechner (10, 30, 50) nach einem der Ansprüche 1 bis 8, bei dem die Aktivierungsschaltung für den Selbsttest (18, 19) ein Aktivierungsregister (18) zum Aktivieren der Steuerungsschaltung für den Selbsttest (14, 15, 16, 17, 20) enthält, das eine Latch-Schaltung ist.
Ein-Chip-Mikrorechner (10, 30, 50) nach einem der Ansprüche 1 bis 9, bei dem die Aktivierungsschaltung für den Selbsttest (18, 19) eine Erzeugungseinrichtung für Aktivierungsmuster für den eingebauten Selbsttest (19) zum Setzen eines Musters eines erzeugten Anfangswerts in der Steuerungsschaltung für den Selbsttest (14, 15, 16, 17, 20) enthält, die eine Zählschaltung ist.
Steuerungsverfahren für einen Ein-Chip-Mikrorechner (10), welches auf einem Ein-Chip-Mikrorechner (10) angewendet wird, der mit einer CPU (12), einem Speicher (11), in dem ein Programm zum Steuern der Betriebsvorgänge der CPU (12) gespeichert ist, und einer Gruppe logischer Schaltungen (13) ausgestattet ist, wobei das Verfahren durch die folgenden Schritte gekennzeichnet ist: einen Schritt (S12, S13) zum Setzen eines Anfangswerts für eine Steuerungsschaltung für den Selbsttest (14, 15, 16, 17, 20), wobei die Schaltung für den Selbsttest (14, 15, 16, 17, 20) aktiviert wird, gemäß einer Anweisung von der CPU (12); und einen Schritt (S14, S15) zum Zulassen, dass die Steuerungsschaltung für den Selbsttest (14, 15, 16 17, 20) Testmuster in die Gruppe logischer Schaltungen (13) und dem Speicher (11) eingibt, wobei die entsprechenden Ausgangssignale nachgewiesen werden, gemäß einer Anweisung von der CPU (12), so dass eine Anweisung für den Selbsttest von einem ausschließlichen Test-Anschluss nicht erforderlich ist.
Steuerungsverfahren für einen Ein-Chip-Mikrorechner (30) nach Anspruch 11, umfassend: einen Schritt (S24) zum Zulassen, dass die Steuerungsschaltung für den Selbsttest (14, 15, 16, 17, 20) Testmuster in die CPU (12) ebenso wie in die Gruppe logischer Schaltungen (13) und den Speicher (11) eingibt.
Steuerungsverfahren für einen Ein-Chip-Mikrorechner nach Anspruch 12, mit dem Schritt zum Ausgeben der nachgewiesenen Signale von der CPU (12), dem Speicher (11) und der Gruppe logischer Schaltungen (11), die durch die Steuerungsschaltung für den Selbsttest (14, 15, 16, 17, 20) nachgewiesen worden sind.
Steuerungsverfahren für einen Ein-Chip-Mikrorechner nach einem der Ansprüche 12 und 13, ferner umfassend: einen Schritt (S35 bis S40) zum Zurücksetzen der CPU (12), nachdem die Ausgangssignale von der CPU (12), der Gruppe logischer Schaltungen (13) und dem Speicher (11) durch die Steuerungsschaltung für den Selbsttest (14, 15, 16, 17, 20) gemäß einer Anweisung von der CPU (12) nachgewiesen worden sind, wobei zugelassen wird, dass von der CPU (12) ein Programm zum Diagnostizieren der CPU (12), der Gruppe logischer Schaltungen (13) und des Speichers (11) auf der Grundlage der jeweiligen Ausgangssignale durchgeführt wird.
Steuerungsverfahren für einen Ein-Chip-Mikrorechner (50) nach Anspruch 14, umfassend: einen Schritt (S37) zum Unterscheiden bei Vervollständigung des Rücksetzvorgangs, ob das Zurücksetzen eine Initialisierung zum Zeitpunkt des Einschaltens oder eine Initialisierung ist, die nach Vervollständigung eines eingebauten Selbsttests gemacht worden ist.
Steuerungsverfahren für einen Ein-Chip-Mikrorechner (50) nach einem der Ansprüche 11, 13, 14 und 15, ferner umfassend: einen Schritt (S17n, S17a, 525, S41n, S41a) zum Ausgeben der nachgewiesenen Signale durch einen Anschluss von einer Gruppe von Anschlüssen (21) gemäß der Spezifikation, die zum Eingeben und Ausgeben einer Gruppe von Signalen gemäß der Spezifikation zum Zeitpunkt der normalen Verwendung verwendet werden, gemäß einer Anweisung von der CPU (12).
Steuerungsverfahren für einen Ein-Chip-Mikrorechner (50) nach einem der Ansprüche 11 und 13 bis 16, ferner mit den Schritten zum: Ausführen einer Diagnose der nachgewiesenen entsprechenden Ausgangssignale hinsichtlich der Selbsttests durch Vergleich der Ausgangssignale mit den erwarteten Werten.
IC-Karte (1), die einen Ein-Chip-Mikrorechner (10, 30, 50, 70) nach einem der Ansprüche 1 bis 10 umfasst.
IC-Karte, die einen Ein-Chip-Mikrorechner umfasst, nach Anspruch 18, umfassend: eine Gruppe von Anschlüssen (21) gemäß der Spezifikation, durch die eine Gruppe von Signalen (P70) gemäß der Spezifikation zum Zeitpunkt der normalen Verwendung ein- und ausgegeben wird, wobei zum Zeitpunkt eines Selbsttests ein Anschluss von der Gruppe von Anschlüssen (21) zum Ein- und Ausgeben einer Gruppe von Selbsttest-Signalen (P71) verwendet wird.