JP4734762B2 - メモリカード - Google Patents
メモリカードInfo
- Publication number
- JP4734762B2 JP4734762B2 JP2001156474A JP2001156474A JP4734762B2 JP 4734762 B2 JP4734762 B2 JP 4734762B2 JP 2001156474 A JP2001156474 A JP 2001156474A JP 2001156474 A JP2001156474 A JP 2001156474A JP 4734762 B2 JP4734762 B2 JP 4734762B2
- Authority
- JP
- Japan
- Prior art keywords
- logic
- information
- memory card
- input
- cell element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Read Only Memory (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、コントロールＩＣ等のコントロール機構を経由せずに半導体メモリにメモリカード毎の情報であるブート情報を書き込むメモリカードに関する。
【０００２】
【従来の技術】
近年、少ピンＩ／Ｆを持つ半導体メモリカードは、家電製品とパソコンを結ぶメディアとして広く使用されている。また、ピン数を少なくすることで端子、コネクタの塵、埃に対する信頼性を確保して取り扱いを容易にしている。
【０００３】
メモリカード内は通信プロトコルを制御するロジック４０及びＲＡＭ３０からなるコントロールＩＣ（コントロール機構）５０と半導体メモリ６０から構成されている。半導体メモリ６０はコントロールＩＣ５０を通じてメモリカードのピンに接続されている。そして、半導体メモリには工場出荷時にブート情報であるメーカー名、メモリカードの容量及び製造ロット番号等が書き込まれている。
【０００４】
このような従来のメモリカードではコントロールＩＣ５０内部に半導体メモリ６０のＲｅａｄ／Ｗｒｉｔｅ／Ｅｒａｓｅを行うハードウェアが内蔵されていて、工場出荷時及びデバック時には半導体メモリ６０の任意のアドレスに対してデータの読み出し、書き込み及び消去が行うことが可能である。ただし、この方法では、半導体メモリ６０の物理アドレス、アクセス方法が変わるとフォーマット及びコントロールＩＣ５０も変更が必要であった。
【０００５】
この方法を改善するために半導体メモリ６０の物理アドレス、アクセス方法によらない論理アドレスでメモリカードにアクセスしてコントロールＩＣ５０内で論理アドレスから物理アドレスへ、或いは物理アドレスから論理アドレスへの変換を行う方法（論理アクセス）を採ることも可能である。
【０００６】
この論理アクセスを行う場合、コントロールＩＣ５０内部に論理アドレスから物理アドレスへ、或いは物理アドレスから論理アドレスへの変換を行うための半導体メモリ６０の物理アドレス情報を格納する必要がある。既知の半導体メモリのアドレス情報であれば、コントロールＩＣ５０内部にＲＯＭとして搭載することができるが、新規の半導体メモリ６０に対応するためには半導体メモリ６０に書き込まれていることが望ましい。また、メモリカードのブート情報であるメーカー、メモリカードの容量、製造ロット番号等はメモリカード毎に異なる情報のためメモリカードにコントロールＩＣ５０と半導体メモリ６０を実装した後に書き込む必要がある。
【０００７】
【発明が解決しようとする課題】
そのためには、コントロールＩＣ５０内部のデータパスを通らずに半導体メモリ６０にデータがアクセスできる手段が必要になる。ある程度大きなシステムでは独立したＪＴＡＧ端子を基板に設け、ＬＳＩのオープン／ショートチェックに利用し、基板上の半導体メモリ６０にプログラムを書き込むのに利用している。しかしながら、少ピンＩ／Ｆのメモリカードでは独立したＪＴＡＧ端子を設けることが、ピン数の制約からできないため、上記のようなＪＴＡＧ端子を利用した半導体メモリ６０へのプログラムの書き込みは不可能である。
【０００８】
本発明は、上記の事情に鑑みなされたものであり、独立した端子を設けることができないピン数（端子数）の制約があるメモリカードであっても、コントロールＩＣ内部のデータパスを通らずに半導体メモリにメモリカード毎の情報を書き込むことが可能なメモリカードを提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記の目的を達成するために、データが入力される所定の入力端子と、不揮発性メモリと、通信プロトコルを制御するロジックと、該ロジックを囲むように設けられ前記入力端子を経て前記データが入力されるセル素子と、テストモード判定回路と、を備える。
そして、テストモード判定回路は、セル素子へ入力されるデータがユーザーに公開されていない所定のパターン信号を示すものか通常時の情報を示すものかを判定して、判定結果をロジック及びセル素子に伝える。このとき、判定結果が通常時の情報を示すものである場合、ロジックを通じて通常時の情報が不揮発性メモリに書き込まれる。また、判定結果が所定のパターン信号を示すものである場合、所定のパターン信号の入力後にセル素子へ入力されるメモリカード毎に異なる情報がロジックを経由せずにセル素子から不揮発性メモリへ直接書き込まれることを特徴とする。
【００１０】
従って、上記構成の本発明によれば、入力端子に所定のパターン信号を入力することで、メモリカード毎に異なる情報をロジックを経由せずに、直接不揮発性メモリ（半導体メモリ）に書き込むことが可能になる。またメモリカード毎に異なる情報以外のデータ（通常時の情報）についてはロジックを経由して不揮発性メモリ（半導体メモリ）に書き込むことが可能になる。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
【００１４】
図２は本発明の実施の形態を示すメモリカード１内の概略図である。メモリカード１内にはコントロールＩＣ２と半導体メモリ３が設けられている。コントロールＩＣ内には、ロジック５、ＲＡＭ７及びセル素子であるＢＳＲ（バウンダリスキャンセル）８が設けられている。ＢＳＲ（バウンダリスキャンセル）８はロジック５及びＲＡＭ７を囲むように設けられている。
【００１５】
半導体メモリ３（半導体不揮発性メモリ）への書き込みの際には入力端子（不図示）を通して行われており、本実施の形態ではこの書き込みの際に用いられている入力端子にＪＴＡＧ端子を共有している。そして、通常使用時とＪＴＡＧを使用するモードの切り替えは、本実施の形態ではユーザーに公開していないテスト用のパターン信号を入力することで実現している。ただし、空いてる端子を利用して、通常使用時（通常時の情報）とは異なるレベルにモードを切り替える方法を採ることも可能である。
【００１６】
そして、ＪＴＡＧモードに入った後は、ＪＴＡＧで規定されている５本の端子（ＴＣＬＫ、ＴＲＳＴ、ＴＤＩ、ＴＤＤ、ＴＭＳ）を利用してメモリカード１内の半導体メモリ３に対してメモリカード毎の情報であるブート情報の書き込みを行うことになる。このブート情報には、半導体メモリの物理アドレス情報、アクセス方法等が書き込まれている。
【００１７】
具体的なデータの流れを、図１及び図２を用いて説明する。図１に示すように、データ１０（クロック信号１４、コントロール信号１２等を含む）が入力端子を経てコントロールＩＣ２（コントロール機構）へ入ってくる。コントロールＩＣ２に入ってくるとＢＳＲ（バウンダリスキャンセル）に到達する（図３参照）。そして、テストモード判定回路２２でテストモード時（テスト用のパターン信号）か、通常使用時（通常時の情報）かの判定が行われる。判定の結果がユーザーロジック２４及びＪＴＡＧコントローラ２０へ伝えられる（図３参照）。
【００１８】
テストモード時のときは、「Ｔｅｓｔ」の情報がＢＳＲへ伝えられる。その情報が各ＢＳＲへ伝わり、ＪＴＡＧからのデータがコントロールＩＣ２内のコントルール機構であるロジック５及びＲＡＭ７を経由しないで半導体メモリに書き込まれる（図１、図２参照）。また、このデータを読み出すことも同様に、コントロールＩＣ２内のコントルール機構であるロジック５及びＲＡＭ７を経由しないで行うことができる。
【００１９】
メモリカード毎の情報以外の通常使用時（通常時の情報）のときは、その情報が、ＪＴＡＧコントローラ２０からテストモード判定回路２２を経由してユーザーロジック２４へ伝わる。そして、ＪＴＡＧからのデータがユーザーロジック２４（ロジック５）を経由して、ＢＳＲを通過する。この時、ＪＴＡＧコントローラ２０から、通常使用時である情報がＢＳＲに伝わっている。そして、ＢＳＲを通過したデータは半導体メモリ３に書き込まれる。また、このデータを読み出すときは、コントロール機構であるコントロールＩＣ２内のロジック５及びＲＡＭ７を経由して行うことになる。
【００２０】
【発明の効果】
本発明によれば、入力端子に所定のパターン信号を入力することでメモリカード毎と通常時の情報を分けて半導体メモリにデータがアクセスすることが可能になる。そのため、メモリカードのメモリカード毎の情報であるブート情報をコントロール機構であるコントロールＩＣと半導体メモリを実装した後に書き込むことが可能になる。
【図面の簡単な説明】
【図１】本発明のメモリカードの構成を示す概略図である。
【図２】入力端子から半導体メモリへのデータの流れを示す説明図である。
【図３】従来のメモリカードの構成を示す概略図である。
【符号の説明】
１……メモリカード、２……コントロールＩＣ、３……半導体メモリ（不揮発性メモリ）５……ロジック、７……ＲＡＭ、 ８……バウンダリスキャンセル。
【発明の属する技術分野】
本発明は、コントロールＩＣ等のコントロール機構を経由せずに半導体メモリにメモリカード毎の情報であるブート情報を書き込むメモリカードに関する。
【０００２】
【従来の技術】
近年、少ピンＩ／Ｆを持つ半導体メモリカードは、家電製品とパソコンを結ぶメディアとして広く使用されている。また、ピン数を少なくすることで端子、コネクタの塵、埃に対する信頼性を確保して取り扱いを容易にしている。
【０００３】
メモリカード内は通信プロトコルを制御するロジック４０及びＲＡＭ３０からなるコントロールＩＣ（コントロール機構）５０と半導体メモリ６０から構成されている。半導体メモリ６０はコントロールＩＣ５０を通じてメモリカードのピンに接続されている。そして、半導体メモリには工場出荷時にブート情報であるメーカー名、メモリカードの容量及び製造ロット番号等が書き込まれている。
【０００４】
このような従来のメモリカードではコントロールＩＣ５０内部に半導体メモリ６０のＲｅａｄ／Ｗｒｉｔｅ／Ｅｒａｓｅを行うハードウェアが内蔵されていて、工場出荷時及びデバック時には半導体メモリ６０の任意のアドレスに対してデータの読み出し、書き込み及び消去が行うことが可能である。ただし、この方法では、半導体メモリ６０の物理アドレス、アクセス方法が変わるとフォーマット及びコントロールＩＣ５０も変更が必要であった。
【０００５】
この方法を改善するために半導体メモリ６０の物理アドレス、アクセス方法によらない論理アドレスでメモリカードにアクセスしてコントロールＩＣ５０内で論理アドレスから物理アドレスへ、或いは物理アドレスから論理アドレスへの変換を行う方法（論理アクセス）を採ることも可能である。
【０００６】
この論理アクセスを行う場合、コントロールＩＣ５０内部に論理アドレスから物理アドレスへ、或いは物理アドレスから論理アドレスへの変換を行うための半導体メモリ６０の物理アドレス情報を格納する必要がある。既知の半導体メモリのアドレス情報であれば、コントロールＩＣ５０内部にＲＯＭとして搭載することができるが、新規の半導体メモリ６０に対応するためには半導体メモリ６０に書き込まれていることが望ましい。また、メモリカードのブート情報であるメーカー、メモリカードの容量、製造ロット番号等はメモリカード毎に異なる情報のためメモリカードにコントロールＩＣ５０と半導体メモリ６０を実装した後に書き込む必要がある。
【０００７】
【発明が解決しようとする課題】
そのためには、コントロールＩＣ５０内部のデータパスを通らずに半導体メモリ６０にデータがアクセスできる手段が必要になる。ある程度大きなシステムでは独立したＪＴＡＧ端子を基板に設け、ＬＳＩのオープン／ショートチェックに利用し、基板上の半導体メモリ６０にプログラムを書き込むのに利用している。しかしながら、少ピンＩ／Ｆのメモリカードでは独立したＪＴＡＧ端子を設けることが、ピン数の制約からできないため、上記のようなＪＴＡＧ端子を利用した半導体メモリ６０へのプログラムの書き込みは不可能である。
【０００８】
本発明は、上記の事情に鑑みなされたものであり、独立した端子を設けることができないピン数（端子数）の制約があるメモリカードであっても、コントロールＩＣ内部のデータパスを通らずに半導体メモリにメモリカード毎の情報を書き込むことが可能なメモリカードを提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記の目的を達成するために、データが入力される所定の入力端子と、不揮発性メモリと、通信プロトコルを制御するロジックと、該ロジックを囲むように設けられ前記入力端子を経て前記データが入力されるセル素子と、テストモード判定回路と、を備える。
そして、テストモード判定回路は、セル素子へ入力されるデータがユーザーに公開されていない所定のパターン信号を示すものか通常時の情報を示すものかを判定して、判定結果をロジック及びセル素子に伝える。このとき、判定結果が通常時の情報を示すものである場合、ロジックを通じて通常時の情報が不揮発性メモリに書き込まれる。また、判定結果が所定のパターン信号を示すものである場合、所定のパターン信号の入力後にセル素子へ入力されるメモリカード毎に異なる情報がロジックを経由せずにセル素子から不揮発性メモリへ直接書き込まれることを特徴とする。
【００１０】
従って、上記構成の本発明によれば、入力端子に所定のパターン信号を入力することで、メモリカード毎に異なる情報をロジックを経由せずに、直接不揮発性メモリ（半導体メモリ）に書き込むことが可能になる。またメモリカード毎に異なる情報以外のデータ（通常時の情報）についてはロジックを経由して不揮発性メモリ（半導体メモリ）に書き込むことが可能になる。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
【００１４】
図２は本発明の実施の形態を示すメモリカード１内の概略図である。メモリカード１内にはコントロールＩＣ２と半導体メモリ３が設けられている。コントロールＩＣ内には、ロジック５、ＲＡＭ７及びセル素子であるＢＳＲ（バウンダリスキャンセル）８が設けられている。ＢＳＲ（バウンダリスキャンセル）８はロジック５及びＲＡＭ７を囲むように設けられている。
【００１５】
半導体メモリ３（半導体不揮発性メモリ）への書き込みの際には入力端子（不図示）を通して行われており、本実施の形態ではこの書き込みの際に用いられている入力端子にＪＴＡＧ端子を共有している。そして、通常使用時とＪＴＡＧを使用するモードの切り替えは、本実施の形態ではユーザーに公開していないテスト用のパターン信号を入力することで実現している。ただし、空いてる端子を利用して、通常使用時（通常時の情報）とは異なるレベルにモードを切り替える方法を採ることも可能である。
【００１６】
そして、ＪＴＡＧモードに入った後は、ＪＴＡＧで規定されている５本の端子（ＴＣＬＫ、ＴＲＳＴ、ＴＤＩ、ＴＤＤ、ＴＭＳ）を利用してメモリカード１内の半導体メモリ３に対してメモリカード毎の情報であるブート情報の書き込みを行うことになる。このブート情報には、半導体メモリの物理アドレス情報、アクセス方法等が書き込まれている。
【００１７】
具体的なデータの流れを、図１及び図２を用いて説明する。図１に示すように、データ１０（クロック信号１４、コントロール信号１２等を含む）が入力端子を経てコントロールＩＣ２（コントロール機構）へ入ってくる。コントロールＩＣ２に入ってくるとＢＳＲ（バウンダリスキャンセル）に到達する（図３参照）。そして、テストモード判定回路２２でテストモード時（テスト用のパターン信号）か、通常使用時（通常時の情報）かの判定が行われる。判定の結果がユーザーロジック２４及びＪＴＡＧコントローラ２０へ伝えられる（図３参照）。
【００１８】
テストモード時のときは、「Ｔｅｓｔ」の情報がＢＳＲへ伝えられる。その情報が各ＢＳＲへ伝わり、ＪＴＡＧからのデータがコントロールＩＣ２内のコントルール機構であるロジック５及びＲＡＭ７を経由しないで半導体メモリに書き込まれる（図１、図２参照）。また、このデータを読み出すことも同様に、コントロールＩＣ２内のコントルール機構であるロジック５及びＲＡＭ７を経由しないで行うことができる。
【００１９】
メモリカード毎の情報以外の通常使用時（通常時の情報）のときは、その情報が、ＪＴＡＧコントローラ２０からテストモード判定回路２２を経由してユーザーロジック２４へ伝わる。そして、ＪＴＡＧからのデータがユーザーロジック２４（ロジック５）を経由して、ＢＳＲを通過する。この時、ＪＴＡＧコントローラ２０から、通常使用時である情報がＢＳＲに伝わっている。そして、ＢＳＲを通過したデータは半導体メモリ３に書き込まれる。また、このデータを読み出すときは、コントロール機構であるコントロールＩＣ２内のロジック５及びＲＡＭ７を経由して行うことになる。
【００２０】
【発明の効果】
本発明によれば、入力端子に所定のパターン信号を入力することでメモリカード毎と通常時の情報を分けて半導体メモリにデータがアクセスすることが可能になる。そのため、メモリカードのメモリカード毎の情報であるブート情報をコントロール機構であるコントロールＩＣと半導体メモリを実装した後に書き込むことが可能になる。
【図面の簡単な説明】
【図１】本発明のメモリカードの構成を示す概略図である。
【図２】入力端子から半導体メモリへのデータの流れを示す説明図である。
【図３】従来のメモリカードの構成を示す概略図である。
【符号の説明】
１……メモリカード、２……コントロールＩＣ、３……半導体メモリ（不揮発性メモリ）５……ロジック、７……ＲＡＭ、 ８……バウンダリスキャンセル。
Claims (1)
- データが入力される所定の入力端子と、
不揮発性メモリと、
通信プロトコルを制御するロジックと、
該ロジックを囲むように設けられ前記入力端子を経て前記データが入力されるセル素子と、
テストモード判定回路と、
を備え、
前記テストモード判定回路は、前記セル素子へ入力されるデータがユーザーに公開されていない所定のパターン信号を示すものか通常時の情報を示すものかを判定して、判定結果を前記ロジック及び前記セル素子に伝え、
前記判定結果が通常時の情報を示すものである場合、前記ロジックを通じて前記通常時の情報が前記不揮発性メモリに書き込まれ、
前記判定結果が前記所定のパターン信号を示すものである場合、前記所定のパターン信号の入力後に前記セル素子へ入力されるメモリカード毎に異なる情報が前記ロジックを経由せずに前記セル素子から前記不揮発性メモリへ直接書き込まれる
メモリカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001156474A JP4734762B2 (ja) | 2001-05-25 | 2001-05-25 | メモリカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001156474A JP4734762B2 (ja) | 2001-05-25 | 2001-05-25 | メモリカード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002352202A JP2002352202A (ja) | 2002-12-06 |
| JP4734762B2 true JP4734762B2 (ja) | 2011-07-27 |
Family
ID=19000478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001156474A Expired - Fee Related JP4734762B2 (ja) | 2001-05-25 | 2001-05-25 | メモリカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4734762B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013061231A (ja) * | 2011-09-13 | 2013-04-04 | Ricoh Co Ltd | 集積回路及び不揮発性記憶装置書き換え方法 |
| US9791505B1 (en) * | 2016-04-29 | 2017-10-17 | Texas Instruments Incorporated | Full pad coverage boundary scan |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000207194A (ja) * | 1999-01-08 | 2000-07-28 | Harness Syst Tech Res Ltd | 車載電子ユニット内の不揮発性メモリへのデ―タ書き込み方法 |
| JP2000332192A (ja) * | 1999-05-19 | 2000-11-30 | Rohm Co Ltd | マルチチップ型半導体装置 |
| JP2001027958A (ja) * | 1999-05-11 | 2001-01-30 | Sharp Corp | １チップマイクロコンピュータおよびその制御方法、ならびにそれを用いたｉｃカード |
-
2001
- 2001-05-25 JP JP2001156474A patent/JP4734762B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000207194A (ja) * | 1999-01-08 | 2000-07-28 | Harness Syst Tech Res Ltd | 車載電子ユニット内の不揮発性メモリへのデ―タ書き込み方法 |
| JP2001027958A (ja) * | 1999-05-11 | 2001-01-30 | Sharp Corp | １チップマイクロコンピュータおよびその制御方法、ならびにそれを用いたｉｃカード |
| JP2000332192A (ja) * | 1999-05-19 | 2000-11-30 | Rohm Co Ltd | マルチチップ型半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002352202A (ja) | 2002-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100319733B1 (ko) | 불휘발성 반도체 메모리ｉｃ 및 그 번인 테스트 방법 | |
| US8136000B2 (en) | Test mode for multi-chip integrated circuit packages | |
| US8423701B2 (en) | Flash memory device with a low pin count (LPC) communication interface | |
| WO2009041244A1 (en) | Memory card capable of reducing power consumption | |
| JP3157932B2 (ja) | Ｉｃカード用インターフェース回路 | |
| US6738308B2 (en) | Asynchronous flash-EEPROM behaving like a synchronous RAM/ROM | |
| US20080155309A1 (en) | Memory card and debugging method employed by the same | |
| JP4734762B2 (ja) | メモリカード | |
| US20070180205A1 (en) | Data copy device | |
| KR0159447B1 (ko) | 불휘발성 반도체 메모리 | |
| US20020129193A1 (en) | Tri-stating output buffer during initialization of synchronous memory | |
| US7240267B2 (en) | System and method for conducting BIST operations | |
| JPH0922385A (ja) | データセキュリティ装置および方法 | |
| JP2000057120A (ja) | Ｅｅｐｒｏｍ内蔵ワンチップマイクロコンピュータ | |
| US6639252B2 (en) | Integrated circuit and method for fabricating an integrated circuit | |
| JP2837970B2 (ja) | Ｉｃカード | |
| JP2007034554A (ja) | 半導体集積回路及びマイクロコンピュータ | |
| KR0149227B1 (ko) | 스마트카드 장치 및 테스트 방법 | |
| JP2793184B2 (ja) | 半導体記憶装置 | |
| JP2004295943A (ja) | マルチチップモジュールのメモリ試験方法 | |
| JP4324149B2 (ja) | エミュレータ及びそれを用いた開発支援システム | |
| JP2854609B2 (ja) | 携帯可能電子装置 | |
| US7555580B2 (en) | Multi-function PC card | |
| JPH11328089A (ja) | Ｐｃｉバスインタフェース用デバイスにおけるｉｄ情報書き込み回路 | |
| JPS61261900A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040319 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040604 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101026 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110307 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110329 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110411 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |