JPH10143386A - マイクロプロセッサ - Google Patents

Abstract

(57)【要約】 【課題】 種々の制約を受けない組込み型故障診断。 【解決手段】 マイクロプロセッサ（１０）がクロッ
ク周期を持つクロック信号（ＣＬＫ）に応答して動作す
る。マイクロプロセッサは読取り可能なメモリ（１６）
を持ち、この読取り可能なメモリが、マイクロプロセッ
サの診断評価を実施する為のコード（ＢＩＳＴ）を記憶
する。診断評価は、最初のクロック周期における無故障
動作のもとで生ずる最初の評価、及び最後のクロック周
期で無故障動作のもとで生ずる最後の評価を含む。更に
マイクロプロセッサが、マイクロプロセッサの診断評価
を実施する為のコードをアドレスする為に、読取り可能
なメモリに対して一連のアドレスを発する回路（１４）
を含む。最後のクロック周期より前の診断信号の予定の
パターンからの相違が、最後のクロック周期より前の診
断評価の故障を示す。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】ここで説明する実施例は、マ
イクロプロセッサの分野に関する。マイクロプロセッサ
を基本とするコンピュータ・システムは驚くほど多岐に
わたり、公的及び私的セクタのあらゆるレベルで使われ
ている。流通しているマイクロプロセッサが膨大に増加
した為、その信頼性を含めて、マイクロプロセッサの多
くの面で設計需要が増加している。この点、マイクロプ
ロセッサの製造業者は、デバイスを消費者に利用できる
ようにする前に、種々の方式を使って自分のマイクロプ
ロセッサを試験することが知られている。この試験は、
デバイス設計の試験と、出荷前の各々の個別の集積回路
の特定の試験とを含む。従って、こういう点で、かなり
の資源がこういう試験に専用になっており、ここで説明
する実施例は、このような種々の試験活動を更に改善す
ることを目指す。

【０００２】

【発明が解決しようとする課題】マイクロプロセッサを
含む種々の集積回路では、集積回路の寿命期限に対する
一般的に受入れられた既知のモデルを取上げて試験が行
われる場合が多い。具体的に言うと、このモデルは、デ
バイスの寿命期限に対する統計に基づいて、デバイスの
信頼性に３つの期間を含む。第１の期間では、ある百分
率の集積回路は、通常の動作での最初の数ヶ月乃至一年
というようなデバイスの寿命の内の早期に、欠陥を生ず
るとこのモデルは予測する。第２の期間では、第１の期
間の間に問題を起こしたものより数はずっと少ない装置
が、かなり長い期間の内に故障すると予想されている。
実際、種々の観点から見て、第２の期間は１０年又はそ
れ以上になることがある。最後に、第３の期間では、あ
る装置は故障するが、その故障の程度はモデルの第２の
期間の間に予想されるよりも相当高いとこのモデルは予
測する。

【０００３】上に述べたモデルの影響を最小限にしよう
とする既知の１形式の試験がバーンインの名前で知られ
ている。バーンイン手順の間、デバイスの種々のパラメ
ータは、デバイスの通常の動作仕様を超える極端な値に
設定される。例えば、入力電圧は、絶対値で、デバイス
の特定された動作限界を超えるように高くすることがあ
る。別の例として、装置がさらされる温度も、デバイス
の特定された動作限界を超えるように高めることがあ
る。この他の例も従来知られている。何れにせよ、バー
ンイン手順は、上に述べたモデルの第１の期間の長さを
かなり縮めると考えられる。即ち、通常の動作なら１年
後に故障したかもしれない特定のデバイスは、バーンイ
ンの際、ずっと短い時間内に故障する可能性が大きくな
る。結果として、製造業者は、その集積回路を前に述べ
た第１の期間の長さよりずっと短いバーンイン期間にさ
らすかもしれないし、バーンイン手順をしない場合に一
層長い期間の内に故障したであろう多くの装置を確認す
るかもしれない。従って、故障した装置を満足にバーン
イン手順を切抜けたものから取除くことができ、こうし
て消費者に対して出荷する信頼性のあるデバイスの百分
率を一層高くする。

【０００４】マイクロプロセッサに関連して言うと、上
に述べたモデルの影響を最小限に押さえようとする別の
既知の種類の試験は、マイクロプロセッサ内に何らかの
自己試験機構を含めることである。例えば、典型的には
マイクロプロセッサは、マイクロプロセッサを動作させ
るのに使われる種々のプログラムを記憶する固定メモリ
（ＲＯＭ）を含んでいる。このＲＯＭは、マイクロＲＯ
Ｍと呼ばれる場合が多く、それを記憶するプログラムは
マイクロコードと呼ばれることがある。こういう機能が
ある場合、試験に関連して、製造業者は、マイクロＲＯ
Ｍの中に、マイクロプロセッサの試験に向けた１つ又は
更に多くのマイクロコード・プログラムを入れる場合が
多い。この代りに、試験動作は他の何らかのオン・デバ
イス・ハードウェアで実施することができる。何れにせ
よ、試験全体は組込み自己試験（ＢＩＳＴ）と呼ばれ
る。典型的には、ＢＩＳＴは、電力投入時に実施される
か、又は走査試験の間に出るような何らかの形式の指令
を通じて指示される。典型的には、ＢＩＳＴは、程度の
差はあれ、全てのチップ部品を検査し、ＢＩＳＴの終り
に、レジスタにコードを書込む。従って、ＢＩＳＴの持
続時間が分かっていれば、この持続時間の終りにレジス
タを調べて、ＢＩＳＴが完了したかどうか、そしてデバ
イスがＢＩＳＴによって実施された検査に合格したかど
うかを判定することができる。

【０００５】上に述べた方式は、デバイスが市場に出る
前に、不良のマイクロプロセッサを確認する助けになる
場合が多いが、発明者は、こういう方式には色々な制約
があることを確認した。例えば、バーンインの間の故障
は、試験中のデバイスの数多くの入力及び出力の評価を
必要とすることがある。別の例として、ＢＩＳＴは試験
の終りにコードを送り返すだけである場合が多く、従っ
て、この終りに達する前には、試験の進行が表示されな
い。更に、一旦ＢＩＳＴの終りに達しても、故障によっ
て生じたコード（それがある場合）は、何が故障の原因
となったか、あるいはＢＩＳＴの間のいつに故障が起こ
ったかを確認することができない。上に述べたことに鑑
み、これから説明する実施例で達成されるように、従来
の試験方式の欠点を取上げる必要が生じた。

【０００６】

【課題を解決するための手段】クロック周期を持つクロ
ック信号に応答して動作するマイクロプロセッサを提供
する。マイクロプロセッサは読取り可能なメモリを含
み、この読取り可能なメモリがマイクロプロセッサの診
断評価を実施する為のコードを記憶している。診断評価
は、最初のクロック周期に無故障動作のもとで生ずる最
初の評価、及び最後のクロック周期に無故障動作のもと
で生ずる最後の評価を含む。更に、マイクロプロセッサ
は、マイクロプロセッサの診断評価を実施する為のコー
ドをアドレスする為に、読取り可能なメモリに対して一
連のアドレスを出す回路を含む。更に、マイクロプロセ
ッサは、外部からアクセス可能であって、マイクロプロ
セッサからの信号を供給する導体を含む。最後に、マイ
クロプロセッサは、診断評価を実施する間、診断信号を
外部からアクセス可能な導体に出力する回路を含む、好
ましい実施例では、診断信号は、一連のアドレスの各々
の一部分を含む。外部からアクセス可能な導体があれ
ば、最後のクロック周期より前の診断信号の予定のパタ
ーンとの相違が、最後のクロック周期より前の診断評価
の故障を示す。この他の回路、システム及び方法もここ
に説明して請求する。

【０００７】

【実施例】図１は、全体を１０で示すマイクロプロセッ
サのブロック図であり、これを使って、実施例を用いる
システムの形式を例示する。マイクロプロセッサ１０に
ついて言うと、これはその縁に沿って複数個のピンを持
ち、従って、これらのピンは外部からアクセス可能であ
って、これから説明する機能を持つ。ピンを詳しく説明
する前に、実施例に関連するあるピンだけが図１には示
されていること、マイクロプロセッサが普通は他の多数
のピン又は同等の信号導体を持っているのが普通である
ことに注意されたい。更に、この明細書で説明する全て
のピンは、異なる順序又は構成に配置することができ、
ここで説明するのと同様な機能を果たしながらも、名称
は異なっていても良い。

【０００８】マイクロプロセッサの全動作に対する図１
に示したピンは、ＶＣＣピン、ＧＮＤピン及びＣＬＫピ
ンを含み、これらの各々のピンは既知のように使われ
る。具体的に言うと、ＶＣＣピンはマイクロプロセッサ
１０に対する供給電圧を受取る為にあり、マイクロプロ
セッサ１０のピン配置に沿っていくつも同じものを設け
ることができ（そうする場合が多い）、こうして電圧を
供給するいくつもの場所を設けると共に、適切な電流源
になる。同様に、ＧＮＤピンはマイクロプロセッサ１０
のアース電位を受取る為にあり、これもマイクロプロセ
ッサ１０のピン配置に沿っていくつも同じものを設ける
ことができる。最後に、ＣＬＫピンがマイクロプロセッ
サ１０に対する基本クロック入力ピンであり、内部動作
を同期させる為に使われる。マイクロプロセッサ１０に
よって実際に使われる内部クロック信号の周波数は、Ｃ
ＬＫピンの信号並びにマイクロプロセッサ１０に対する
この他の入力に基づいて決めることができる。最後に、
図１には示してないが、これまで説明した信号が、マイ
クロプロセッサ内にあって、既知のようにこういう信号
を必要とする多数の回路に印加されることを承知された
い。

【０００９】マイクロプロセッサ１０にある図１に示し
た残りのピンは、リセット・ピン、ＩＮＩＴピン、Ｄ
ＥＮＡＢＬＥピン、及びＤ０乃至ＤＮと記した多数のデ
ータ・ピンを含む。リセット及びＩＮＩＴピンは、夫々
マイクロプロセッサ１０のリセット及び初期設定に関係
すると共に、これから説明する組込み自己試験（ＢＩＳ
Ｔ）を開始する。Ｄ ＥＮＡＢＬＥピンはやはりこれか
ら説明するように、ＢＩＳＴの間診断コードを出力する
ことに関係する。データ・ピンについては、Ｄ０が最下
位データ・ビット、そしてＤＮが最上位データ・ビット
を表すことに先ず注意されたい。更に、これらのピンは
マイクロプロセッサ１０に対してデータを両方向でやり
取りする為にある。最後に、データ・ビット全体の数
は、マイクロプロセッサによって変ることがあり、今日
のマイクロプロセッサでは、６４ビット（即ちＮ＝６
３）に類するのが普通である。

【００１０】図１の図示の残りの部分について言うと、
更にマイクロプロセッサ１０がＢＩＳＴ制御回路１２を
含む。ＢＩＳＴ制御回路１２が、１つより多くの入力を
受取るように接続されており、好ましい実施例では、こ
の入力の中には、リセット、ＩＮＩＴ及びＤ ＥＮＡＢ
ＬＥピンからの信号が含まれる。更に、ＢＩＳＴ制御回
路１２は、後で説明するある状況では、１つ（又は数
個）のデータ・ピンに対して出力を供給するように接続
されている。具体的に言うと、好ましい実施例では、最
下位ビット・データ・ピン（即ち、Ｄ０）がこの出力に
接続される。更に、この同じデータ・ピンを他の回路に
も接続して、これから説明するＢＩＳＴに関連する以外
の機能を持たせることができることに注意されたい。最
後に、ＢＩＳＴ制御回路１２は、後で説明するマイクロ
シーケンサ１４に対する出力制御信号を供給するように
も接続されている。

【００１１】マイクロシーケンサ１４が、マイクロプロ
グラム・メモリ１６と一緒に動作する。こういう動作は
この分野では一般的に知られている。具体的に言うと、
従来典型的にはマイクロＲＯＭ又はマイクロコードＲＯ
Ｍと呼ばれる固定メモリであるが、マイクロプログラム
・メモリ１６は、「マイクロアドレス」を受取り、それ
に応答して「マイクロ命令」を出力するマイクロプロセ
ッサの基本的な装置である。マイクロプログラム・メモ
リ１６が、例として、固定メモリとして示されている
が、ランダムアクセス・メモリ、ＰＬＡ又は当業者によ
って開発されるこの他の記憶回路のような他の種々の読
取り可能な記憶回路を使うことができることに注意され
たい。何れにせよ、この回路は、この明細書でマイクロ
命令と呼ぶ前述の信号を出す読取り可能なメモリを表し
ている。マイクロ命令は、多重ビット信号であり、これ
らの全てではないにしても、大部分のビットの値を使っ
て、マイクロプロセッサの１つ又は更に多くの面を制御
する。更に、マイクロ命令又はマイクロ命令の一部分が
マイクロシーケンサ１４にフィードバックされる。これ
は、この一部分が次に続くマイクロアドレスを形成する
ことがあるからであり、又は次に続くマイクロアドレス
を出す為の情報の一部分を含むことがあるからである。
この点、マイクロシーケンサ１４が制御情報を受取る全
体的な入力を持つものとして示されている。この入力を
含めたのは、マイクロシーケンサ１４がこの他の信号も
受取ることができることを例証する為に過ぎず、マイク
ロシーケンサ１４がマイクロプログラム・メモリ１６に
対して出すこの後のマイクロアドレスに影響を与える。

【００１２】前段に述べたマイクロシーケンサ１４とマ
イクロプログラム・メモリ１６の間の既知の相互作用の
他に、この発明の実施例では、各々のマイクロアドレス
の一部分がマイクロシーケンサ１４の出力からＢＩＳＴ
制御回路１２の入力に接続されている。好ましい実施例
では、この一部分がマイクロアドレスの最下位ビット
（ＬＳＢ）である。後で示すが、ある場合、マイクロア
ドレスのこのＬＳＢがＢＩＳＴ制御回路１２によってデ
ータ・ピンＤ０に送られる。

【００１３】この発明の実施例に関連して図１の詳しい
動作を説明する前に、ＢＩＳＴの動作全般に関連して少
し別のことを詳しく説明しておくのが役立つ。前に述べ
たように、マイクロプログラム・メモリ１６が多数のマ
イクロ命令を記憶していて、これらはマイクロシーケン
サ１４からの夫々のマイクロアドレスに応答して出力す
ることができる。この点、ＢＩＳＴ動作を実施する為
に、マイクロプログラム・メモリ１６内に一連のマイク
ロ命令を入れておくことができることは既知である。言
い換えれば、相次ぐマイクロアドレスによってアドレス
され、マイクロプログラム・メモリ１６によって出力さ
れたマイクロ命令によって、マイクロプロセッサ１０の
全部ではないにしても、種々の内部回路を試験させるこ
とにより、プログラム・スレッドを形成することができ
る。この点に関し、製造業者は、あるレベルの自己試験
コードをマイクロプロセッサのマイクロプログラム・メ
モリに入れておく場合が多く、こういうコードをマイク
ロプロセッサによって動作させて、デバイスを消費者に
送出す前に、デバイスの故障を内部で評価することがで
きるし、あるいは場合によっては、このコードを後でこ
のマイクロプロセッサを含む消費者のシステムによって
動作させることができる。従って、この発明の実施例で
は、マイクロプログラム・メモリ１６はこのようにＢＩ
ＳＴを働かせるのに十分なマイクロ命令を記憶してい
る。

【００１４】上に述べたように、マイクロプログラム・
メモリ１６がＢＩＳＴマイクロ命令を記憶しているか
ら、当業者であれば、更にマイクロプロセッサ１０が、
ＢＩＳＴ動作を達成する為に、各々のマイクロ命令を相
次いでアドレスする回路を含んでいることが理解されよ
う。この点、好ましい実施例のマイクロシーケンサ１４
は、この為にマイクロアドレスを出力するように動作す
る（そして、マイクロプログラム・メモリ１６からフィ
ードバックされる前のマイクロ命令の前述の一部分を使
ってそうすることができる）。従って、こういう相次ぐ
マイクロアドレスを出す必要性があれば、こういう各々
のマイクロアドレスの符号化は、マイクロプロセッサが
製造される時までには知られる。かように、知られたマ
イクロアドレスがあるとして、その理由は後で明らかに
なるが、図２にこういう知られたマイクロアドレスの一
連のＬＳＢを示す。図２の一連のＬＳＢは、１８、２０
及び２２の偶数番号をつけた３つの群に分かれている。
マイクロプロセッサ１０の適正なＢＩＳＴ動作の各々の
クロック・サイクルに、相次ぐ１つのＬＳＢが、マイク
ロプログラム・メモリ１６に対するマイクロアドレスの
一部分になる。更に、図１に示した接続の為、この同じ
相次ぐＬＳＢがＢＩＳＴ制御回路１２にも接続される。
時間に対する一連のビットの順序を示す為、ＢＩＳＴ動
作の最初のクロック・サイクルに対応するＬＳＢを２４
に示し、ＢＩＳＴ動作の最後のクロック・サイクルに対
応するＬＳＢを２６に示す。最後に、典型的なＢＩＳＴ
は１００万又は更に多くのクロック・サイクルにわたっ
て実施されることがあること、従って、図２に示すビッ
トは、ＢＩＳＴ全体で起り得る１００万又は更に多くの
対応するＬＳＢの省略したごく一例であることに注意さ
れたい。

【００１５】図２の別々の群について説明すると、群１
８及び２２はＢＩＳＴマイクロアドレスのシーケンスを
両方とも表しており、これは、特定の所望のマイクロ命
令並びにマイクロプログラム・メモリ１６内でのその場
所に応じて変る。このような各々のマイクロ命令の所望
の順序及び場所が分かっていれば、これらの値が製造業
者によって定められ、正常な（即ち無故障の）ＢＩＳＴ
動作における群１８及び２２に対するＬＳＢの予想され
るパターンを表す。言い換えると、ＢＩＳＴの無故障動
作では、マイクロシーケンサ１４が、群１８及び２２に
対して同じビット・パターンを発生する。従って、図２
に示した全てのビットの合計は、１００万ビット又はそ
れ以上の程度になることがあることをこれまで説明した
ところから思い出されたい。一例として、そういう範囲
を考えると、典型的には群１８は１００ Ｋビット程
度、群２２は１ Ｍビット程度であることがある。群１
８及び２２の間に群２０があり、これは約３ Ｋビット
程度であり、群２０内の各々のビットは、群２０内にあ
ってその直前にあるビットの論理的な補数を表すことに
注意されたい。具体的に言うと、好ましい実施例では、
ＢＩＳＴの一部分は、マイクロプログラム・メモリ１６
の全部又は大部分のマイクロアドレスを昇順で順次進ん
でいく。従って、このような順では、対応する各々のマ
イクロアドレスのＬＳＢがトグル動作により、群２０の
相補的なパターンを形成することが当業者に理解されよ
う。この為、群１８及び２２と同じように、群２０はＬ
ＳＢの予想されるパターンを表しているが、群２０を進
むうち、各々のビットが上に述べたように論理的に交互
に変ることが分かる。

【００１６】以上、幾分細部を説明したが、図３はＢＩ
ＳＴの進行を外部から監視し、この進行中の故障を検出
する能力を含む、ＢＩＳＴの外部評価を実施するように
図１のマイクロプロセッサ１０を動作させるこの発明の
好ましい方法２８のフローチャートを示す。しかし、全
般的に、方法２８はマイクロプロセッサの内部での動
作、並びにこの内部動作が決まっている場合に利用する
ことのできる外部試験手順の両方に関係することに注意
されたい。この各々の面をこれから説明する。

【００１７】方法２８は、ＢＩＳＴを工程３０から開始
する。好ましい実施例では、工程３０は、リセット及び
ＩＮＩＴピンに関連して行われる。更に具体的に言う
と、工程３０を実施する為、リセット及びＩＮＩＴを出
し、その後、ＩＮＩＴは出したままにしておいて、リセ
ットを取消す。それに応答して、工程３２で、ＢＩＳＴ
制御回路１２がマイクロシーケンサ１４に対して図示の
制御信号を発し、マイクロシーケンサ１４に、マイクロ
プログラム・メモリ１６に対する最初のＢＩＳＴマイク
ロ命令を発するようにさせる。更に、この最初のマイク
ロアドレスがマイクロシーケンサ１４から出力される
時、そのＬＳＢがＢＩＳＴ制御回路１２にも接続される
ことに注意されたい。工程３４で、ＢＩＳＴ制御回路１
２は、Ｄ ＥＮＡＢＬＥが出ているかどうかを判定す
る。Ｄ ＥＮＡＢＬＥが出ていなければ、方法２８は後
で説明する工程４２に続く。他方、Ｄ ＥＮＡＢＬＥが
出ていれば、方法２８は工程３６に続く。

【００１８】工程３６で、Ｄ ＥＮＡＢＬＥが出ている
と判定すると、ＢＩＳＴ制御回路１２は最初のＢＩＳＴ
マイクロアドレスからのＬＳＢがデータ・ピンＤ０へ通
過できるようにする。従って、Ｄ ＥＮＡＢＬＥ信号は
ピン（例えばデータ・ピンＤ０）を１つより多くの目的
の為に使うことができるようにする、即ち、ＢＩＳＴの
間にＬＳＢを出力し、ＢＩＳＴ以外の動作の間に他の何
らかの目的に使うことができるようにすることに注意さ
れたい。この実施例では、このようにデータ・ピンＤ０
が共有ピンであるから、（Ｄ ＥＮＡＢＬＥが出ていれ
ば）ＢＩＳＴの間ＬＳＢを出力することができると共
に、ＢＩＳＴ以外の動作の間、データ・ビットを出力す
ることができる。工程３６に戻って、一旦マイクロアド
レスのＬＳＢがデータ・ピンＤ０に出力されると、この
最初のビットは、図２の２４に示した最初のクロック・
ビットに対応するはずである。このような符合が起るか
どうかの評価は、次に、これから説明する工程３８で解
析される。

【００１９】工程３８を説明する前に、上に述べたＤ
ＥＮＡＢＬＥピンが、上に述べた機能（即ち、ＬＳＢを
データ・ピンＤ０に出力することができるようにする機
能）の為に別個の選定されたピンとして示されているこ
とに注意されたい。しかし、この機能は、ＢＩＳＴの間
だけ起り、マイクロプロセッサ１０の通常の動作中は起
らないことが好ましいので、別個のピンを設ける代り
に、通常の動作中に他の目的の為に使われるピンが、Ｂ
ＩＳＴの初め並びにその間、付能信号を受取っても良
い。更にその代りに、リセット及びＩＮＩＴ信号のタイ
ミング及び関係を、ＬＳＢを出力する特徴を付能したり
あるいは不作動にしたりするように設定して、この機能
の為に別個のピンを設けないで済むようにしても良い。
更にその代りの案は、当業者に容易に考えられよう。何
れにせよ、工程３６の後、方法２８がこれから説明する
工程３８に続く。

【００２０】工程３８及び４０は、マイクロプロセッサ
１０の外部で行われる好ましい方法の動作を表す。具体
的に言うと、工程３８では、工程３６からのＬＳＢ出力
が、所定のマイクロプロセッサに対する予想されるパタ
ーン内の対応するビットと符合するかどうかが判定され
る。例えば、図２の予想されるパターンを使うと、最初
の出力ＬＳＢは、第１のクロック・サイクルのビット２
４と符合するはずであり、従って、論理１ではなく、論
理０であるべきである。従って、ＢＩＳＴが開始された
後の最初のＬＳＢ出力に対し、工程３８は、ＢＩＳＴの
第１のクロック・サイクルの間のＬＳＢ出力が論理０で
あるかどうかを判定する。論理０であれば、この方法が
工程４２に続くが、ＬＳＢが予想されるパターン内の対
応するビットと符合しない場合、方法は工程４０に続
く。

【００２１】工程４０に入る時、工程３８は、実際の出
力ＬＳＢが、図２のパターンで予想される対応するＬＳ
Ｂと相違する段階があれば、その段階を確認するように
作用することに注意されたい。工程３８のこの確認は、
種々の方法で行うことができる。例えば、データ・ピン
Ｄ０からＬＳＢが出力される時、図２のＬＳＢの予想パ
ターンからのビットを送出す同期信号に対して、ＬＳＢ
を実時間で比較することにより、工程３８を行うことが
できる。即ち、工程３８の比較によって、パターンから
の予想されるＬＳＢとデータ・ピンＤ０の実際のＬＳＢ
出力とが符合することが分かれば、正しい動作が起って
いると想定され、方法２８が工程４２に続く。他方、比
較器が符合しないことを示す時、方法２８が工程４０に
続き、ＢＩＳＴで誤りが発生したことを知らせる。言い
換えれば、予想されるビットと実際のビットとの間の相
違は、予想したのとは異なるマイクロアドレスが出され
たというようなＢＩＳＴ問題が発生したことを示す。従
って、工程４０は、何らかの形で失敗した比較結果を記
憶して、ＢＩＳＴマイクロアドレス・シーケンス内のど
こでこの故障が起ったかを、大体１クロック・サイクル
又は更に数クロック・サイクル以内に確認することがで
きる。更に、図面に示してないが、工程４０の故障が確
認された後、方法２８は考えられる相次ぐマイクロアド
レス並びに同じように相次ぐＢＩＳＴの故障を確認する
為に、工程４２に続けても良いし、あるいはその代りに
ＢＩＳＴの故障を検出した方法２８の流れを終わらせて
も良い。

【００２２】工程４２は、ＢＩＳＴが済んだかどうかを
判定する。好ましい実施例では、これは、経過時間（例
えばクロック・サイクル）を計数し、それを、ＢＩＳＴ
の終結に達するまでの予想される完了時間と比較するこ
とによって、行うことができる。従って、この場合、経
過時間が予想される完了時間より短ければ、ＢＩＳＴは
済んでおらず、この方法は工程３２に戻る。逆に、経過
時間が予想される完了時間に等しいか、又はそれより長
ければ、ＢＩＳＴは済んでおり、工程４４に示すよう
に、方法２８の試験も完了する。

【００２３】上のようにして、方法２８は好ましくは、
図２の対応する予想されるＬＳＢに各々のビットが符合
する限り、データ・ピンＤ０の各々のＬＳＢ出力に対し
て繰返す。即ち、ＢＩＳＴが、図２の最後のＢＩＳＴク
ロック・サイクルに対応するビット２６まで、完全にう
まく働く為には、方法２８は、データ・ピンＤ０に相次
いで出力される１００万個のＬＳＢがあると仮定する
と、１００万回繰返される。しかし、この１００万回又
はその程度の一連のビットの間、任意の時点で図２の予
想されるビット・パターンとの相違があって、ＢＩＳＴ
の故障を示唆する場合、それは場合によって、故障から
１クロック・サイクル以内というほど素早く検出するこ
とができる。こういう情報があれば、製造業者は、パタ
ーンの相違に対応するマイクロ命令を確認することがで
き、この情報から、故障の原因を同じく敏速に且つ効率
よく決定することができる。その結果、この発明の実施
例は、マイクロプロセッサがＢＩＳＴを動作させている
間に、外部からの故障の検出を改良した形でできるよう
にする。

【００２４】この実施例では、Ｄ０のＬＳＢと予想され
るパターンとの実時間の比較を行うという上に述べた方
式は、好ましい方式の１つに過ぎず、この発明の範囲内
でこの他の方式も考えられることに注意されたい。例え
ば、Ｄ０に現れる各々の相次ぐＬＳＢを記憶装置に結合
しておいて、後の時点で、ＬＳＢの予想されるパターン
と比較しても良い。この方式も、出力ＬＳＢとＬＳＢの
予想されるパターンとの間の任意の相違を確認すること
ができる。更に別の実施例として、光放出ダイオード
（ＬＥＤ）のような可視表示器を方法２８の間に、Ｄ０
ピンに接続しておくことができる。この実施例では、方
法２８の持続時間にわたって、適正なＢＩＳＴ動作の
間、Ｄ０ピンの出力が変化する時、ＬＥＤが点滅する。
逆に、ＢＩＳＴ故障があった場合、マイクロシーケンサ
１４は、ＢＩＳＴ故障の為に、マイクロアドレスを発す
ることを完全に停止することができる。従って、上に述
べたＬＥＤ方式を使うと、このような故障があった場
合、ＬＥＤが点滅を停止する。従って、ＢＩＳＴの予想
される時間が完了する前に、ＬＥＤが点滅を止めれば、
ＢＩＳＴ故障が発生したことを可視的に判定することが
できる。更に、前に述べたように、図２の群２０は、Ｌ
ＳＢの論理的なトグル動作の為、適正な動作状態では、
ＬＥＤに５０％のデューティ・サイクルが適用される期
間を表している。従って、群２０に対応するＬＳＢがＤ
０データ・ピンに出力される時、この期間の間、一貫し
た点滅を観察することができる。従って、上に述べた実
施例はこの発明の融通性を実証するものであり、当業者
であれば、この他の代案も考えられよう。

【００２５】図４及び５は、前に述べたこの発明の色々
な面を用いた試験構成の略図を示す。具体的に言うと、
図４には、バーンイン・ボード４６が、図１のように構
成された多数のマイクロプロセッサを試験することが示
されており、図５は、バーンイン・ボード４６との間で
信号をやり取りするように接続することができるドライ
バ・ボード４７を示している。更に詳しく言うと、バー
ンイン・ボード４６は、既知のオーブンのようなバーン
イン・オーブン内に配置することが望ましい。典型的に
は、このオーブンが、バーンイン・ボード４６のような
多数のバーンイン・ボード（例えば５２個のバーンイン
・ボード）を封入した加熱室を持っている。更に、この
加熱室に直ぐ隣接して、オーブンが、その中にドライバ
・ボード４７を配置することができる非加熱区域を持つ
ことが好ましい。更に、加熱室が多数のバーンイン・ボ
ード４６を含んでいる場合、非加熱区域は対応する多数
のドライバ・ボード４７を持つことが好ましい。更に、
各々のバーンイン・ボード４６のエッジ・コネクタが、
加熱室及び非加熱区域の間の何らかのポート又はその他
の電気界面を通り抜けるように配置して、各々のバーン
イン・ボード４６とそれに対応するドライバ・ボード４
７の間で電気信号をやり取りするようにする。

【００２６】図４の実施例のバーンイン・ボード４６に
ついて更に詳しく説明すると、バーンイン・ボード４６
が、全体を４８で示した１５個のマイクロプロセッサ・
ソケットを持っており、各々のソケットを互いに識別す
る為に、添字（即ち、４８₁乃至４８₁₅）を用いてい
る。各々のソケット４８内には“ＭＰ”と略して示す対
応するマイクロプロセッサが接続されている。この場合
も、各々のマイクロプロセッサを互いに識別する為に添
字を用いている。バーンイン・ボード４６は、前に述べ
た方法２８を実施するのに見合って、信号を供給し又は
受取る種々のエッジ・コネクタを持っている。即ち、Ｖ
ＣＣ及びＧＮＤコネクタが、各々のマイクロプロセッサ
に対して基準電位を供給し、ＣＬＫコネクタがクロック
発生器５０（図５参照）に接続され、ＭＰ₁ 乃至ＭＰ₁₅
に一種類のクロック信号を供給する。ボード４６は１群
のデータ・ピン・エッジ・コネクタを持ち、各ピンがマ
イクロプロセッサの対応するＤ０データ・ピンに接続さ
れる（しかし図４では、図面を簡単にする為に、明確な
接続を示してない）。対応する関係を示す便宜として、
各々のＤ０データ・ピン・エッジ・コネクタとそれに取
付けられる相手のマイクロプロセッサのデータ・ピンＤ
０に添字を用いる。例えば、データ・ピン・エッジ・コ
ネクタＤ０₁ がＭＰ₁ のＤ０データ・ピンに接続され、
データ・ピン・エッジ・コネクタＤ０₂ がＭＰ₂ のＤ０
データ・ピンに接続されるというようにして、データ・
ピン・エッジ・コネクタＤ０₁₅がＭＰ₁₅のＤ０データ・
ピンに接続される。最後に、各々のボードのエッジ・コ
ネクタ・データ・ピンＤ０₁ 乃至Ｄ０₁₅が夫々ＬＥＤ₁
乃至ＬＥＤ₁₅と記した対応するＬＥＤに電気的に接続さ
れる。これらのＬＥＤはバーンイン・ボード４６に設け
られている。更に詳しく言うと、好ましい実施例では、
これらのＬＥＤは、エッジ・コネクタ・データ・ピンＤ
０₁ 乃至Ｄ０₁₅とはバーンイン・ボード４６の反対側の
縁に設けられていて、加熱オーブン室内の窓を介してＬ
ＥＤが更に見やすくなるようにする。図４を簡単にする
為に、ボード４６の左側の縁のエッジ・コネクタがバー
ンイン・ボード４６の右側の縁近くのＬＥＤに電気的に
接続されるが、図面を簡単にする為に、ボードの長さに
わたる物理的な接続は示してないことに注意されたい。
しかし、当業者であれば、各々のデータ・ピンとバーン
イン・ボード４６の右側の縁の近くに設けられた対応す
るＬＥＤとの間の接続をする為に、何らかの電気バス等
が設けられることは明らかであろう。

【００２７】次に図５について具体的に説明すると、ド
ライバ・ボード４７の信号との対応関係並びに／又はそ
れらの信号の接続を示す為に、図４のバーンイン・ボー
ド４６の各々の信号も示されている。次にドライバ・ボ
ード４７について説明すると、これは、バーンイン・ボ
ード４６のＣＬＫエッジ・コネクタにクロック信号を供
給する前述のクロック発生器５０を含む。クロック発生
器５０からのクロック信号は、カウンタ５２の入力にも
接続される。このカウンタの出力が比較器５４の入力に
接続される。比較器５４は、ボード４６上のリセット及
びＩＮＩＴエッジ・コネクタに制御信号を供給し、この
ボードでこれらのコネクタがＭＰ₁ 乃至ＭＰ₁₅の各々の
リセット及びＩＮＩＴピンに接続される。比較器５４か
らのリセット信号は比較器５６のリセット入力にも接続
される。比較器５６はクロック発生器５０からのクロッ
ク信号によってクロック動作をすると共に、図４のバー
ンイン・ボード４６上にあるマイクロプロセッサの各々
のＤ０ピンからの信号をも入力として受取る。比較器５
６は、二つの出力をも持ち、これらの出力をドライバ・
ボード４７で使うことができるし、あるいはドライバ・
ボード４７の外部に接続する為のエッジ・コネクタに接
続することができる。何れにせよ、これらの２つの出力
は情報インターフェース信号（図５では「情報Ｉ／Ｆ」
と省略して記入してある）及び故障信号である。好まし
い実施例では、情報Ｉ／Ｆ信号が、これから説明するよ
うに、比較器５６の判定を記録する為のデータ記録コン
ピュータのような外部監視回路に結合される。好ましい
実施例では、故障信号はＬＥＤ又は可聴警報器のような
何らかの形式の可聴可視装置を駆動するように接続する
ことができ、こうして比較器５６がバーンイン・ボード
４６の故障を確認した時、この可聴可視装置を作動す
る。更に、ドライバ・ボード４７は外部リセット信号を
内部で発生するか、あるいは外部リセット信号を受取る
エッジ・コネクタを持っている。外部リセット信号がカ
ウンタ５２及び比較器５４に接続され、これから説明す
るように、これらの装置をリセットする。最後に、図面
に示してないが、ドライバ・ボード４７は、バーンイン
・ボード４６の故障を検出する別の診断回路をも含んで
いて良いことに注意されたい。

【００２８】バーンイン・ボード４６を使う試験方式は
変えることができ、これから更に述べるように、図２の
方法２８に全体的に従うものであって良い。何れにせ
よ、バーンイン・ボード４６は、通常の動作パラメータ
ではなく、バーンイン用パラメータを用いて、こういう
方式を実施することができるようにすることに注意され
たい。例えば、ＶＣＣの値に対する通常の動作範囲は製
造業者によって特定されていて、今日のマイクロプロセ
ッサでは、２．５乃至５ボルトの程度であろう。しか
し、バーンインの際、明細書の冒頭にも述べたように、
通常の動作範囲より大きいＶＣＣの値が用いられる。同
様に、周囲動作温度に対する通常の動作範囲も製造業者
によって特定されており、今日のマイクロプロセッサで
は０乃至７０℃程度であって良い。この場合も、バーン
インの際、このパラメータを大きくして、周囲温度がマ
イクロプロセッサに対する通常の動作範囲より高くなる
ようにすることができる。例えば、前にも述べたが、ボ
ード４６をオーブン又は同様な加熱環境内に配置して、
通常の動作範囲の温度より高い所望の周囲温度を達成す
ることができる。この他のパラメータも、通常の動作範
囲を超える極端な値に設定することができる。この為、
バーンイン・ボード４６の形式が決まると、通常の動作
状態でも、あるいはバーンイン用の状態の下でも、次に
述べる工程を実施することができる。

【００２９】以上述べたところから、バーンイン・ボー
ド４６を試験する為のドライバ・ボード４７の好ましい
動作は、次に述べる通りであるが、前に述べた方法２８
の詳しい説明を前提とする。試験方法は初めに外部リセ
ット信号を出して、図４に示す適当な回路をリセット
し、試験動作を開始する。このリセット信号に応答し
て、比較器５４がリセットを出し、その後取消し、これ
に対してＩＮＩＴは出たままになる。その後、ＭＰ₁ 乃
至ＭＰ₁₅の各々が同時にＢＩＳＴを開始し、従って、そ
れに対応するマイクロアドレスのＬＳＢが夫々対応する
Ｄ０データ・ピンに出力される。その為、この値がボー
ド４６にある対応するＤ０エッジ・コネクタに接続さ
れ、その後ドライバ・ボード４７上の比較器５６に接続
される。その結果、比較器５６は、入力のＬＳＢと、対
応するマイクロプロセッサに対する予想されるＬＳＢパ
ターンを示すテーブルからのＬＳＢとの前に述べた実時
間の比較を実施することができる。この点、比較器５６
がクロック発生器５０からのクロック信号によって同期
していて、入力ＬＳＢが、同じクロック・サイクルに対
応するパターンからのＬＳＢと正しく比較されることに
注意されたい。この動作では、試験及び結果解析は種々
の形で達成することができることに注意されたい。例え
ば、比較器５６が実時間の比較を実施する時、比較結果
が情報Ｉ／Ｆ信号を通じて利用できる。従って、情報Ｉ
／Ｆ信号に接続されたコンピュータが、故障が検出され
た場合は、そのタイミングを含めて、こういう結果を記
録することができる。従って、この記録された情報をＢ
ＩＳＴの間に解析することができる。その代りに、ＢＩ
ＳＴの全ての動作の持続時間全体の間、バーンイン・ボ
ード４６を監視する代りに、ＢＩＳＴの全部の試験が完
了した後に、この記録された情報を解析することができ
る。結果の解析の別の例として、比較器５６は、ＭＰ₁
乃至ＭＰ₁₅の何れかに対してＢＩＳＴ故障が検出された
時、故障信号を出すことに注意されたい。従って、故障
信号に接続された任意の可聴可視装置が、この故障に応
答して作動され、こうして試験について追加の表示を発
生する。更に、相次ぐＢＩＳＴ動作の間、バーンイン・
ボード４６上の各々の対応するＬＥＤ₁ 乃至ＬＥＤ₁₅を
可視的に検査して、前に述べたのと同様に、ＢＩＳＴの
間の相次ぐクロック・サイクルの間、それが点滅するか
どうかを判定することができる。

【００３０】上に述べたような次第で、バーンイン・ボ
ード４６及びドライバ・ボード４７は、多数のマイクロ
プロセッサを一度に試験することができる構成を提供
し、前に述べたように、この試験はバーンイン用のパラ
メータ又は通常の動作用のパラメータの下で行うことが
できることに注意されたい。更に、一旦ＢＩＳＴが完了
した時、何回でも繰返すことができることに注意された
い。具体的に言うと、前に述べたように、クロック発生
器５０からのクロック信号はカウンタ５２の入力に接続
されていて、カウンタ５２の出力が比較器５４の入力に
接続されている。従って、比較器５４は、カウンタ５２
のカウント数を、ＢＩＳＴを完了するのに十分な時間を
表す値（例えばクロック１００万個のＢＩＳＴでは１０
０万というカウント）と比較することができる。一度こ
の値に達すると、比較器５４は、再びリセットを出し、
その後取消すと共に、ＩＮＩＴを出したままにすること
により、ＢＩＳＴを再開することができる。更に、比較
器５４がリセット信号を出した時、比較器５４は比較器
５６をもリセットして、前に述べたように、多数のＤ０
ピンから受取る入力をＬＳＢの予想されるパターンと比
較することをもう一度開始することができることに注意
されたい。この為、この過程は希望するだけ、何回でも
繰返すことができる。

【００３１】実施例を説明したので、当業者であれば、
こういう実施例によって得られる種々の利点並びに代案
が容易に理解されよう。例えば、ＢＩＳＴの間、１個の
出力ピンを監視して、ＢＩＳＴの進行を初めから終りま
で外部で評価することができる。即ち、従来時々行われ
ていたように、ＢＩＳＴの間、マイクロプロセッサの出
力ピンの全部又は多数を評価するという必要はない。別
の例として、外部評価は、予想されるビット・パターン
とのビット比較によっても良いし、あるいはＬＥＤのよ
うな可視表示によっても良い。更に別の例として、ＢＩ
ＳＴの間の故障は、ＢＩＳＴが完了すると予定されてい
る時よりも前に確認することができ、マイクロプロセッ
サの特定の不良個所を判定する為に、特定のマイクロ命
令まで追跡することができる。更に別の例として、ＢＩ
ＳＴのマイクロアドレスのＬＳＢを含むビット又はこの
ＬＳＢ以外のビットを見て、実際のＢＩＳＴマイクロ命
令パターンと予想されるＢＩＳＴマイクロ命令パターン
の間の相違を確認することができる。更に別の例とし
て、実施例は１つより多くのマイクロプロセッサを試験
する能力があることを示しており、実際に、同時に多数
の組のマイクロプロセッサを試験することができ、任意
の試験される装置の故障の１つ又は更に多くの実時間
の、試験後の表示装置とすることができる。更に別の例
として、上に述べた実施例は、色々な異なる形式のマイ
クロプロセッサに取入れることができる。上記並びにそ
の他の利点は、上に述べた種々の代案と同じく、この実
施例の融通性を実証するものである。従って、何れにし
ても、実施例を詳しく説明したが、特許請求の範囲によ
って定められたこの発明の範囲を逸脱することなく、以
上の説明に種々の置換、変更を加えることができる。

【００３２】以上の説明に関し、更に以下の項目を開示
する。 （１） クロック周期を持つクロック信号に応答して動
作するマイクロプロセッサに於て、前記プロセッサの診
断評価を実施する為のコードを記憶し、前記診断評価
が、最初のクロック周期に無故障動作のもとで生ずる最
初の評価、並びに最後のクロック周期に無故障動作のも
とで生ずる最後の評価を含む読取り可能なメモリと、前
記マイクロプロセッサの診断評価を実施する為のコード
をアドレスする為に、前記読取り可能なメモリに対する
一連のアドレスを出す回路と、外部からアクセス可能で
あって、前記マイクロプロセッサからの信号を供給する
導体と、前記診断評価の実施の際に前記導体上に診断信
号を出力する回路とを有し、前記最後のクロック周期の
前に前記診断信号が予定のパターンと相違することが、
前記最後のクロック周期より前の診断評価の故障を示
し、前記診断信号が前記読取り可能なメモリに対する前
記一連のアドレスの各々の一部分を含むマイクロプロセ
ッサ。 （２） 第１項記載のマイクロプロセッサに於て、前記
一連のアドレスの各々が複数個のビットを有し、前記一
連のアドレスの各々の一部分が前記一連のアドレスの各
々の最下位ビットで構成されるマイクロプロセッサ。 （３） 第２項記載のマイクロプロセッサに於て、前記
予定のパターンが一連の信号で構成されていて、前記一
連の信号の内の１つおきの信号が直前の信号の論理的な
補数であるマイクロプロセッサ。

【００３３】（４） 第１項記載のマイクロプロセッサ
に於て、外部付能信号を受取る入力を有し、前記診断評
価の実施の間に前記導体上に診断信号を出力する回路
が、前記外部付能信号に応答して、前記付能信号が第１
の状態にある時に前記導体に診断信号を出力すると共
に、前記付能信号が第２の状態にある時に、前記導体に
診断信号を出力しないマイクロプロセッサ。 （５） 第４項記載のマイクロプロセッサに於て、更
に、複数個のデータ導体を有し、前記複数個のデータ導
体の各々が前記マイクロプロセッサから外部にデータ信
号を供給する為にあり、前記複数個のデータ導体の内の
選ばれたデータ導体が、前記マイクロプロセッサから外
部に診断信号を供給する前記導体として接続され、前記
外部付能信号が第１の状態にある時、前記選ばれた導体
が前記診断信号を出力するように動作し得ると共に、前
記外部付能信号が第２の状態にある時に、前記選ばれた
導体が前記データ信号を出力するように動作し得るマイ
クロプロセッサ。 （６） 第１項記載のマイクロプロセッサに於て、前記
予定のパターンが一連の信号で構成されていて、前記一
連の信号の内の１つおきの信号が直前の信号の論理的な
補数であるマイクロプロセッサ。 （７） 第１項記載のマイクロプロセッサに於て、読取
り可能なメモリが固定メモリであり、前記コードがマイ
クロコードで構成されるマイクロプロセッサ。 （８） 第１項記載のマイクロプロセッサに於て、前記
外部からアクセス可能な導体が第１の外部からアクセス
可能な導体であり、更に、第２の外部からアクセス可能
な導体と、前記第２の外部からアクセス可能な導体から
付能信号を受取り、それに応答して、一連のアドレスを
出す前記回路に、前記最初の評価に対応する第１のアド
レスを出すことを開始させる回路とを有するマイクロプ
ロセッサ。

【００３４】（９） マイクロプロセッサの診断評価を
実施する為のマイクロコードを記憶する読取り可能なメ
モリと、マイクロプロセッサの診断評価を実施する為の
マイクロコードをアドレスする為に、前記読取り可能な
メモリに対する一連のアドレスを出す回路と、前記マイ
クロプロセッサから外部に信号を供給する導体と、前記
導体に対して、前記一連のアドレスの内の各々の一部分
を出力する回路とを有するマイクロプロセッサ。 （１０） 第９項記載のマイクロプロセッサに於て、前
記一連のアドレスの各々が複数個のビットで構成され、
前記一連のアドレスの各々の前記一部分が前記一連のア
ドレスの各々の最下位ビットで構成されるマイクロプロ
セッサ。 （１１） マイクロプロセッサ１０がクロック周期を持
つクロック信号（ＣＬＫ）に応答して動作する。マイク
ロプロセッサは読取り可能なメモリ１６を持ち、この読
取り可能なメモリが、マイクロプロセッサの診断評価を
実施する為のコード（ＢＩＳＴ）を記憶する。診断評価
は、最初のクロック周期における無故障動作のもとで生
ずる最初の評価、及び最後のクロック周期で無故障動作
のもとで生ずる最後の評価を含む。更にマイクロプロセ
ッサが、マイクロプロセッサの診断評価を実施する為の
コードをアドレスする為に、読取り可能なメモリに対し
て一連のアドレスを発する回路１４を含む。更にマイク
ロプロセッサは、外部からアクセス可能であって、マイ
クロプロセッサからの信号を供給する導体Ｄ０を含む。
最後に、マイクロプロセッサが、診断評価の実施中、外
部からアクセス可能な導体に診断信号を出力する回路１
２を含む。外部からアクセス可能な導体があるので、最
後のクロック周期より前の診断信号の予定のパターンか
らの相違が、最後のクロック周期より前の診断評価の故
障を示す。

【図面の簡単な説明】

【図１】自己診断コード、及びこの自己診断コードの実
績を表す外部からアクセス可能な出力を記憶する読取り
可能なメモリを持つマイクロプロセッサのブロック図。

【図２】予想されるＢＩＳＴマイクロアドレスの対応す
るパターンからの最下位ビットの予想パターン・シーケ
ンスを示す図。

【図３】図１に示すようなマイクロプロセッサを試験す
る方法のフローチャート。

【図４】図１のマイクロプロセッサと同じように構成さ
れたマイクロプロセッサの群を持つバーンイン・ボード
のブロック図。

【図５】図４のバーンイン・ボードとの間で信号をやり
取りするドライバ・ボードのブロック図。

【符号の説明】

１２ ＢＩＳＴ制御回路 １４ マイクロシーケンサ １６ マイクロプログラム・メモリ Ｄ０ 外部からアクセス可能な導体

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ドナルド イー．ステイス アメリカ合衆国 テキサス州リチャードソ ン，クレストオーバー ドライブ 328

Claims (1)

【特許請求の範囲】
1. 【請求項１】 クロック周期を持つクロック信号に応答
   して動作するマイクロプロセッサに於て、 前記プロセッサの診断評価を実施する為のコードを記憶
   し、前記診断評価が、最初のクロック周期に無故障動作
   のもとで生ずる最初の評価、並びに最後のクロック周期
   に無故障動作のもとで生ずる最後の評価を含む読取り可
   能なメモリと、 前記マイクロプロセッサの診断評価を実施する為のコー
   ドをアドレスする為に、前記読取り可能なメモリに対す
   る一連のアドレスを出す回路と、 外部からアクセス可能であって、前記マイクロプロセッ
   サからの信号を供給する導体と、 前記診断評価の実施の際に前記導体上に診断信号を出力
   する回路とを有し、前記最後のクロック周期の前に前記
   診断信号が予定のパターンと相違することが、前記最後
   のクロック周期より前の診断評価の故障を示し、 前記診断信号が前記読取り可能なメモリに対する前記一
   連のアドレスの各々の一部分を含むマイクロプロセッ
   サ。