KR20230140710A - 반도체 칩 진단 시스템 및 그 방법 - Google Patents

반도체 칩 진단 시스템 및 그 방법 Download PDF

Info

Publication number
KR20230140710A
KR20230140710A KR1020220039296A KR20220039296A KR20230140710A KR 20230140710 A KR20230140710 A KR 20230140710A KR 1020220039296 A KR1020220039296 A KR 1020220039296A KR 20220039296 A KR20220039296 A KR 20220039296A KR 20230140710 A KR20230140710 A KR 20230140710A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
chip
program
scanner
semiconductor
Prior art date
Application number
KR1020220039296A
Other languages
English (en)
Inventor
이상창
Original Assignee
이상창
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이상창 filed Critical 이상창
Priority to KR1020220039296A priority Critical patent/KR20230140710A/ko
Publication of KR20230140710A publication Critical patent/KR20230140710A/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318516—Test of programmable logic devices [PLDs]
    • G01R31/318519—Test of field programmable gate arrays [FPGA]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318307—Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318314—Tools, e.g. program interfaces, test suite, test bench, simulation hardware, test compiler, test program languages
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

본 발명은 반도체 칩의 정상 작동 여부를 확인하기 위한 반도체 칩 진단 시스템 및 이를 이용하는 반도체 진단 방법에 관한 것으로, 더욱 상세하게는, 본 발명에 따른 반도체 칩 진단 시스템은, 반도체 칩 진단 시스템에 있어서, 반도체 칩이 탑재되는 칩 스캐너, 및 상기 칩 스캐너와 연동되어 상기 칩 스캐너에 탑재되는 반도체 칩에 시험용 전용프로그램을 기록하고, 상기 시험용 전용프로그램을 통해 탑재된 반도체 칩의 정상 작동 여부를 판단하는 제어 단말기를 포함한다.

Description

반도체 칩 진단 시스템 및 그 방법 {System for Semiconductor chip diagnostic and method thereof}
본 발명은 반도체 칩 진단 시스템 및 그 방법에 관한 것으로서, 더욱 상세하게는 반도체 칩의 정상 작동 여부를 확인하기 위한 반도체 칩 진단 시스템 및 이를 이용하는 반도체 진단 방법에 관한 것이다.
반도체 패키지들은 완성 후, 다양한 테스트 공정들을 거치면서 정상 제품과 불량 제품으로 분류되며, 이를 통해 제품의 신뢰성이 유지된다.
이러한 테스트 공정들 중 반도체 패키지의 초기 불량 검사를 번인 테스트(Burn-in Test)라 한다. 번인 테스트는 반도체 패키지를 테스트 소켓에 실장하여 테스트 기판 상에 장착되어 수행될 수 있다.
또한, 반도체 공정 중 출하 전에 마지막으로 제품의 전기적 특성을 검사하는 테스트를 수행한 후 정상 제품들을 출하한다.
최근, 반도체 수급의 차질과 원자재 가격 상승 등의 영향으로 반도체 패키지의 가격이 급등하였고, 이에 따라 반도체와 같은 중간재 수입 비중이 높은 국내 기업들은 중국 등을 비롯하여 비교적 반도체 가격이 저렴한 곳에서 수입하여 사용하고 있다.
그러나, 이러한 제품들은 상기와 같은 테스트를 거쳐 출하되더라도 불량 제품이 빈번하게 발생하는 문제점이 있었다.
따라서, 자체적으로 수입한 반도체 패키지의 정상 작동 여부를 확인할 수 있는 방안이 요구되고 있다.
대한민국 등록특허 제10-2029400호 (2019.09.30.)
본 발명의 목적은 상술한 바와 같은 문제점을 해결하기 위한 것으로, 반도체 칩의 불량 여부를 검출할 수 있는 반도체 칩 진단 시스템 및 그 방법을 제공하는 것이다.
또한, 반도체 칩의 정상 작동이 확인되는 제품에 대하여 기정의된 작동프로그램을 정상 작동 여부를 판단하고 즉시 이식 가능하도록 하는 반도체 칩 진단 시스템 및 그 방법을 제공하는 것이다.
본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 본 발명의 기술분야에서 통상의 지식을 지닌 자에게 명확하게 이해될 수 있을 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 반도체 칩 진단 시스템은, 반도체 칩 진단 시스템에 있어서, 반도체 칩이 탑재되는 칩 스캐너, 및 상기 칩 스캐너와 연동되어 상기 칩 스캐너에 탑재되는 반도체 칩에 시험용 전용프로그램을 기록하고 상기 시험용 전용프로그램을 통해 탑재된 반도체 칩의 정상 작동 여부를 판단하는 제어 단말기를 포함한다.
또한, 상기 칩 스캐너는 하우징과, 상기 하우징 외형상에 배치되어 반도체 칩이 탑재되는 탑재 모듈과, 상기 하우징 내부에 배치되고, 상기 탑재 모듈에 탑재되는 반도체 칩과 전기적으로 연결되어 반도체 칩에 프로그래밍을 가능하게 하는 FPGA(Field Programmable Gate Array) 모듈을 포함하는 것을 특징으로 한다.
또한, 상기 제어 단말기는 상기 칩 스캐너에 탑재되는 반도체 칩에 시험용 전용프로그램을 기록하는 프로그램 기록부와, 시험용 전용프로그램이 기록된 반도체 칩의 복수 개의 신호 입출력(I/O)에 클럭 신호 입출력을 통해 반도체 칩이 정상적으로 작동하는지 작동 여부를 판단하는 반도체 칩 시험부와, 탑재된 반도체 칩의 정상 작동 여부를 포함하는 시험 결과를 시각적으로 제공해주는 결과 제공부를 포함하는 것을 특징으로 한다.
또한, 상기 제어 단말기는 시험하고자 하는 반도체 칩 타겟을 설정하는 타겟 설정부와, 상기 칩 스캐너에 탑재되는 반도체 칩의 고유번호를 부여하는 고유번호 부여부를 더 포함하는 것을 특징으로 한다.
또한, 상기 결과 제공부는 상기 반도체 칩 시험부를 통해 시험한 반도체 칩의 작동 여부가 비정상적일 경우, 비정상적으로 작동하는 원인에 대하여 시각적으로 표시해주는 것을 특징으로 한다.
또한, 상기 제어 단말기는 상기 반도체 칩 시험부를 통해 판단한 결과가 정상적으로 작동하는 반도체 칩에 상기 프로그램 기록부를 통해 기정의된 작동프로그램을 기록할 수 있는 것을 특징으로 한다.
한편, 본 발명의 다른 관점에 따른 반도체 칩 진단 방법은, 반도체 칩 진단 시스템을 이용하는 반도체 칩 진단 방법에 있어서,칩 스캐너에 진단하고자 하는 반도체 칩을 탑재하는 반도체 칩 탑재단계, 상기 칩 스캐너에 탑재된 반도체 칩에 시험용 전용프로그램을 기록하는 프로그램 기록단계, 시험용 전용프로그램이 기록된 반도체 칩의 복수 개의 신호 입출력(I/O)에 클럭 신호 입출력을 통해 반도체 칩이 정상적으로 작동하는지 작동 여부를 판단하는 반도체 칩 시험단계, 및 탑재된 반도체 칩의 정상 작동 여부를 포함하는 시험 결과를 시각적으로 제공해주는 결과 제공단계를 포함한다.
또한, 상기 반도체 칩 탑재단계 이후에, 상기 칩 스캐너에 탑재된 반도체 칩의 고유번호를 부여하는 고유번호 부여단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 프로그램 기록단계 이전에, 시험하고자 하는 반도체 칩 타겟을 설정하는 타겟 설정단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 결과 제공단계는, 상기 반도체 칩 시험단계를 통해 시험한 반도체 칩의 작동 여부가 비정상적일 경우, 비정상적으로 작동하는 원인에 대하여 시각적으로 표시해주는 것을 특징으로 한다.
또한, 상기 결과 제공단계 이후에, 상기 반도체 칩 시험단계를 통해 판단한 결과가 정상적으로 작동하는 반도체 칩에 기정의된 작동프로그램을 기록하는 작동프로그램 선이식단계를 더 포함하는 것을 특징으로 한다.
본 발명에 따른 반도체 칩 진단 시스템 및 그 방법은 반도체 칩의 정상 작동 여부를 시험을 통해 직관적으로 확인 가능하도록 함으로써, 제품에 대한 신뢰성을 향상할 수 있는 효과가 있다.
또한, 본 발명에 따른 반도체 칩 진단 시스템 및 그 방법은 정상 작동 여부 시험을 통해 정상적으로 작동하는 반도체 칩에 대해 기정의된 작동프로그램을 즉시 이식할 수 있도록 하여 해당 반도체 칩을 이용하여 제품을 제조하는 공정에 있어서, 공정 시간을 감소시킬 수 있는 효과가 있다.
도 1은 본 발명에 따른 반도체 칩 진단 시스템을 나타낸 구성도이다.
도 2는 본 발명에 따른 반도체 칩 진단 시스템을 구성하는 제어 단말기의 구성을 나타낸 블록도이다.
도 3의 도 2의 반도체 칩 시험부를 설명하기 위하는 예시도이다.
도 4는 본 발명에 따른 반도체 칩 진단 방법의 전체적인 흐름을 나타낸 순서도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
아래 첨부된 도면을 참조하여 본 발명의 실시를 위한 구체적인 내용을 상세히 설명한다. 도면에 관계없이 동일한 부재번호는 동일한 구성요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며, 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 1은 본 발명에 따른 반도체 칩 진단 시스템을 나타낸 구성도이다.
도 1을 참조하면, 본 발명에 따른 반도체 칩 집단 시스템은, 크게, 칩 스캐너(100)와 제어 단말기(200)를 포함한다.
먼저, 칩 스캐너(100)는 반도체 소자를 테스트하기 위한 소켓 어댑터로서, 하우징(110), 탑재 모듈(120) 및 FPGA(Field Programmable Gate Array) 모듈(130)을 포함한다.
상기 탑재 모듈(120)은 반도체 칩이 탑재할 수 있도록 소정의 공간이 형성되는 탑재부를 포함한다.
상기 탑재 모듈(120)은 바람직하게는, 상기 하우징(110)의 상단에 배치되어 반도체 칩 진단에 있어서 탈부착이 용이하도록 이루어질 수 있다.
또한, 상기 하우징(110) 및 상기 탑재 모듈(120)은 정상 작동 여부를 진단하고자 하는 반도체 칩의 사양 또는 그 크기에 따라서 다양한 형상으로 변경되어 구성될 수 있다.
상기 FPGA 모듈(130)은 상기 하우징(110) 내부에 배치되고, 상기 FPGA 모듈(130)은 설계 가능 논리 소자와 프로그래밍이 가능한 내부 회로를 포함하여, 상기 탑재 모듈(120)에 탑재되는 반도체 칩과 전기적으로 연결되어 탑재되는 반도체 칩에 프로그래밍을 가능하게 한다.
상기 탑재 모듈(120)과 상기 FPGA 모듈(130)은 시리얼(Serial) 통신과 제이택(Joint Test Action Group, JTAG)으로 연결되어 출력 데이터를 전송하거나 입력데이터를 수신하도록 구성된다.
다음, 제어 단말기(200)는 상기 칩 스캐너와 연동되어 상기 칩 스캐너에 탑재되는 반도체 칩에 시험용 전용프로그램을 기록하고, 상기 시험용 전용프로그램을 통해 탑재된 반도체 칩의 정상 작동 여부를 판단하기 위한 수단으로 이용된다.
상기 제어 단말기(200)는 적어도 하나의 프로세서를 포함하는 모든 종류의 하드웨어 장치를 의미하는 것이고, 실시예에 따라 해당 하드웨어 장치에서 동작하는 소프트웨어적 구성도 포괄하는 의미로서 이해될 수 있다. 예를 들어, 단말기는 스마트폰, 태블릿 PC, 데스크톱, 노트북 및 각 장치에서 구동되는 사용자 클라이언트 및 애플리케이션을 모두 포함하는 의미로서 이해될 수 있으며, 또한 이에 제한되는 것은 아니다.
예컨대, 상기 제어 단말기(200)는 데스크톱(Desktop)과 같은 컴퓨터를 의미할 수 있으며, 컴퓨터에서 상기와 같은 제어를 동작하기 위한 GUI(Graphical User Interface)로 이루어지는 전용 소프트웨어를 의미할 수 있다.
상기 제어 단말기(200)는 상기 칩 스캐너(100)와 시리얼(Serial) 통신과 제이택(Joint Test Action Group, JTAG)으로 연결되어 출력 데이터를 전송하거나 입력데이터를 수신하도록 구성되며, 보다 상세하게는, 상기 FPGA 모듈(130)과 시리얼(Serial) 통신과 제이택(Joint Test Action Group, JTAG)으로 연결되어, 상기 칩 스캐너(100)에 탑재되는 반도체 칩으로 출력 데이터를 전송하거나 입력데이터를 수신한다.
도 2는 본 발명에 따른 반도체 칩 진단 시스템을 구성하는 제어 단말기의 구성을 나타낸 블록도이다.
도 2를 더 참조하여, 상기 제어 단말기(200)에 대하여 보다 구체적으로 설명하자면, 상기 제어 단말기(200)는 타겟 설정부(210), 고유번호 부여부(220), 프로그램 기록부(230), 반도체 칩 시험부(240) 및 결과 제공부(250)를 포함한다.
상기 타겟 설정부(210)는 시험하고자 하는 반도체 칩 타겟을 설정하는 역할을 한다.
상기 타겟 설정부(210)는 상기 칩 스캐너(100)에 탑재되는 반도체 칩의 사양에 따라 시험하고자 하는 대상 타겟을 설정한다. 이는 반도체 칩은 소재 및 형태에 따라서 종류가 다양하며, 핀(pin) 또는 볼(ball)의 개수나 간격이 다르기 때문에 이에 적합하게 시험을 진행하고자 타겟을 설정해야 한다.
상기 고유번호 부여부(220)는 상기 칩 스캐너(100)에 탑재되는 반도체 칩의 고유번호를 부여하는 역할을 한다.
한 번에 같은 모델(동일한 형태)의 반도체 칩을 반복적으로 시험하고자 할 때 고유번호를 부여하는 것은 필수적으로, 일반적으로 순차적으로 고유번호를 부여하며 고유번호에 따라 작동 여부 및 불량 원인을 포함하는 관리를 용이하도록 하기 위함이다.
상기 프로그램 기록부(230)는 상기 칩 스캐너(100)에 탑재되는 반도체 칩에 시험용 전용프로그램을 기록하는 역할을 한다. 이는 반도체 칩에 시험용 전용프로그램이 다운로드되는 것을 의미할 수 있다.
상기 프로그램 기록부(230)는 제어 단말기(200)이 제이택(JTAG)으로 상기 칩 스캐너(100)와 연결됨으로써 반도체 칩에 시험용 전용프로그램을 다운로드하는 것이 가능하다.
또한, 상기 프로그램 기록부(230)는 상기 타겟 설정부(210)를 통해 설정한 타겟에 대한 시험용 전용프로그램을 기록하도록 구성될 수 있다.
상기 반도체 칩 시험부(240)는 시험용 전용프로그램이 기록된 반도체 칩의 복수 개의 신호 입출력(I/O)에 클럭 신호 입출력을 통해 반도체 칩이 정상적으로 작동하는지 작동 여부를 판단하는 역할을 한다.
도 3의 도 2의 반도체 칩 시험부를 설명하기 위하는 예시도이다.
도 3을 참조하여, 상기 반도체 칩이 정상적으로 작동하는 작동 여부를 판단하는지에 대하여 좀 더 구체적으로 설명하자면, 예컨대, 탑재된 반도체 칩(MCU 칩)의 반도체 소자(pin 또는 ball)에 입력(input)을 High(H) 값을 넣으면 출력이 High(H) 값이 나오는지 확인함으로써 정상적인 작동 여부를 판단할 수 있다. 또한, 반도체 소자간에 바이패스(Bypass)가 잘 이루어지는지 등을 확인함으로써 정상 작동 여부를 판단할 수 있다.
이는, 상기 제어 단말기(200)와 칩 스캐너(100)간의 시리얼 통신을 통해 입력 데이터(예: High)를 전송하거나 출력 데이터(예: High 입력 시 High 출력)를 수신하여 확인할 수 있다.
상기 결과 제공부(250)는 탑재된 반도체 칩의 정상 작동 여부를 포함하는 시험 결과를 시각적으로 제공해주는 역할을 한다.
상기 결과 제공부(250)는 상기 반도체 칩 시험부(240)를 통해 시험한 반도체 칩의 작동 여부가 비정상적일 경우, 비정상적으로 작동하는 원인에 대하여 시각적으로 표시해주도록 구성될 수 있다.
예컨대, 도 3을 참조하면, 도시된 바와 같이 5번째 소자에서 입력을 High로 주었지만, 출력을 Low로 하는 경우와 같은 오류가 발생 시, 해당 반도체 칩은 5번째 소자가 불량이라는 정보와 더불어, 도 3과 같이 그래픽화하여 사용자가 직관적으로 알아볼 수 있도록 표시될 수 있다.
한편, 상기 제어 단말기(200)는 상기 반도체 칩 시험부(240)를 통해 판단한 결과가 정상적으로 작동하는 반도체 칩에 상기 프로그램 기록부(230)를 통해 기정의된 작동프로그램을 기록할 수 있도록 구성될 수 있다.
예컨대, 세탁기에 들어가야 할 반도체 칩인 경우, 세탁, 헹굼, 탈수 등을 포함하는 다양한 동작에 대하여 프로그래밍이 된 기정의된 작동프로그램을 반도체 칩에 선이식 가능하도록 하여, 진단이 끝난 반도체 칩을 즉시 세탁기 내에 설치할 수 있는 상태로 작업하는 것을 의미한다.
이에 따라, 반도체 칩의 정상 작동 여부 판단뿐만 아니라, 반도체 칩 사용처에 있어서 미리 공정 준비를 마칠 수 있도록 하여, 제조 공정의 단축 시간을 절감할 수 있는 효과를 가져올 수 있다.
하기에서는, 본 발명의 다른 관점에 따른 반도체 칩 진단 방법에 대하여 설명하도록 한다.
도 4는 본 발명에 따른 반도체 칩 진단 방법의 전체적인 흐름을 나타낸 순서도이다.
도 4를 참조하면, 본 발명에 따른 반도체 칩 진단 방법은, 상술한 바와 같은 구성을 가지는 반도체 칩 진단 시스템을 이용하는 반도체 칩 진단 방법에 있어서, 먼저, 칩 스캐너(100)에 진단하고자 하는 반도체 칩을 탑재하는 반도체 칩 탑재단계(S10)를 수행한다.
상기 반도체 칩 탑재단계(S10) 이전 또는 이후에, 시험하고자 하는 반도체 칩 타겟을 설정하는 타겟 설정단계를 수행할 수 있다.
이에 더불어, 상기 타겟 설정단계를 수행 후, 상기 칩 스캐너(100)에 탑재된 반도체 칩의 고유번호를 부여하는 고유번호 부여단계를 수행할 수 있다.
다음, 상기 칩 스캐너(100)에 탑재된 반도체 칩에 시험용 전용프로그램을 기록하는 프로그램 기록단계(S20)를 수행한다. 이는 반도체 칩에 시험용 전용프로그램이 다운로드되는 것을 의미할 수 있다.
상기 프로그램 기록단계(S20)는 상기 타겟 설정단계를 통해 설정한 타겟에 대한 시험용 전용프로그램을 기록하도록 수행되는 것이 바람직하다.
다음, 시험용 전용프로그램이 기록된 반도체 칩의 복수 개의 신호 입출력(I/O)에 클럭 신호 입출력을 통해 반도체 칩이 정상적으로 작동하는지 작동 여부를 판단하는 반도체 칩 시험단계(S30)를 수행한다.
상기 반도체 칩 시험단계(S30)는 예컨대, 탑재된 반도체 칩(MCU 칩)의 반도체 소자(pin 또는 ball)에 입력(input)을 High(H) 값을 넣으면 출력이 High(H) 값이 나오는지 확인함으로써, 정상 작동 여부를 판단할 수 있도록 수행한다.
또한, 상기 반도체 칩 시험단계(S30)는 반도체 소자간에 바이패스(Bypass)가 잘 이루어지는지 등의 확인을 통해 정상 작동 여부를 판단하도록 수행될 수 있다.
다음, 탑재된 반도체 칩의 정상 작동 여부를 포함하는 시험 결과를 시각적으로 제공해주는 결과 제공단계(S40)를 수행한다.
상기 결과 제공단계(S40)는 상기 시험 결과가 상기 시험한 반도체 칩의 작동 여부가 비정상적일 경우, 비정상적으로 작동하는 원인에 대하여 시각적으로 표시하도록 수행될 수 있다.
다음, 상기 결과 제공단계(S40) 이후에, 상기 시험 결과가 정상적으로 작동하는 반도체 칩에 기정의된 작동프로그램을 기록하는 작동프로그램 선이식단계(S50)를 수행한다.
이상과 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해되어야 한다.
100: 칩 스캐너
110: 하우징
120: 탑재 모듈
130: FPGA 모듈
200: 제어 단말기
210: 타겟 설정부
220: 고유번호 부여부
230: 프로그램 기록부
240: 반도체 칩 시험부
250: 결과 제공부
C: 반도체 칩

Claims (11)

  1. 반도체 칩 진단 시스템에 있어서,
    반도체 칩이 탑재되는 칩 스캐너; 및
    상기 칩 스캐너와 연동되어 상기 칩 스캐너에 탑재되는 반도체 칩에 시험용 전용프로그램을 기록하고, 상기 시험용 전용프로그램을 통해 탑재된 반도체 칩의 정상 작동 여부를 판단하는 제어 단말기;를 포함하는 반도체 칩 진단 시스템.
  2. 제1항에 있어서,
    상기 칩 스캐너는,
    하우징과,
    상기 하우징 외형상에 배치되어 반도체 칩이 탑재되는 탑재 모듈과,
    상기 하우징 내부에 배치되고, 상기 탑재 모듈에 탑재되는 반도체 칩과 전기적으로 연결되어 반도체 칩에 프로그래밍을 가능하게 하는 FPGA(Field Programmable Gate Array) 모듈을 포함하는 것을 특징으로 하는 반도체 칩 진단 시스템.
  3. 제1항에 있어서,
    상기 제어 단말기는,
    상기 칩 스캐너에 탑재되는 반도체 칩에 시험용 전용프로그램을 기록하는 프로그램 기록부와,
    시험용 전용프로그램이 기록된 반도체 칩의 복수 개의 신호 입출력(I/O)에 클럭 신호 입출력을 통해 반도체 칩이 정상적으로 작동하는지 작동 여부를 판단하는 반도체 칩 시험부와,
    탑재된 반도체 칩의 정상 작동 여부를 포함하는 시험 결과를 시각적으로 제공해주는 결과 제공부를 포함하는 것을 특징으로 하는 반도체 칩 진단 시스템.
  4. 제3항에 있어서,
    상기 제어 단말기는,
    시험하고자 하는 반도체 칩 타겟을 설정하는 타겟 설정부와,
    상기 칩 스캐너에 탑재되는 반도체 칩의 고유번호를 부여하는 고유번호 부여부를 더 포함하는 것을 특징으로 하는 반도체 칩 진단 시스템.
  5. 제3항에 있어서,
    상기 결과 제공부는,
    상기 반도체 칩 시험부를 통해 시험한 반도체 칩의 작동 여부가 비정상적일 경우, 비정상적으로 작동하는 원인에 대하여 시각적으로 표시해주는 것을 특징으로 하는 반도체 칩 진단 시스템.
  6. 제3항에 있어서,
    상기 제어 단말기는,
    상기 반도체 칩 시험부를 통해 판단한 결과가 정상적으로 작동하는 반도체 칩에 상기 프로그램 기록부를 통해 기정의된 작동프로그램을 기록할 수 있는 것을 특징으로 하는 반도체 칩 진단 시스템.
  7. 반도체 칩 진단 시스템을 이용하는 반도체 칩 진단 방법에 있어서,
    칩 스캐너에 진단하고자 하는 반도체 칩을 탑재하는 반도체 칩 탑재단계;
    상기 칩 스캐너에 탑재된 반도체 칩에 시험용 전용프로그램을 기록하는 프로그램 기록단계;
    시험용 전용프로그램이 기록된 반도체 칩의 복수 개의 신호 입출력(I/O)에 클럭 신호 입출력을 통해 반도체 칩이 정상적으로 작동하는지 작동 여부를 판단하는 반도체 칩 시험단계; 및
    탑재된 반도체 칩의 정상 작동 여부를 포함하는 시험 결과를 시각적으로 제공해주는 결과 제공단계;를 포함하는 반도체 칩 진단 방법.
  8. 제7항에 있어서,
    상기 반도체 칩 탑재단계 이후에,
    상기 칩 스캐너에 탑재된 반도체 칩의 고유번호를 부여하는 고유번호 부여단계를 더 포함하는 것을 특징으로 하는 반도체 칩 진단 방법.
  9. 제7항에 있어서,
    상기 프로그램 기록단계 이전에,
    시험하고자 하는 반도체 칩 타겟을 설정하는 타겟 설정단계를 더 포함하는 것을 특징으로 하는 반도체 칩 진단 방법.
  10. 제7항에 있어서,
    상기 결과 제공단계는,
    상기 반도체 칩 시험단계를 통해 시험한 반도체 칩의 작동 여부가 비정상적일 경우, 비정상적으로 작동하는 원인에 대하여 시각적으로 표시해주는 것을 특징으로 하는 반도체 칩 진단 방법.
  11. 제7항에 있어서,
    상기 결과 제공단계 이후에,
    상기 반도체 칩 시험단계를 통해 판단한 결과가 정상적으로 작동하는 반도체 칩에 기정의된 작동프로그램을 기록하는 작동프로그램 선이식단계를 더 포함하는 것을 특징으로 하는 반도체 칩 진단 방법.
KR1020220039296A 2022-03-30 2022-03-30 반도체 칩 진단 시스템 및 그 방법 KR20230140710A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220039296A KR20230140710A (ko) 2022-03-30 2022-03-30 반도체 칩 진단 시스템 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220039296A KR20230140710A (ko) 2022-03-30 2022-03-30 반도체 칩 진단 시스템 및 그 방법

Publications (1)

Publication Number Publication Date
KR20230140710A true KR20230140710A (ko) 2023-10-10

Family

ID=88292624

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220039296A KR20230140710A (ko) 2022-03-30 2022-03-30 반도체 칩 진단 시스템 및 그 방법

Country Status (1)

Country Link
KR (1) KR20230140710A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102029400B1 (ko) 2018-04-27 2019-10-07 주식회사 마이크로컨텍솔루션 반도체 칩 테스트 소켓

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102029400B1 (ko) 2018-04-27 2019-10-07 주식회사 마이크로컨텍솔루션 반도체 칩 테스트 소켓

Similar Documents

Publication Publication Date Title
US9121892B2 (en) Semiconductor circuit and methodology for in-system scan testing
US6873927B2 (en) Control method of an automatic integrated circuit full testing system
JP7105977B2 (ja) 検査システム、ならびに検査システムの故障解析・予知方法
TWI744511B (zh) 檢查系統、晶圓圖顯示器、晶圓圖顯示方法及電腦程式
US7870429B2 (en) Control apparatus
US20020199142A1 (en) Semiconductor programming and testing method and apparatus
JP2018170418A5 (ko)
WO2007113968A1 (ja) 半導体集積回路の検査方法および情報記録媒体
US10684930B2 (en) Functional testing of high-speed serial links
KR20230140710A (ko) 반도체 칩 진단 시스템 및 그 방법
JP2007147363A (ja) 部品実装確認機能を備えた電子装置及び部品実装確認方法
CN116225802A (zh) 一种故障测试方法、装置及计算设备
JPH1138085A (ja) テスタの動作誤謬検査方法
US11493549B2 (en) System and method for performing loopback test on PCIe interface
US20070113124A1 (en) Method of testing integrated circuit and apparatus therefor
CN110907857B (zh) 一种基于fpga的连接器自动检测方法
US10983163B1 (en) Function verification system for boundary scan test controller and method thereof
US10996270B1 (en) System and method for multiple device diagnostics and failure grouping
CN113257333A (zh) 一种ddr芯片测试装置和方法
Ng et al. Improving efficiency of IC burn-In testing
CN107656194A (zh) 一种智慧型数字集成电路故障检测系统
US11639960B2 (en) Integrated circuit spike check apparatus and method
CN113535490A (zh) 侦错装置及其操作方法
TWI245914B (en) System and method for testing a PCB
Kirkland et al. Recurrent TPS development issues or ascertaining the excellence of an automated unit test