-
Ein
Schaltungstest kann allgemein in zwei Klassen eingeteilt werden:
funktional und strukturell. Bei einem Funktionstest 1) emuliert
ein Testingenieur und/oder eine Software die Stimuli und Antworten, die
eine Schaltung an den Eingängen
und Ausgängen
derselben während
einer normalen Verwendung empfangen/erzeugen könnte, 2) legt die Stimuli an die
Eingänge
der Schaltung an, 3) erfasst Antworten auf die Stimuli an den Ausgängen der
Schaltung und 4) vergleicht die erfassten Antworten mit den erwarteten
Antworten. Bei einem Strukturtest hat eine beabsichtigte Funktion
einer Schaltung wenig oder keinen Einfluss auf die Erzeugung von
Schaltungstests. Vielmehr wird eine Schaltung mit einer Mehrzahl
von Speicherungselementen versehen, die verbunden sind, um eine
Abtastkette um einen logischen Kombinations-„Kern" herum zu bilden. Ein Schaltungstestmuster
wird dann in die Speicherungselemente verschoben; das Muster wird
in den logischen Kern eingekoppelt; und eine Antwort auf das Testmuster
wird dann über
die Elemente der Abtastkette erfasst. Die erfasste Antwort wird
dann aus den Speicherungselementen heraus verschoben und mit einer
erwarteten Antwort verglichen. Durch ein Prüfen des logischen Kerns unter
Verwendung einer Vielfalt von Testmustern kann man ableiten, dass
die Struktur des logischen Kerns vorhanden und geeignet verbunden
ist. Falls die Struktur des logischen Kerns vorhanden und geeignet
verbunden ist, kann man dann ableiten, dass derselbe wie entworfen
arbeiten sollte. Ein Strukturtest ist deshalb dahingehend vorteilhaft,
dass man eine Funktion einer Schaltung weder emulieren noch verstehen
muss, sondern lediglich die Logik derselben prüfen muss.
-
Eine
Schaltung, die für
einen Strukturtest entworfen ist, weist typischerweise „Entwurf-für-Test"-Strukturen (DFT-Strukturen; DFT =
design-for-test) auf. In einem einfachen Fall können DFT-Strukturen lediglich
eine Mehrzahl von Speicherungselementen aufweisen, die verbunden
sind, um eine Abtastkette zu bilden. In komplexeren Fällen können DFT-Strukturen Speicherungselemente
aufweisen, die in mehreren Abtastketten verbunden sind; oder DFT-Strukturen
können
eine eingebaute Selbsttest-Hardware (BIST-Hardware; BIST = built-in self-test)
aufweisen, die 1) Abtastmuster innerhalb eines Testobjekts erzeugt
und 2) optional Antworten auf Abtastmuster sammelt und dieselben
in eine oder mehrere Ausgangssignaturen komprimiert.
-
Es
ist die Aufgabe der vorliegenden Erfindung, ein Verfahren zum Testen
einer elektronischen Vorrichtung unter Verwendung einer automatischen Testausrüstung, ein
Verfahren zum Erfassen einer Antwort von einer elektronischen Vorrichtung
und eine Vorrichtung mit verbesserten Charakteristika zu schaffen.
-
Diese
Aufgabe wird durch ein Verfahren gemäß Anspruch 1 und Anspruch 7
sowie eine Vorrichtung gemäß Anspruch
9 gelöst.
-
Bei
einem Ausführungsbeispiel
weist ein Verfahren zum Testen einer elektronischen Vorrichtung
bzw. eines elektronischen Bauelements, die bzw. das eine automatische
Testausrüstung
(ATE) verwendet, ein Speichern unterschiedlicher Vektoren von Abtastladedaten
sowie ein Abtastentladeunterprogramm bzw. eine Abtastlade-Subroutine
in einem Speicher der ATE auf. Die elektronische Vorrichtung wird
dann durch ein Wiedererlangen der unterschiedlichen Vektoren von
Abtastladedaten und ein Anlegen derselben an die elektronische Vorrichtung
stimuliert. Antworten auf die unterschiedlichen Vektoren werden
dann durch 1) ein wiederholtes Aufrufen des Abtastentladeunterprogramms
und ansprechend darauf 2) ein Speichern unterschiedlicher Vektoren von
Abtastentladedaten in dem Speicher erfasst.
-
Bei
einem anderen Ausführungsbeispiel
ist ein Verfahren zum Erfassen einer Antwort von einer elektronischen
Vorrichtung, die eine BIST-Hardware aufweist, vorgesehen. Die BIST-Hardware
weist einen Produktionstestmodus und einen Diagnosetestmodus auf
und die elektronische Vorrichtung gibt in einem Produktionstestmodus
eine oder mehrere Antwortsignaturen aus und gibt in einem Diagnosetestmodus
Rohantwortdaten aus. In einem Produktionstestmodus verwendet das
Verfahren die ATE, um 1) die Antwortsignaturen zu erfassen und 2)
die Antwortsignaturen mit erwarteten Antwortsignaturen zu vergleichen.
In einem Diagnosetestmodus verwendet das Verfahren die ATE, um ein
Abtastentladeunterprogramm wiederholt aufzurufen, derart, dass das Abtastentladeunterprogramm
bewirkt, dass Rohantwortdaten von der ATE ohne einen Vergleich der Rohantwortdaten
mit erwarteten Antwortdaten erfasst werden.
-
Bei
noch einem anderen Ausführungsbeispiel
weist eine Vorrichtung computerlesbare Medien und Daten auf, die
auf den computerlesbaren Medien gespeichert sind. Die Daten weisen
einen Diagnosemodus, unterschiedliche Vektoren von Abtastladedaten
und ein Abtastentladeunterprogramm auf. Die Daten weisen ferner
einen Programmcode auf, um den Diagnosemodus zu lesen und, falls
der Diagnosemodus eingestellt ist, zu bewirken, dass die ATE eine
elektronische Vorrichtung durch ein Wiedererlangen der unterschiedlichen
Vektoren von Abtastladedaten und ein Anlegen derselben an die elektronische
Vorrichtung stimuliert. Die Daten weisen ferner einen Programmcode
auf, um den Diagnosemodus zu lesen und, falls der Diagnosemodus
eingestellt ist, zu bewirken, dass die ATE Antworten auf die unterschiedlichen
Vektoren durch 1) ein wiederholtes Aufrufen des Abtastentladeunterprogramms
und ansprechend darauf 2) ein Speichern unterschiedlicher Vektoren
von Abtastentladedaten erfasst.
-
Andere
Ausführungsbeispiele
sind ebenfalls offenbart.
-
Darstellende
und gegenwärtig
bevorzugte Ausführungsbeispiele
der Erfindung sind in den Zeichnungen dargestellt.
-
Bevorzugte
Ausführungsbeispiele
der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf
die beiliegenden Zeichnungen näher
erläutert.
Es zeigen:
-
1 ein
exemplarisches System auf einem Chip (SOC = system-on-chip), das
eine BIST-Hardware sowie eine automatische Testausrüstung zum Testen
des SOC umfasst;
-
2 ein
beispielhaftes Verfahren zum Testen einer elektronischen Vorrichtung
unter Verwendung einer automatischen Testausrüstung (ATE);
-
3 ein
exemplarisches Verfahren zum Erfassen einer Antwort von einer elektronischen
Vorrichtung, die eine BIST-Hardware aufweist; und
-
4 exemplarische
Daten, die auf computerlesbaren Medien gespeichert sein können, um eine
Ausführung
eines Verfahrens zu bewirken, wie beispielsweise desselben, das
in 2 oder 3 dargestellt ist.
-
Eine
DFT-Struktur, die in eine Schaltung, und insbesondere ein System
auf einem Chip (SOC), eingegliedert werden kann, ist eine deterministische BIST-Struktur,
wie beispielsweise die DBIST-Struktur, die durch Synopsis, Inc.
(aus Mountain View, Kalifornien, USA) angeboten wird.
-
Ein
SOC 100, das eine deterministische BIST-Struktur umfasst,
ist in 1 gezeigt. Die deterministische BIST-Struktur weist beispielsweise
einen Mustergenerator 102 und einen Signaturanalysator 104 auf.
Zwischen den Mustergenerator 102 und den Signaturanalysator 104 ist
eine Mehrzahl von Abtastketten 106, 108, 110, 112 gekoppelt.
Bei Gebrauch wird ein extern erzeugter Abtast-„Keim" (d. h. ein Keim, der durch eine ATE 114 geliefert
wird) zu dem Mustergenerator 102 geliefert. Der Mustergenerator 102 verwendet
dann den Keim als eine Basis zum Erzeugen einer Mehrzahl von Abtastmustern,
die dann in die verschiedenen Abtastketten 106-112 verschoben
werden. Nach einem Einkoppeln der Muster von den Abtastketten 106-112 werden
Antworten auf die Muster über
die Abtastketten 106-112 erfasst und zu dem Signaturanalysator 104 verschoben.
Bei einem deterministischen BIST kann der Signaturanalysator 104 ein
Mehr-Eingang-Schieberegister
(MISR = multiple-input shift register) aufweisen, das zum Umwandeln
von hundertausenden verschobener Bits in eine 128-Bit-Signatur in
der Lage ist.
-
Eine
deterministische BIST-Struktur kann zum wirksam Sein in mehreren
Modi in der Lage sein, einschließlich eines Produktionstestmodus
und eines Diagnosetestmodus. In dem Produktionstestmodus sind die
Abtastketten 106-112 eines SOC zwischen den deterministischen
BIST-Mustergenerator 102 und den Signaturanalysator 104 gekoppelt,
wie es in 1 gezeigt ist. In dem Diagnosetestmodus
sind die Abtastketten 106-112 des SOC mit dem
Mustergenerator 102 gekoppelt, aber von dem Signaturanalysator 104 entkoppelt
(d. h. die Ausgänge
derselben umgehen den Signaturanalysator 104). Somit können in
einem Diagnosetestmodus Rohantwortdaten von den Abtastketten 106-112 gewonnen
bzw. erfasst werden. Diese Rohantwortdaten können dann außerhalb
des SOC 100 detaillierter analysiert werden.
-
Typischerweise
wird während
eines „ersten Durchlaufs" eines Abtasttestens
eine deterministische BIST-Hardware 102, 104 in
den Produktionstestmodus versetzt. Während dieses ersten Durchlaufs
werden durchfallende Abtastintervalle (d. h. Gruppen von Abtastmustern)
identifiziert. Während eines
zweiten Durchlaufs kann die deterministische BIST-Hardware 102, 104 in
den Diagnosetestmodus versetzt werden und die Abtastmuster der durchfallenden
Intervalle können
wiederholt werden.
-
In
einem Produktionstestmodus liefert ein deterministischer BIST erhebliche
Speicherersparnisse für
die ATE 114, die 1) die Keime zu dem deterministischen
BIST-Mustergenerator 102 liefert und 2) die Signaturen
von dem Signaturanalysator 104 erfasst und dieselben mit
erwarteten Signaturen vergleicht. In dem Fall eines DBIST von Synopsis
gibt Synopsis in der Tat an, dass ein 100000-Bit-Abtastmuster als
ein 500-Bit-Keim codiert werden kann, wobei so die Speicheranforderung
sowohl zum Stimulieren eines Testobjekts 100 als auch zum
Vergleichen einer erfassten Antwort mit einer erwarteten Antwort um
einen Faktor von 40 reduziert wird. Dies ermöglicht, dass der Speicher (oder
den Speichern) der ATE 114 viel mehr Vektoren von Abtastladedaten wirksam
speichert, als es vorhergehend möglich
war. Anstelle eines einzigen Abtastlademusters könnte die ATE 114 beispielsweise
in der Lage sein, eine Mehrzahl von Keimen zu speichern, die 40
Abtastlademuster darstellen. Das Gleiche gilt für Abtastentlademuster.
-
In
einem Diagnosetestmodus liefert ein deterministischer BIST weiterhin
Speicherersparnisse für
Abtastlademuster aber nicht für
Abtastentlademuster. Das heißt,
in einem Diagnosetestmodus muss genug Speicher zum Entladen und
Vergleichen von Rohantwortdaten (d. h. unkomprimierten Abtastdaten)
reserviert sein. Falls ein Testingenieur und/oder eine Software
nicht vorsichtig ist, ist es denkbar, dass ATE-Speicherbegrenzungen
während eines
Diagnosetestmodus eines deterministischen BIST überschritten werden könnten. In
der Vergangenheit hat dies zu der Erzeugung von unterschiedlichen
Mustern (oder Sätzen
von Mustern) und dem Laden und Entladen unterschiedlicher Muster
geführt,
um eine Speicherverwendung zu verwalten, wenn große Anzahlen
von durchfallenden Abtastmustern angetroffen werden. Das Laden und
Entladen unterschiedlicher Abtastmuster ist jedoch zeitraubend und
fehleranfällig
und für
eine Produktionstestumgebung nicht gut geeignet. 2 stellt
deshalb ein neuartiges Verfahren 200 zum Testen einer elektronischen
Vorrichtung unter Verwendung einer ATE dar.
-
Gemäß dem Verfahren 200 werden
unterschiedliche Vektoren von Abtastladedaten in einem Speicher
der ATE zusammen mit einem Abtastentladeunterprogramm 204 gespeichert 202.
Danach wird die elektronische Vorrichtung durch ein Wiedererlangen
der unterschiedlichen Vektoren von Abtastladedaten und ein Anwenden
derselben auf die elektronische Vorrichtung stimuliert. Antworten
auf die unterschiedlichen Vektoren werden dann durch 1) ein wiederholtes
Aufrufen des Abtastentladeunterprogramms und ansprechend darauf
2) ein Speichern unterschiedlicher Vektoren von Abtastentladedaten in
dem Speicher erfasst 208. Auf diese Weise werden Abtastdaten
von der Vorrichtung ohne ein Vergleichen entladen und ATE-Speicheranforderungen
zum Entladen von Abtastdaten können
um Größenordnungen
reduziert werden. Falls das Verfahren 200 auf eine Vorrichtung
angewendet wird, die eine BIST-Hardware aufweist, wie beispielsweise
einen deterministischen BIST, kann das Verfahren 200 ausgeführt werden,
während
die BIST-Hardware in einen Diagnosemodus versetzt ist (d. h. wenn
die BIST-Hardware konfiguriert ist, um Rohantwortdaten auszugeben).
-
Es
ist zu beachten, dass „ein
Speicher der ATE" hierin
als sowohl eine einheitliche Speicherstruktur oder eine verteilte
oder funktionsspezifische Speicherstruktur abdeckend aufzufassen
ist. Zum Beispiel weist der SOC-Tester 93000, der durch Agilent
Technologies, Inc. (aus Palo Alto, Kalifornien) angeboten wird,
eine Speicherstruktur auf, die in Pro-Anschlussstift-Vektor- und
Sequenzer-Speicher zum Speichern eines Vektors bzw. Sequenzers (d.
h. Programmanweisungen) für
jeden Anschlussstift des SOC-Testers 93000 unterteilt ist.
-
Eine
deterministische BIST-Hardware kann entworfen sein, um eine Mehrzahl
von Abtastmustern in Reihe zu laden. Der DBIST von Synopsis lädt tatsächlich eine
Reihe von Abtastmustern, die in Intervallen von jeweils 32 Mustern
angeordnet sind. Bei einem Testen einer derartigen Vorrichtung kann
ein einziges Abtastentladeunterprogramm unter mehreren Mustern und
Intervallen gemeinschaftlich verwendet werden.
-
Durch
ein Beispiel stellt 3 ein Verfahren 300 zum
Erfassen einer Antwort von einer elektronischen Vorrichtung dar,
die eine BIST-Hardware aufweist, wie beispielsweise einen deterministischen BIST.
In einem Produktionstestmodus verwendet das Verfahren 300 eine
ATE, um 1) Antwortsignaturen von einer BIST-Hardware zu erfassen 302 und
2) die Antwortsignatur mit erwarteten Antwortsignaturen zu vergleichen 302.
Dann verwendet das Verfahren 300 in einem Diagnosetestmodus
die ATE, um ein Abtastentladeunterprogramm wiederholt aufzurufen 304. Das
Abtastentladeunterprogramm wiederum bewirkt, dass Rohantwortdaten
ohne einen Vergleich der Rohantwortdaten mit erwarteten Antwortdaten
von der BIST-Hardware erfasst werden.
-
Beide
obigen Verfahren 200, 300, einschließlich Varianten
derselben, können
in Daten verkörpert
sein, die auf computerlesbaren Medien 400 gespeichert sind,
wie beispielsweise einem Speicher oder einer Platte (ob fest oder
entfernbar). Siehe 4. In einem derartigen Fall
können
die Daten, die auf den computerlesbaren Medien gespeichert sind, 1)
einen Diagnosetestmodus 402, 2) unterschiedliche Vektoren
von Abtastladedaten 404 und 3) ein Abtastentladeunterprogramm 406 aufweisen.
Die Daten können
ferner einen Programmcode 408 aufweisen, um den Diagnosemodus 402 zu
lesen und, falls der Diagnosemodus eingestellt ist, zu bewirken,
dass die ATE eine elektronische Vorrichtung durch ein Wiedererlangen
der unterschiedlichen Vektoren von Abtastladedaten 404 und
ein Anlegen derselben an die elektronische Vorrichtung stimuliert.
Die Daten können
ferner einen Programmcode 410 aufweisen, um den Diagnosemodus 402 zu
lesen und, falls der Diagnosemodus eingestellt ist, zu bewirken,
dass die ATE Antworten auf die unterschiedlichen Vektoren durch
1) ein wiederholtes Aufrufen des Abtastentladeunterprogramms 406 und
2) ein Speichern unterschiedlicher Vektoren von Abtastentladedaten
erfasst.
-
Auf
den SOC-Tester 93000 von Agilent angewandt, können die oben beschriebenen
Verfahren 200, 300 und die Vorrichtung 400 Vektor-
und Sequenzer-Speicheranforderungen um einen Faktor von N·M reduzieren,
wobei N die Anzahl von Intervallen von in einem Speicher gespeicherten
Mustern darstellt und M die Anzahl von Musterschleifen innerhalb
eines Intervalls darstellt.