KR100377904B1

KR100377904B1 - 1칩 마이크로컴퓨터와 그 제어방법, 및 1칩마이크로컴퓨터를 탑재한 ｉｃ 카드

Info

Publication number: KR100377904B1
Application number: KR10-2000-0025058A
Authority: KR
Inventors: 와가바야시마사키; 야에가와가주히로; 탄노마사아키; 수토히로키; 타케다타다오
Original assignee: 샤프 가부시키가이샤; 니폰 덴신 덴와 가부시끼가이샤
Priority date: 1999-05-11
Filing date: 2000-05-10
Publication date: 2003-03-29
Also published as: KR20010014896A; TW452655B; EP1074915A1; JP3576457B2; JP2001027958A; US6934884B1; DE60013210D1; EP1074915B1; DE60013210T2

Abstract

1칩 마이크로컴퓨터는, 내장된 자기 검사 기능을 제공하기 위해, 테스트 동작을 기동하는 기동 레지스터와, 테스트 제어회로(의사 난수발생기, 논리회로검사용 압축기, 패턴발생기 및 메모리검사용 압축기)에 초기치를 설정하는 내장된 자기 검사기동 패턴발생기를 포함한다. CPU의 지령에 따라, 내장된 자기 검사를 기동하여, 메모리 및 논리회로군의 테스트 결과를 메모리검사용 압축기 및 논리회로검사용 압축기로부터 독출하여, 1칩 마이크로컴퓨터 내부에 있는 메모리에 미리 기억되어 있는 기대치와 각각 비교하고 결과진단을 행한다. 따라서, 1칩 마이크로컴퓨터의 내장된 자기 검사를 복수의 전용 테스트단자를 사용하지 않고 실행하는 것이 가능해진다.

Description

1칩 마이크로컴퓨터와 그 제어방법, 및 1칩 마이크로컴퓨터를 탑재한 ＩＣ 카드 {ONE-CHIP MICROCOMPUTER AND CONTROL METHOD THEREOF AS WELL AS AN IC CARD HAVING SUCH A ONE-CHIP MICROCOMPUTER}

본 발명은 테스트회로를 포함한 1칩 마이크로컴퓨터, 특히, 내장 CPU가 내장된 자기 검사의 기동과 결과진단을 행하는 내장된 자기 검사회로를 포함한 1칩 마이크로컴퓨터와 그 제어방법 및 그러한 마이크로컴퓨터를 탑재한 IC 카드에 관한 것이다.

1칩 마이크로컴퓨터의 논리회로군의 검사 시스템 중 하나는, 기능을 검사하는 시스템이다. 이는 1칩 마이크로컴퓨터가 설계자에 의해 고려되는 사양을 만족시키는지 아닌지를 검사하는 검사 시스템으로, 그 사양에 따라 동작을 추적하는 검사 시스템이다.

1칩 마이크로컴퓨터의 규모가 커지고 복잡화됨에 따라, 상기 기능을 검사하는 시스템으로는 높은 고장검출율을 갖는 검출을 행할 수 없기 때문에, 충분한 품질을 보증하는 것이 어렵게 된다. 따라서, 회로에 있는 기억소자를 시프트 레지스터에 아날로그식으로 접속된 전용의 셀로 대체하여, 회로에 있는 기억소자에 대해 값의 설정 및 값의 독출을 행할 수 있도록 한 스캔테스트 방식이 일반적으로 사용되고 있다.

상기 스캔테스트 방식에서, 기억소자로부터 대체되는 전용의 셀은 일반적으로 스캔셀이라 불리우며, 복수의 종류가 존재한다. 예컨대, 일 종류의 스캔셀에서는 기억소자의 데이터 입력단자에 선택회로가 부가된다.

여기서, 논리회로군 및 스캔테스트 방식에 대해, 각각의 개념도(도12 및 도13)를 참조하여 설명한다.

도12에 도시한 바와 같이, 논리회로군(103)은 기억소자(101) 및 조합회로(102)로 구성된다. 도8에 도시한 바와 같이, 스캔테스트 방식은 기억소자(202)만을 갖는 기억소자부(203) 및 조합회로(204)만을 갖는 조합회로부(205)로 분류되어 논리회로군(201)이 형성된다. 그리고, 논리회로군(201)에서, 시프트모드 및 캡쳐모드의 2개의 모드를 반복함으로써 테스트를 행한다.

시프트모드와 캡쳐모드 사이의 스위칭은, 상기 스캔셀에 새롭게 부가되는 선택회로의 입력데이터를 선택하는 기능을 갖고 일반적으로 테스트 인에이블 단자라고 명명되는 단자에 의해서 행하여진다. 즉, 테스트 인에이블 단자는, 스캔셀이 시프트 레지스터에 아날로그 방식으로 접속되는지의 여부를 제어하는 데 사용된다.

상기 시프트모드는, 테스트 인에이블 단자로 각각의 스캔셀의 값을 설정하여 시프트 레지스터에 아날로그 방식으로 접속되는 모드이다. 이와 대조적으로, 상기 캡쳐모드에서는, 테스트 인에이블 단자가 시프트 레지스터에 아날로그 방식으로 접속되지 않도록 설정되며, 그 결과 조합회로를 동작시켜 상기 스캔셀이 값을 얻을 수 있게 된다.

이어서, 도13을 참조하여 스캔테스트의 순서를 설명한다.

우선, 테스트 인에이블 단자를 사용함으로써 논리회로군(201)의 모드를 시프트모드로 설정하고, 조합회로부(205)의 테스트에 필요한 값을 모든 스캔셀에 설정한다. 그 후, 논리회로군(201)의 모드를 캡쳐모드로 스위칭하고, 클록주기를 갖는 클록신호(S206)의 1주기를 스캔셀에 입력한다. 그 후, 논리회로군(201)의 모드를 시프트모드로 스위칭하고, 클록신호(S206)를 입력하여 스캔셀의 값을 순차적으로 독출하고, 기대치와 비교한다. 동시에, 다음 테스트를 위해 조합회로부(205)의 테스트에 필요한 새로운 값을 모든 스캔셀에 설정한다. 이후, 상기 동작을 반복하여 테스트를 행한다.

또한, 도13의 테스트 인에이블 신호(208)는 테스트 인에이블 단자로 접속된 신호선이고, "하이"일 때, 시프트모드가 세트되고 "로우"일 때, 캡쳐모드가 세트된다. 선택자(207)는, 테스트 인에이블 신호(208)가 "하이"일 때, 기억소자(202)로부터 신호를 선택하고, 또한 "로우"일 때, 조합회로(205)로부터 신호를 선택한다.

이어서, 도14를 참조하여, 종래의 내장된 자기 검사기능을 갖는 1칩 마이크로컴퓨터에 대해 설명한다.

종래의 내장된 자기 검사기능을 갖는 1칩 마이크로컴퓨터(300)는 메모리(301), CPU(302), 논리회로군(303), 의사 난수발생기(304), 논리회로검사용 압축기(305), 패턴카운터(312), 패턴발생기(306), 메모리검사용 압축기(307), JTAG 회로(308), 전용의 테스트단자군(309) 및 단자군(310)으로 구성된다. 상기 메모리(301), CPU(302) 및 논리회로군(303)은 버스(311)를 통해 서로 접속된다.

메모리(301)에는 CPU(302)의 동작을 제어하는 프로그램이 기억된다. 논리회로군(303)은 1칩 마이크로컴퓨터(300)의 특정 동작을 실현하는 회로로 구성된다. 의사 난수발생기(304)는, CPU(302) 및 논리회로군(303)을 검사하기 위한 테스트 패턴으로서 난수를 발생하고, 예컨대 피드백을 갖는 시프트 레지스터로 구성되는 리니어 피드백 시프트 레지스터에 의해 형성된다. 논리회로검사용 압축기(305)는 CPU(302) 및 논리회로군(303)에 의해 검사중 수시로 출력되는 값을 압축하는 것으로, 예컨대 상기 리니어 피드백 시프트 레지스터에 의해 형성된다.

패턴카운터(312)는, 내장된 자기 검사의 실행과정을 감시하는 데 사용되는 것이고, 카운터회로에 의해 구성된다. 그리고, 패턴카운터(312)는 의사 난수발생기(304), 논리회로검사용 압축기(305), 패턴발생기(306) 및 메모리검사용 압축기(307)의 동작의 종료를 제어한다.

패턴발생기(306)는 메모리(301)를 검사하기 위한 테스트 패턴을 발생한다. 메모리검사용 압축기(307)는 메모리(301)로부터 검사중 수시로 출력되는 값을 압축하는 것으로, 예컨대 상기 리니어 피드백 시프트 레지스터에 의해 형성된다. JTAG회로(308)는 IEEE 1149.1의 규격에 대응하는 회로에 의해 형성된다. 즉, JTAG 회로(308)는 검사를 위한 명령 및 부속의 데이터가 회로구성요소에 의해 서로 직렬로 판독되고, 명령의 실행의 결과를 나타내는 데이터가 서로 직렬로 판독되는 회로를 포함한다. 또한, IEEE 1149.1은 JTAG (joint test action group)에 의해 표준 테스트단자 사양 및 테스트 아키텍쳐가 정해진 표준 사양이다.

전용 테스트단자군(309)은 IEEE 1149.1의 규격에 준하여, TDI 단자, TDO 단자, TCK 단자 및 TMS 단자를 포함한다. TCK 단자에는 클록주기를 가진 신호가 입력된다. TMS 단자에는 테스트 동작을 제어하는 신호가 입력되어, TCK 단자로부터 입력되는 신호에 동기하여 샘플링 동작이 행해진다. TDI 단자에는 명령 및 부속의 데이터가 서로 직렬로 입력되어, TCK 단자로부터 입력되는 신호에 동기하여 샘플링된다. TDO 단자로부터는 결과를 나타내는 데이터가 직렬로 출력되며, 출력치의 변경은 TCK 단자에 입력되는 신호에 동기하여 행하여진다.

사양의 단자군(310)은 1칩 마이크로컴퓨터(300)의 사양에 의해 입력단자, 출력단자 및 입출력단자를 포함한다.

종래의 내장된 자기 검사기능을 갖는 1칩 마이크로컴퓨터(300)는 전용의 테스트 단자군(309)에 의해 제어된다. JTAG 회로(308)는 전용의 테스트 단자군(309)으로부터의 명령과 부속 데이터에 따라, 의사 난수발생기(304), 패턴발생기(306), 논리회로검사용 압축기(305) 및 메모리검사용 압축기(307)의 초기 상태를 설정하고, 내장된 자기 검사를 기동한다.

내장된 자기 검사가 기동되면, 의사 난수발생기(304)에서 발생하는 신호를테스트 패턴으로서, 스캔테스트가 가능하게 된 CPU(302) 및 논리회로군(303)에 입력한다. 그리고, CPU(302) 및 논리회로군(303)으로부터 출력되는 데이터를 논리회로검사용 압축기(305)에 의해 압축하여, 그 결과치를 CPU(302) 및 논리회로군(303)의 내장된 자기 검사의 결과치로 한다.

이와 동시에, 패턴발생기(306)가 메모리(301)에 테스트 패턴을 출력하여, 메모리(301)로부터 출력되는 데이터를 메모리검사용 압축기(307)로 압축하고, 그 값을 메모리(301)의 내장된 자기 검사의 검사결과로 한다.

내장된 자기 검사의 종료후, 패턴카운터(312)에 의해, 논리회로검사용 압축기(305) 및 메모리검사용 압축기(307)의 동작이 정지되고, 전용의 테스트 단자군(309)으로부터의 명령 및 부속 데이터에 따라, CPU(302) 및 논리회로군(303)의 내장된 자기 검사의 검사결과 및 메모리(301)의 내장된 자기 검사의 검사결과를 독출하고, 1칩 마이크로컴퓨터(300)의 외부에서 기대치와 비교하여 판정을 행한다.

그러나, 상기 종래 구조에서는, 내장된 자기 검사기능을 갖는 1칩 마이크로컴퓨터는, 전용 테스트 단자를 필요로 하기 때문에, 1칩 마이크로컴퓨터의 단자수가 증가한다는 문제가 발생한다.

예컨대, IC 카드의 경우에는, ISO(International Organization For Standardization) 7816에, 단자수, 배치 좌표, 단자의 기능 및 사양이 규정되고, 단자수는 8단자로 한정된다. 이 때문에, 내장된 자기 검사를 행할 필요성이 있음에도 불구하고, 전용의 테스트 단자를 증설하는 방법으로는 실용화될 수 없다.

본 발명의 목적은, 한정된 단자수에 포함될 수 없는 전용의 테스트단자를 사용하지 않고, 내장된 자기 검사를 실행할 수 있는 1칩 마이크로컴퓨터, 그 제어방법 및 그를 탑재한 IC 카드를 제공하는 것이다.

상기 목적을 달성하기 위해, 본 발명에 따른 1칩 마이크로컴퓨터는, 각각 버스로 접속된 CPU; CPU의 동작을 제어하는 프로그램이 기억된 메모리; 논리회로군을 포함하고, 상기 CPU의 지령에 따라, 상기 논리회로군 및 메모리에 각각 테스트 패턴을 입력하고, 각각의 출력신호를 검출하는 자기 검사제어회로; 및 상기 CPU의 지령에 따라, 상기 자기 검사제어회로에 초기치를 설정하고, 상기 자기 검사제어회로를 기동하는 자기 검사기동회로를 포함한다.

또한, 상기 목적을 달성하기 위해, 본 발명에 따른 1칩 마이크로컴퓨터의 제어방법은, 각각 버스로 접속된 CPU, CPU의 동작을 제어하는 프로그램이 기억된 메모리 및 논리회로군을 포함한 1칩 마이크로컴퓨터의 제어방법으로서, 상기 CPU의 지시에 따라, 자기 검사제어회로에 초기치를 설정하고, 상기 자기 검사제어회로를 기동하는 처리(제1 처리) 및 상기 CPU의 지시에 따라, 상기 자기 검사제어회로에 의해, 상기 논리회로군 및 메모리에 각각 테스트 패턴을 입력하고, 각각의 출력신호를 검출하는 처리(제2 처리)를 포함한다.

상기 구성 또는 방법에 의하면, CPU의 지령에 따라 내장된 자기 검사를 기동하고(자기 검사기동회로, 제1 처리), 논리회로군 및 메모리의 출력신호를 검출한다(자기 검사제어회로, 제2 처리). 따라서, 내장된 자기 검사의 종료후, CPU의 지령에 따라 이들 출력신호에 근거하는 결과진단을 1칩 마이크로컴퓨터에서 행할 수 있다. 즉, 1칩 마이크로컴퓨터에 내장된 CPU에 의해, 내장된 자기 검사의 기동과 결과진단을 제어할 수 있다.

따라서, 종래 필요하던 복수의 전용 테스트단자를 사용하지 않고, 또한 외부에서 복잡한 제어를 행하지 않고, 내장된 자기 검사를 실행하는 것이 가능해진다. 따라서, 상기 구성 또는 방법에 의하면, 1칩 마이크로컴퓨터의 단자수 증가의 문제를 해결할 수 있기 때문에, 예컨대 IC 카드와 같이 단자수가 적은 1칩 마이크로컴퓨터에 있어서도 내장된 자기 검사를 실용화할 수 있다.

상기 목적을 달성하기 위해, 본 발명에 따른 1칩 마이크로컴퓨터는, 각각 버스로 접속된 CPU; CPU의 동작을 제어하는 프로그램이 기억된 메모리; 논리회로군; 상기 CPU의 지령에 따라 상기 CPU, 논리회로군 및 메모리에 각각 테스트 패턴을 입력하고, 각각의 출력신호를 검출하는 자기 검사제어회로; 상기 CPU의 지령에 따라, 상기 자기 검사제어회로에 초기치를 설정하고, 상기 자기 검사제어회로를 기동하는 자기 검사기동회로; 및 상기 자기 검사제어회로에서 검출된 상기 CPU, 논리회로군 및 메모리의 출력신호를 외부로 출력하는 검사결과 출력회로를 포함한다.

또한, 상기 목적을 달성하기 위해, 본 발명의 1칩 마이크로컴퓨터의 제어방법은, 각각 버스로 접속된 CPU, CPU의 동작을 제어하는 프로그램이 기억된 메모리 및 논리회로군을 포함한 1칩 마이크로컴퓨터의 제어방법으로서, 상기 CPU의 지시에 따라, 자기 검사제어회로에 초기치를 설정하여, 상기 자기 검사제어회로를 기동하는 처리(제3 처리), 상기 CPU의 지시에 따라, 상기 자기 검사제어회로에 의해, 상기 CPU, 논리회로군 및 메모리에 각각 테스트 패턴을 입력하여, 각각의 출력신호를검출하는 처리(제4 처리) 및 상기 자기 검사제어회로에서 검출된 상기 CPU, 논리회로군 및 메모리의 출력신호를 외부로 출력하는 처리(제5 처리)를 포함한다.

상기 구성 또는 방법에 의하면, CPU의 지령에 따라 내장된 자기 검사를 기동하고(자기 검사기동회로, 제3 처리), CPU, 논리회로군 및 메모리의 출력신호를 검출한다(자기 검사제어회로, 제4 처리). 그 후, 내장된 자기 검사의 종료 후, CPU의 지령에 따라 이들 출력신호를 외부로 출력할 수 있다(검사결과출력회로, 제5 처리).

따라서, 내장된 자기 검사의 기동 및 출력신호의 검출이 1칩 마이크로컴퓨터에 내장된 CPU에 의해 제어되기 때문에, 종래 필요하던 복수의 전용의 테스트단자를 사용하지 않고, 또한 외부에서 복잡한 제어를 하지 않고, 내장된 자기 검사를 실행하는 것이 가능해진다.

또한, 내장된 자기 검사의 종료후, CPU, 논리회로군 및 메모리의 출력신호에 따라, 1칩 마이크로컴퓨터의 외부에서 결과진단을 행할 수 있다. 즉, 논리회로군 및 메모리의 결과진단에 부가하여, CPU 자신의 결과진단을 행하는 것이 가능해진다.

따라서, 상기 구성 또는 방법에 의하면, 1칩 마이크로컴퓨터의 테스트단자의 설치로 단자수 증가의 문제가 해결될 수 있기 때문에, 예컨대 IC 카드와 같이 단자수가 적은 1칩 마이크로컴퓨터에 있어서도 내장된 자기 검사를 실용화할 수 있다. 또한, 논리회로군 및 메모리의 결과진단에 부가하여, 종래 곤란하던 CPU 자신의 결과진단을 할 수 있다.

상기 목적을 달성하기 위해, 본 발명에 따른 1칩 마이크로컴퓨터는, 각각 버스로 접속된 CPU; CPU의 동작을 제어하는 프로그램이 기억된 메모리; 논리회로군; 상기 CPU의 지령에 따라, 논리회로군 및 메모리에 테스트 패턴을 입력하고, 각각의 출력신호를 검출하는 자기 검사제어회로; 상기 CPU의 지령에 따라, 상기 자기 검사제어회로에 초기치를 설정하고, 상기 자기 검사제어회로를 기동하는 자기 검사기동회로; 및 상기 자기 검사제어회로에 의해 상기 CPU, 논리회로군 및 메모리의 출력신호를 검출한 후, 상기 CPU를 리세트하여, 상기 CPU, 논리회로군 및 메모리를 각각의 출력신호에 따라 진단하는 프로그램을 상기 CPU에 실행시키는 리세트회로를 포함한다.

또한, 상기 목적을 달성하기 위해, 본 발명의 1칩 마이크로컴퓨터의 제어방법은, CPU, CPU의 동작을 제어하는 프로그램이 기억된 메모리 및 논리회로군을 포함한 1칩 마이크로컴퓨터의 제어방법으로서, 상기 CPU의 지령에 따라, 자기 검사제어회로에 초기치를 설정하고, 상기 자기 검사제어회로를 기동하는 처리(제6 처리), 상기 CPU의 지령에 따라, 상기 CPU, 논리회로군 및 메모리에 각각 테스트 패턴을 입력하고, 각각의 출력신호를 검출하는 처리(제7 처리), 및 상기 자기 검사제어회로에 의해 상기 CPU, 논리회로군 및 메모리의 출력신호를 검출한 후, 상기 CPU를 리세트하여, 상기 CPU, 논리회로군 및 메모리를 각각의 상기 출력신호에 따라 진단하는 프로그램을 상기 CPU에 실행시키는 처리(제8 처리)를 포함한다.

상기 구성 또는 방법에 의하면, CPU의 지령에 따라 내장된 자기 검사를 기동하고(자기 검사기동회로, 제6 처리), CPU, 논리회로군 및 메모리의 출력신호를 검출할 수 있다(자기 검사제어회로, 제7 처리). 또한, 내장된 자기 검사의 종료후, CPU를 리세트하여, CPU, 논리회로군 및 메모리를 출력신호에 따라 진단하는 프로그램을 CPU가 실행할 수 있다(리세트회로, 제8 처리).

따라서, 내장된 자기 검사의 기동 및 출력신호의 검출은, 1칩 마이크로컴퓨터에 내장된 CPU에 의해 제어되기 때문에, 종래 필요하던 복수의 전용 테스트단자를 사용하지 않고, 또한 외부에서 복잡한 제어를 행하지 않고, 내장된 자기 검사를 실행하는 것이 가능해진다.

또한, 내장된 자기 검사의 종료 후, CPU, 논리회로군 및 메모리의 출력신호에 따른 결과진단을, CPU를 리세트하여, 1칩 마이크로컴퓨터의 내부에서 행할 수 있다. 즉, 결과진단을 위한 장치를 외부에 준비할 필요가 없다.

따라서, 상기 구성 또는 방법에 의하면, 1칩 마이크로컴퓨터의 단자수 증가의 문제가 해결될 수 있기 때문에, 예컨대 IC 카드와 같이 단자수가 적은 1칩 마이크로컴퓨터에 있어서도 내장된 자기 검사를 실용화할 수 있다. 또한, 논리회로군 및 메모리의 결과진단은 물론, 종래 곤란하던 CPU 자신의 결과진단을 행할 수 있다. 또한, 이들 진단을 어떤 외부의 검사장치도 사용하지 않고, 1칩 마이크로컴퓨터 자체에서 행할 수 있다.

또한, 상기 목적을 달성하기 위해, 본 발명에 따른 IC 카드에는, 상기 1칩 마이크로컴퓨터가 탑재된다.

상기 구성에 의하면, 한정된 단자수로 내장된 자기 검사를 실행할 수 있는 것을 특징으로 하는 1칩 마이크로컴퓨터를 IC 카드에 탑재함으로써, 예컨대 ISO7816에서 8개로 한정된 단자수로 규정되는 IC 카드에 있어서도 내장된 자기 검사를 실행하는 것이 가능해진다.

또한, 테스트회로로서 표준 IEEE 1149.1 규격에 따른 JTAG 회로를 채용한 1칩 마이크로컴퓨터를 사용함으로써, JTAG 회로의 제어신호를 사용하여 IC 카드의 내장된 자기 검사를 실행하는 것이 가능해진다. 따라서, JTAG 회로는 표준 규격에 기초한 회로이기 때문에, 이 회로를 채용한 1칩 마이크로컴퓨터의 설계 및 개발기간을 단축할 수 있고, 이에 따라 이를 탑재한 IC 카드의 개발기간을 단축할 수 있다.

본 발명의 또 다른 목적, 특징 및 장점은 이하에 나타낸 기재에 의해 충분히 이해될 것이다. 또한, 본 발명의 이점은, 첨부도면을 참조한 다음 설명으로부터 더욱 명백하게 될 것이다.

도1은 본 발명의 실시예 1에 따른 1칩 마이크로컴퓨터의 구성을 개략적으로 나타낸 블록도,

도2는 도1에 도시한 1칩 마이크로컴퓨터의 동작을 나타낸 플로우 챠트,

도3은 본 발명의 다른 실시예에 따른 1칩 마이크로컴퓨터의 구성을 개략적으로 나타낸 블록도,

도4는 도3에 도시한 1칩 마이크로컴퓨터의 동작을 나타낸 플로우 챠트,

도5는 본 발명의 또 다른 실시예에 따른 1칩 마이크로컴퓨터의 구성을 개략적으로 나타낸 블록도,

도6은 도5에 나타낸 1칩 마이크로컴퓨터의 동작을 나타낸 플로우 챠트,

도7은 본 발명의 또 다른 실시예에 따른 1칩 마이크로컴퓨터의 구성을 개략적으로 나타낸 블록도,

도8은 도7에 도시한 1칩 마이크로컴퓨터가 포함하는 단자 스위칭 회로의 구성의 개략을 나타낸 블록도,

도9는 도7에 나타낸 1칩 마이크로컴퓨터에 탑재된 단자 스위칭 회로의 다른구성을 개략적으로 나타낸 블록도,

도10은 본 발명의 또 다른 실시예에 따른 IC 카드를 개략적으로 나타내며, 실제 사용될 때의 상태를 나타낸 블록도,

도11은 도10에 나타낸 IC 카드의 1칩 마이크로컴퓨터의 내장된 자기 검사시의 상태를 나타낸 블록도,

도12는 논리회로군의 개념을 나타내는 설명도,

도13은 스캔테스트 방식의 개념을 나타내는 설명도,

도14는 종래의 내장된 자기 검사기능을 포함하는 1칩 마이크로컴퓨터의 구성을 개략적으로 나타낸 블록도이다.

〔실시예 1〕

본 발명의 실시예 1에 대해 도1 및 도2를 참조하여 설명하면 이하와 같다.

본 실시예에 따른 1칩 마이크로컴퓨터는, CPU(Central Processing Unit) (내장된 CPU), CPU의 동작을 제어하는 프로그램이 기억되어 있는 메모리 및 논리회로군이 서로 버스를 통해 구성되어, 내장된 자기 검사 기능(BIST : built - in self test)을 포함하고 있는 논리 LSI(large scale integrated circuit)이다. 여기서, 상기 1칩 마이크로컴퓨터는 내장된 자기 검사기능을 실행하는 자기 검사제어회로를 기동하는 기동 레지스터 및 자기 검사제어회로에서 초기치를 설정하는 내장된 자기검사 기동 패턴발생기를 포함함으로써, CPU가 메모리 및 논리회로군의 내장된 자기 검사를 제어할 수 있다.

즉, 본 실시예에 따른 1칩 마이크로컴퓨터는, 메모리 및 논리회로군의 스캔테스트를 행하는 것이다. 여기서, 상기 1칩 마이크로컴퓨터는 CPU의 스캔테스트를 행하지 않는다. 이는 CPU가 메모리 및 논리회로군의 스캔테스트 결과에 따라, 메모리 및 논리회로군을 진단해야 하고, 상기 CPU가 자신의 스캔테스트를 행하면, 이들을 진단할 수 없기 때문이다.

도1에 도시한 바와 같이, 본 실시예에 따른 1칩 마이크로컴퓨터(10)는, 메모리(11), CPU(12), 논리회로군(13), 의사 난수발생기(14), 논리회로검사용 압축기(15), 패턴카운터(20), 패턴발생기(16), 메모리검사용 압축기(17), 기동 레지스터(18), 내장된 자기 검사 기동 패턴발생기(19), 및 스위칭 단자군(21)으로 구성된다. 여기서, 상기 메모리(11), CPU(12), 논리회로군(13), 기동 레지스터(18), 논리회로 검사용 압축기(15) 및 메모리검사용 압축기(17)가 버스(22)를 통해 서로 접속된다.

또, 의사 난수발생기(14), 논리회로검사용 압축기(15), 패턴발생기(16), 메모리검사용 압축기(17) 및 패턴카운터(20)가 자기 검사제어회로에 대응한다. 또한, 기동 레지스터(18), 내장된 자기 검사기동 패턴발생기(19)가 자기 검사 기동회로에 대응한다.

상기 메모리(11), CPU(12), 논리회로군(13), 의사 난수발생기(14), 논리회로검사용 압축기(15), 패턴카운터(20), 패턴발생기(16), 메모리검사용 압축기(17) 및단자군(21)은 전술한 종래 기술에서의 설명과 동일한 구성 및 기능을 갖는다.

즉, 상기메모리(11)에는, CPU(12)의 동작을 제어하는 프로그램이 기억된다.

상기 논리회로군(13)은 1칩 마이크로컴퓨터(10)의 특정 동작을 실현하는 회로로 구성된다. 논리회로군(13)에는, 예컨대, 타이머나 시리얼 통신제어회로 등이 포함된다. 상기 타이머는 프로그램의 시간제어를 위한 회로이다. 상기 시리얼 통신제어회로는 외부장치와의 데이터 교환를 위한 인터페이스이다.

상기 의사 난수발생기(14)는 CPU(12)와 논리회로군(13)을 검사하기 위한 테스트 패턴으로서 난수를 발생하는 것으로, 예컨대 피드백이 있는 시프트 레지스터로 구성되는 리니어(linear) 피드백 시프트 레지스터로서 제공된다.

상기 논리회로검사용 압축기(15)는, CPU(12) 및 논리회로군(13)으로부터 검사 과정중 수시로 출력되는 값(신호)을 압축하며, 예컨대 상기 리니어 피드백 시프트 레지스터로서 제공된다.

상기 패턴카운터(20)는 내장된 자기 검사의 실행과정을 감시하는 것이고, 카운터회로에 의해 구성된다. 패턴카운터(20)는, 의사 난수발생기(14), 논리회로검사용 압축기(15), 패턴발생기(16) 및 메모리검사용 압축기(17)의 동작의 종료를 제어한다.

상기 패턴발생기(16)는 메모리(11)를 검사하기 위한 테스트 패턴을 발생한다.

상기 메모리검사용 압축기(17)는 메모리(11)로부터 검사 과정중 수시로 출력되는 값(신호)을 압축하는 것으로, 예컨대 상기 리니어 피드백 시프트 레지스터로서 제공된다.

상기 사양을 갖는 단자군(21)은 1칩 마이크로컴퓨터(10)의 사양에 따라 입력단자, 출력단자 및 입출력단자를 포함한다.

또한, 상기 기동 레지스터(18)는 1칩 마이크로컴퓨터(10)의 어드레스 공간내에 배치되어 내장된 자기 검사기능의 테스트 동작을 기동하고, 래치회로에 의해 구성된다.

상기 내장된 자기 검사 기동 패턴발생기(19)는, 자기 검사제어회로(테스트 제어회로)로 작용하는 의사 난수발생기(14), 논리회로검사용 압축기(15), 패턴발생기(16) 및 메모리검사용 압축기(17)에서 초기치로서 작동하는 패턴들을 발생시켜 이들을 세팅시키고, 카운터회로에 의해 구성된다.

이하에, 도2에 도시한 플로우 챠트를 참조하여, 상기 1칩 마이크로컴퓨터(10)의 내장된 자기 검사의 동작에 대해 설명한다.

공정 S11에서는, 1칩 마이크로컴퓨터(10)에 전원이 인가된 후, 초기화되어 메모리(11)에 기억되어 있는 CPU(12)의 동작을 제어하는 프로그램에 따라, CPU(12)가 동작을 개시한다.

공정 S12(제1 처리)에서는, 내장된 자기 검사를 기동하기 위해, CPU(12)가 버스(22)를 통해 기동 레지스터(18)로 어드레스신호(P12a) 및 기입 신호(P12w)(기입 데이터 신호)를 출력하여, 기동 레지스터(18)의 데이터 내용을 데이터 "1" 로 설정한다.

공정 S13(제1의 처리)에서는, 기동 레지스터(18)의 데이터 내용이 데이터"1"로 설정됨으로써, 기동 레지스터(18)는 내장된 자기 검사 기동 패턴발생기(19)로 기동 설정신호(P18)를 출력한다. 따라서, 내장된 자기 검사 기동 패턴발생기(19)는, 의사 난수발생기(14), 논리회로검사용 압축기(15), 패턴발생기(16), 및 메모리검사용 압축기(17)로 초기치 설정신호(P19i)(초기치)를 출력하여, 소정 초기치로 각각 설정한다. 이와 동시에, 기동설정신호(P18)가 논리회로군(13)에도 입력되어, 논리회로군(13)은 스캔테스트된다.

공정 S14(제2 처리)에서는, 내장된 자기 검사 기동 패턴발생기(19)가 의사 난수발생기(14), 패턴발생기(16) 및 패턴카운터(20)로 검사 개시신호(P19s)를 출력하여, 내장된 자기 검사의 동작이 개시된다.

내장된 자기 검사의 동작이 개시되면, 종래의 기술과 동일하게, 의사 난수발생기(14)에 의해 발생되는 테스트 패턴신호(P14)(테스트 패턴)를 스캔테스트가 가능하게 된 논리회로군(13)에 테스트 패턴으로서 입력하고, 논리회로군(13)으로부터 출력되는 데이터신호(P13)(출력신호)를 논리회로검사용 압축기(15)로 압축하여, 그 결과치를 논리회로군(13)의 내장된 자기 검사의 결과치로 한다.

동시에, 패턴발생기(16)가 발생하는 테스트 패턴신호(P16)(테스트 패턴)를 스캔테스트가 가능하게 된 메모리(11)에 테스트 패턴으로서 입력하고, 메모리(11)로부터 출력되는 데이터신호(P11)(출력신호)를 메모리검사용 압축기(17)로 압축하여, 그 결과치를 메모리(11)의 내장된 자기 검사의 결과치로 한다.

공정 S15(제2 처리)에서는, 내장된 자기 검사의 실행종료후, 패턴카운터(20)로부터 테스트 종료신호(P20)가 논리회로검사용 압축기(15) 및 메모리검사용 압축기(17)에 입력되어, 논리회로검사용 압축기(15) 및 메모리검사용 압축기(17)의 동작이 정지된다. 이 때, 논리회로군(13)의 테스트결과가 논리회로검사용 압축기(15)에, 메모리(11)의 테스트결과가 메모리검사용 압축기(17)에 각각 기억된다. 또, 이와 동시에, 테스트 종료신호(P20)가 패턴발생기(16) 및 의사 난수발생기(14)에도 입력되어, 상기 장치들 각각의 동작이 정지된다.

또한, 버스(22)에 접속된 CPU(12)는 1칩 마이크로컴퓨터(10)의 어드레스 공간내에 배치되어 있는 논리회로검사용 압축기(15) 및 메모리검사용 압축기(17)로 어드레스신호(P12a) 및 독출신호(P12r)를 출력하여, 논리회로검사용 압축기(15) 및 메모리검사용 압축기(17)에 기억되어 있는 값을 버스(22)를 통해 독출한다.

공정 S16에서는, CPU(12)가, 독출된 논리회로검사용 압축기(15)의 값 및 메모리검사용 압축기(17)의 값을 미리 메모리(11)에 기억되어 있는 기대치와 각각 비교하여 결과진단을 한다. 이 경우에, 논리회로검사용 압축기(15)의 값 및 메모리검사용 압축기(17)의 값을 시리얼 통신으로써 1칩 마이크로컴퓨터(10)의 외부로 출력하여, 1칩 마이크로컴퓨터(10)의 외부에서 기대치와 비교하여 결과진단을 할 수도 있다.

공정 S17n 및 S17a에서는, 내장된 자기 검사에 필요한 시간의 경과후, 공정 S16에서의 진단결과를 단자군(21) 중 하나의 단자를 사용하여 출력하고, 이 단자를 1칩 마이크로컴퓨터(10)의 외부로부터 감시함으로써, 고장의 유무를 확인할 수 있다.

예컨대, 공정 S16에서 정상, 즉 고장이 존재하지 않는 것으로 진단된 경우에는, 진단결과를 출력하고 있는 단자로 시간에 따라 변하는 신호를 출력한다(S17n). 한편, 공정 S16에서 이상, 즉 고장이 존재하는 것으로 진단된 경우에는, 진단결과를 출력하고 있는 단자로 시간에 따라 변하지 않는 신호를 출력한다(S17a).

본 실시예에서는, CPU의 제어하에 단자의 상태에 따라 정상/이상의 식별을 한다. 또한, 상기 이외의 방법에 의해서 정상/이상을 식별하는 것도 가능하다. 예컨대, 상기 방법과 반대의 방식으로 즉, 정상인 경우에는 시간에 따라 변하지 않는 신호를 출력하는 반면, 이상인 경우에는 시간에 따라 변하는 신호를 출력할 수도 있다. 그러나, 시간에 따라 변하는 신호가 출력될 수 없는 고장이 있을 수 있기 때문에, 상기한 바와 같이 "정상인 경우에 시간에 따라 변하는 신호를 출력하는" 방법을 채용함이 더 바람직하다.

상기한 바와 같이, 본 실시예에 따른 1칩 마이크로컴퓨터에는 내장된 자기 검사기능이 제공되며 또한 테스트 동작을 기동하는 수단 및 테스트 제어회로에 초기치를 설정하는 패턴발생수단을 갖는다.

상기 구성에 의하여, 내장 CPU로부터의 지령에 의해 내장된 자기 검사를 기동하여, 내장된 자기 검사의 종료 후의 검사결과를, 내장 CPU에서의 지령하에 1칩 마이크로컴퓨터 내부에 있는 기대치와 비교함으로써, 내장 CPU가 메모리 및 논리회로군의 스캔테스트의 결과에 대한 진단 및 기동을 제어할 수 있다.

〔실시예 2〕

본 발명의 다른 실시예에 대해 도3 및 도4를 참조하여 설명하면 다음과 같다. 또한, 설명의 편의상, 상기 실시예 1에 도시한 부재와 동일한 기능을 갖는 부재에는 동일한 부호를 부기하고 그 설명을 생략한다.

본 실시예에 따른 1칩 마이크로컴퓨터는 상기 실시예 1의 1칩 마이크로컴퓨터에서는 불가능하였던 CPU 자신의 스캔테스트를 가능하게 한다.

상기 실시예 1의 1칩 마이크로컴퓨터는 CPU 자신의 스캔테스트를 행하면, 다음과 같은 문제가 발생한다: (1) CPU는 메모리의 테스트의 진단을 할 수 없고, (2) CPU는 논리회로군의 스캔테스트를 진단할 수 없으며 (3) CPU는 자신의 스캔테스트를 진단할 수 없다. 따라서, 본 실시예에 따른 1칩 마이크로컴퓨터는, 내장된 자기 검사의 종료시, 검사결과를 1칩 마이크로컴퓨터의 외부로 출력하는 검사결과 출력기를 포함하여, 진단을 외부에서 행한다. 따라서, 본 실시예에 따른 1칩 마이크로컴퓨터에서는, 논리회로군 및 메모리의 내장된 자기 검사를 제어하는 내장 CPU 를 장착하여 자기 검사의 대상으로 할 수 있다.

도3에 도시한 바와 같이, 본 실시예에 따른 1칩 마이크로컴퓨터(30)는, 메모리(11), CPU(12), 논리회로군(13), 의사 난수발생기(14), 논리회로검사용 압축기(15), 패턴카운터(20), 패턴발생기(16), 메모리검사용 압축기(17), 기동 레지스터(18), 내장된 자기 검사 기동 패턴발생기(19), 단자군(21)으로 구성되고, 이에 부가하여, 검사결과 출력기(검사결과 출력회로)(31)를 포함한다. 또한, 상기 메모리(11), CPU(12), 논리회로군(13), 및 기동 레지스터(18)는 버스(32)를 통해 서로 접속된다.

여기서, 상기 메모리(11), CPU(12), 논리회로군(13), 의사 난수발생기(14), 논리회로검사용 압축기(15), 패턴카운터(20), 패턴발생기(16), 메모리검사용 압축기(17), 기동 레지스터(18), 내장된 자기 검사기동 패턴발생기(19), 및 단자군(21)은, 상기 실시예 1에서와 동일한 구성 및 기능을 갖는다.

또한, 상기 검사결과 출력기(31)는, 내장된 자기 검사의 종료후, 검사결과로서 논리회로검사용 전압기(15) 및 메모리검사용 압축기(17)의 값을 1칩 마이크로컴퓨터의 외부로 출력하기 위한 제어신호를 발생하며, 카운터회로를 포함한다.

이어서, 도4에 도시한 플로우 챠트를 참조하여, 상기 1칩 마이크로컴퓨터(30)의 내장된 자기 검사의 동작에 대해 설명한다.

공정 S21에서는, 1칩 마이크로컴퓨터(30)에 전원이 인가된 후, 초기화되어, 메모리(11)에 기억되어 있는 CPU(12)의 동작을 제어하는 프로그램에 따라, CPU(12)가 동작을 개시한다.

공정 S22(제3 처리)에서는, 내장된 자기 검사를 기동하기 위해, CPU(12)가 1칩 마이크로컴퓨터(30)의 어드레스 공간내에 배치되고 버스(32)를 통해 접속되어 있는 기동 레지스터(18)에, 어드레스신호(P12a) 및 기입 신호(P12w)(기입데이터 신호)를 출력하여 기동 레지스터(18)의 데이터 내용을 데이터 "1"로 설정한다.

공정 S23(제3 처리)에서는, 기동 레지스터(18)의 데이터 내용이 데이터 "1"로 설정되기 때문에, 기동 레지스터(18)는 내장된 자기 검사 기동 패턴발생기(19)로 기동설정신호(P18)를 출력한다. 따라서, 내장된 자기 검사 기동 패턴발생기(19)는 의사 난수발생기(14), 논리회로검사용 압축기(15), 패턴발생기(16), 및 메모리검사용 압축기(17)로 초기치 설정신호(P19i)를 출력하여, 소정 초기치로 각각 설정한다. 동시에, 기동설정신호(P18)가 CPU(12) 및 논리회로군(13)에도 입력되어CPU(12) 및 논리회로군(13)은 스캔테스트가 가능하게 된다.

공정 S24(제4 처리)에서는, 내장된 자기 검사 기동 패턴발생기(19)가 의사 난수발생기(14), 패턴발생기(16) 및 패턴카운터(20)로 검사개시 신호(P19s)를 출력하여, 내장된 자기 검사의 동작이 개시된다.

내장된 자기 검사의 동작이 개시되면, 종래의 장치와 동일하게, 의사 난수발생기(14)가 발생하는 테스트 패턴신호(P14)를 스캔테스트가 가능하게 된 CPU(12) 및 논리회로군(13)에 테스트 패턴으로 입력하고, CPU(12) 및 논리회로군(13)으로부터 출력되는 데이터신호(P12)(출력신호) 및 데이터신호(P13)를 논리회로검사용 압축기(15)로 압축하여 그 결과치를 CPU(12) 및 논리회로군(13)의 내장된 자기 검사의 결과치로 한다.

동시에, 패턴발생기(16)가 발생하는 테스트 패턴신호(P16)를 스캔테스트가 가능하게 된 메모리(11)에 테스트 패턴으로서 입력하고, 메모리(11)로부터 출력되는 데이터신호(P11)를 메모리검사용 압축기(17)로 압축하여 그 결과치를 메모리(11)의 내장된 자기 검사의 결과치로 한다.

공정 S25(제5 처리)에서는, 내장된 자기 검사의 실행종료후, 테스트 종료신호(P20)가 패턴카운터(20)로부터 논리회로검사용 압축기(15) 및 메모리검사용 압축기(17)로 입력되어 논리회로검사용 압축기(15) 및 메모리검사용 압축기(17)의 동작이 정지된다. 이 때, CPU(12) 및 논리회로군(13)의 테스트결과가 논리회로검사용 압축기(15)에, 메모리(11)의 테스트 결과가 메모리검사용 압축기(17)에 각각 기억된다. 이와 동시에, 테스트 종료신호(P20)가 패턴발생기(16) 및 의사난수발생기(14)에도 입력되어 상기 장치들 각각의 동작이 정지된다.

이와 동시에, 테스트 종료신호(P20)는 검사결과 출력기(31)에도 입력된다. 테스트 종료신호(P20)가 입력된 검사결과 출력기(31)는, 논리회로검사용 압축기(15) 및 메모리검사용 압축기(17)에 클록주기를 가진 출력클록신호(P31)를 입력한다. 따라서, 종래의 기술에서 설명한 바와 같이, 시프트 레지스터로 구성된 논리회로검사용 압축기(15) 및 메모리검사용 압축기(17)는 출력클록신호(P31)가 1주기입력될 때마다 1비트의 출력데이터 신호(Pout)(출력신호)를 출력선에 순차 출력한다. 또한, 이 출력선은 단자군들(21) 중 하나의 단자에 접속될 수도 있다. 또한, 내장된 자기 검사에 필요한 시간이 경과한 후, 상기 출력데이터 신호(Pout)를 기대치와 비교함으로써 고장의 유무를 판정한다.

상기한 바와 같이, 본 실시예에 따른 1칩 마이크로컴퓨터는 내장된 자기 검사기능을 포함하고, 테스트 동작을 기동하는 수단, 테스트 제어회로에 초기치를 설정하는 패턴발생수단 및 내장된 자기 검사의 결과를 1칩 마이크로컴퓨터의 외부로 출력하는 테스트결과 출력수단을 포함한다.

이 구성에 의해, 내장 CPU에서의 지령에 의해 내장된 자기 검사를 기동하고, 내장된 자기 검사의 종료후, 검사결과를 1칩 마이크로컴퓨터의 외부로 출력하여 외부에서 기대치와 비교함으로써, 내장 CPU를 내장된 자기 검사의 대상으로 할 수 있다.

〔실시예 3〕

본 발명의 또 다른 실시예에 대해 도5 및 도6을 참조하여 설명하면 다음과같다. 설명의 편의상, 상기 실시예 1에서 도시한 부재와 동일한 기능을 갖는 부재에는 동일한 부호를 부기하고 그 설명을 생략한다.

상기 실시예 2의 1칩 마이크로컴퓨터는, CPU 자신의 스캔테스트를 가능하게 하기 위해, 진단을 외부에서 한다. 대조적으로, 본 실시예에 따른 1칩 마이크로컴퓨터는, CPU 자신의 스캔테스트가 가능하고, CPU가 테스트결과를 진단하는 것이 가능하다.

구체적으로는, 본 실시예에 따른 1칩 마이크로컴퓨터는 내장 CPU를 초기화하는 리세트 발생기를 포함하고, 내장된 자기 검사의 종료후에 내장 CPU를 리세트하여 다시 메모리에 기억되어 있는 프로그램에 따라 CPU를 동작시킬 수 있다. 이 구성에 의해, 메모리, 논리회로군 및 CPU의 스캔테스트의 결과를 논리회로검사용 압축기(15) 및 메모리검사용 압축기(17)에 내장되어 있는 메모리에 기억시킨 후, 리세트 발생기에 의해 CPU를 리세트하여 CPU 자체에서 진단을 행할 수 있다.

도5에 도시한 바와 같이, 본 실시예에 따른 1칩 마이크로컴퓨터(50)는 메모리(11), CPU(12), 논리회로군(13), 의사 난수발생기(14), 논리회로검사용 압축기(15), 패턴카운터(20), 패턴발생기(16), 메모리검사용 압축기(17), 기동 레지스터(18), 내장된 자기 검사기동 패턴발생기(19) 및 단자군(21)으로 구성되고, 이에 부가하여, 리세트 발생기(리세트 회로)(51)를 포함한다. 또한, 상기 메모리(11), CPU(12), 논리회로군(13), 기동 레지스터(18), 논리회로검사용 압축기(15) 및 메모리검사용 압축기(17)는 버스(52)를 통해 서로 접속된다.

여기서, 상기 메모리(11), CPU(12), 논리회로군(13), 의사 난수발생기(14),논리회로검사용 압축기(15), 패턴카운터(20), 패턴발생기(16), 메모리검사용 압축기(17), 기동 레지스터(18), 내장된 자기 검사기동 패턴발생기(19) 및 단자군(21)은 상기 실시예 1에서와 동일한 구성 및 기능을 갖는다.

상기 리세트 발생기(51)는 내장된 자기 검사의 종료후 CPU(12)를 초기화하는 신호를 발생한다.

다음, 도6에 도시한 플로우 챠트를 참조하여, 상기 1칩 마이크로컴퓨터(50)의 내장된 자기 검사의 동작에 대해 설명한다.

공정 S31에서, 1칩 마이크로컴퓨터(50)에 전원이 인가된 후, 초기화되어, 메모리(11)에 기억되어 있는 CPU(12)의 동작을 제어하는 프로그램에 따라 CPU(12)가 동작을 개시한다.

공정 S32에서, CPU(12)는 1칩 마이크로컴퓨터(50)의 어드레스 공간내에 배치되고 BUS(52)를 통해 접속되어 있는 기동 레지스터(18)로 어드레스신호(P12a) 및 독출신호(P12r)를 출력하여, 기동 레지스터(18)의 내용을 확인한다. 기동 레지스터(18)의 내용은 공정 S31에서 데이터 "0"으로 초기화되고, CPU(12)는 기동 레지스터(18)의 내용이 데이터 "0"인 것을 확인하고 전원투입시에 초기화 되었음을 인식한다. 그후, 기동 레지스터(18)의 내용이 데이터 "0"(정상)이면, 시퀀스는 시공정 S33으로 이행한다. 한편, 기동 레지스터(18)의 내용이 데이터 "1"(이상)이면, 시퀀스는 시공정 S38로 이행한다.

공정 S33(제6 처리)에서는, 내장된 자기 검사를 기동하기 위해, CPU(12)가 1칩 마이크로컴퓨터(50)의 어드레스 공간내에 배치되고 버스(52)를 통해 접속되는기동 레지스터(18)에, 어드레스신호(P12a) 및 기입 신호(P12w)(기입데이터 신호)를 출력하여, 기동 레지스터(18)의 데이터 내용을 데이터 "1"로 설정한다.

공정 S34(제6 처리)에서는, 기동 레지스터(18)의 데이터 내용이 데이터 "1"로 설정됨으로써, 기동 레지스터(18)는 내장된 자기 검사 기동 패턴발생기(19)에 기동설정신호(P18)를 출력한다. 따라서, 내장된 자기 검사 기동 패턴발생기(19)는 의사 난수발생기(14), 논리회로검사용 압축기(15), 패턴발생기(16) 및 메모리검사용 압축기(17)로 초기치 설정신호(P19i)를 출력하여 소정 초기치로 각각 설정한다. 이와 동시에, 기동설정신호(P18)가 CPU(12) 및 논리회로군(13)에도 입력되어 CPU(12) 및 논리회로군(13)은 스캔테스트가 가능하게 된다.

공정 S35(제7 처리)에서는, 내장된 자기 검사 기동 패턴발생기(19)가, 의사 난수발생기(14), 패턴발생기(16) 및 패턴카운터(20)로 검사개시신호(P19s)를 출력하여 내장된 자기 검사의 동작이 개시된다.

내장된 자기 검사의 동작이 개시되면, 종래의 기술과 동일하게, 의사 난수발생기(14)가 발생하는 테스트 패턴신호(P14)를 스캔테스트가 가능하게 된 CPU(12) 및 논리회로군(13)에 테스트 패턴으로서 입력하고, CPU(12) 및 논리회로군(13)에서 출력되는 데이터신호(P13)를 논리회로검사용 압축기(15)로 압축하여, 그 결과치를 CPU(12) 및 논리회로군(13)의 내장된 자기 검사의 결과치로 한다.

동시에, 패턴발생기(16)가 메모리(11)에 테스트 패턴신호(P16)를 입력하고 메모리(11)로부터 출력되는 데이터신호(P11)를 메모리검사용 압축기(17)로 압축하여, 그 결과치를 메모리(11)의 내장된 자기 검사의 검사결과로 한다.

공정 S36(제8 처리)에서는, 내장된 자기 검사의 실행종료후, 테스트 종료신호(P20)가 패턴카운터(20)로부터 논리회로검사용 압축기(15) 및 메모리검사용 압축기(17)에 입력되어, 논리회로검사용 압축기(15) 및 메모리검사용 압축기(17)의 동작이 정지된다. 이 때, CPU(l2) 및 논리회로군(13)의 테스트결과가 논리회로검사용 압축기(15)에, 메모리(11)의 테스트결과가 메모리검사용 압축기(17)에 각각 기억된다. 이와 동시에, 테스트 종료신호(P20)가 패턴발생기(16) 및 의사 난수발생기(14)에도 입력되어 상기 장치들 각각의 동작이 정지된다.

이와 동시에, 테스트 종료신호(P20)는 리세트 발생기(51)에도 입력된다. 테스트 종료신호(P20)가 입력된 리세트 발생기(51)는 CPU(12)로 리세트신호(P51)를 출력하여 CPU(12)를 초기화한다.

공정 S37(제8 처리)에서는, CPU(12)가 초기화되어, 스캔테스트의 대상인 상태로부터 메모리(11)에 기억되어 있는 프로그램에 따라 동작하는 상태로 되돌아갈 수 있고, 동작을 재개할 수 있다. CPU(12)는 기동 레지스터(18)에 어드레스 신호(P12a) 및 독출신호(P12r)를 입력하여, 기동 레지스터(18)의 내용이 데이터 "1"인 것을 확인하고, 전원투입시의 초기화가 아니라, 내장된 자기 검사 종료후의 리세트발생기(51)의 리세트에 의해 초기화됨을 인식한다.

공정 S38(제8 처리)에서는, CPU(12)가 기동 레지스터(18)에 어드레스 신호(P12a) 및 기입 신호(P12w)(기입데이터 신호)를 버스(52)를 통해 입력함으로써, 기동 레지스터(18)의 내용을 데이터 "0"으로 설정한다.

공정 S39(제8 처리)에서는, CPU(12)가 1칩 마이크로컴퓨터(50)의 어드레스공간내에 배치되고 버스(52)를 통해 서로 접속되는 논리회로검사용 압축기(15) 및 메모리검사용 압축기(17)에, 어드레스신호(P12a) 및 독출신호(P12r)를 입력하고, 논리회로검사용 압축기(15) 및 메모리검사용 압축기(17)의 값을 버스(52)를 통해 독출한다.

공정 S40(제8 처리)에서는, CPU(12)가, 독출된 논리회로검사용 압축기(15)의 값 및 메모리검사용 압축기(17)의 값을 미리 메모리(11)에 기억되어 있는 기대치와 각각 비교하고 상기 비교의 결과를 진단한다. 이 경우에, 예컨대, 논리회로검사용 압축기(15)의 값 및 메모리검사용 압축기(17)의 값을 시리얼 통신으로써 1칩 마이크로컴퓨터(50)에서 외부로 출력하여, 1칩 마이크로컴퓨터(50)의 외부에서 기대치와 비교하여 결과진단을 할 수 있다.

공정 S41n 및 S41a에서는, 내장된 자기 검사에 필요한 시간의 경과후, 공정 S40에서의 진단결과를 단자군(21) 중 하나의 단자를 사용하여 출력하고, 이 단자를 1칩 마이크로컴퓨터(50)의 외부로부터 감시함으로써, 고장의 유무를 확인할 수 있다.

예컨대, 공정 S40에서 정상, 즉 고장이 존재하지 않는 것으로 진단된 경우에는, 진단결과를 출력하고 있는 단자로 시간에 따라 변하는 신호를 출력한다 (S41n). 한편, 공정 S40에서 이상, 즉 고장이 존재하는 것으로 진단된 경우에는, 진단결과를 출력하고 있는 단자로 시간에 따라 변하지 않는 신호를 출력한다(S41a).

여기서, 리세트의 동작에 이상이 발생한 경우에 대해 설명한다.

첫째로, 전원투입 직후의 리세트의 판별(S32)에 있어서, 예컨대 기동 레지스터(18)의 출력(기동설정 신호(P18))에 항상 상태가 "1"이고 "0"으로 변화할 수 없는 축퇴고장(degeneracy failure)이 존재하는 경우, 이상인 것으로 판별된다. 그 후, 공정 S33으로부터 공정 S37까지의 처리를 실행하지 않고 공정 S38로 이행한다. 따라서, 공정 S39에서 논리회로검사용 압축기(15) 및 메모리검사용 압축기(17)의 값을 독출하더라도, 다음 공정 S40에서 이상인 것으로 판별되기 때문에, 진단결과를 출력하고 있는 단자로부터 정상상태를 나타내는 신호(시간에 따라 변하는 신호)가 출력되지 않으며, 고장이 있다면 진단할 수 있다.

둘째로, 내장된 자기 검사종료 후의 리세트의 판별(S37)에 있어서, 예컨대 기동 레지스터(18)의 출력(기동설정신호 P18)에, 항상 상태가 "0" 이고 "1"로 변화할 수 없는 축퇴고장이 존재하는 경우, 공정 S37에서 이상인 것으로 판별된다. 그후, 시퀀스가 공정 S33으로 이행하기 때문에, 공정 S33으로부터 공정 S37까지에 루프가 형성된다. 공정 S41이 처리되지 않기 때문에, 진단결과를 출력하고 있는 단자로부터 정상 상태를 나타내는 신호(시간에 따라 변하는 신호)가 출력되지 않고, 이상을 나타내는 신호(시간에 따라 변하지 않는 신호)가 검출되어, 고장이 존재하면 진단할 수 있다.

상기한 바와 같이, 본 실시예에 따른 1칩 마이크로컴퓨터에는, 내장된 자기 검사기능이 제공되고, 또한테스트 동작을 기동하는 수단, 테스트 제어회로에 초기치를 설정하는 패턴발생수단 및 내장된 자기 검사의 종료후에 내장 CPU를 초기화하는 리세트 발생수단을 포함한다.

이 구성에 의해, 내장 CPU에서의 지령으로부터 내장된 자기 검사를 기동하고, 내장된 자기 검사의 종료후, 내장된 자기 검사의 대상인 회로구성으로부터 동작이 시프트되고, 다시 CPU의 동작을 제어하는 프로그램이 기억된 메모리에 따라 동작을 개시할 수 있다. 따라서, 상기 1칩 마이크로컴퓨터는 CPU 자신의 스캔테스트가 가능하고, 테스트결과의 진단도 CPU에서 할 수 있다.

〔실시예 4〕

본 발명의 또 다른 실시예에 대해 도7 내지 도9를 참조하여 설명하면 다음과 같다. 또한, 설명의 편의상, 상기 실시예 1 내지 실시예 3에서 도시한 부재와 동일한 기능을 갖는 부재에는 동일한 부호를 부기하고 그 설명을 생략한다.

도7에 도시한 바와 같이, 본 실시예에 따른 1칩 마이크로컴퓨터(70)는, 메모리(11), CPU(12), 논리회로군(13), 의사 난수발생기(14), 논리회로검사용 압축기(15), 패턴카운터(20), 패턴발생기(16), 메모리검사용 압축기(17), 테스트회로(71), 단자 스위칭 회로(단자 스위칭 수단)(73) 및 단자군(21)으로 구성된다. 또한, 상기 메모리(11), CPU(12), 논리회로군(13), 회로검사용 압축기(15) 및 메모리검사용 압축기(17)는 버스(72)를 통해 서로 접속된다.

상기 메모리(11), CPU(12), 논리회로군(13), 의사 난수발생기(14), 논리회로검사용 압축기(15), 패턴카운터(20), 패턴발생기(16), 메모리검사용 압축기(17) 및 단자군(21)은, 전술한 종래의 기술에서와 동일한 구성 및 기능을 갖고, 실시예 1에서도 설명되었기 때문에 여기서는 그의 설명을 생략한다.

또한, 상기 테스트회로(71)는 IEEE 1149.1 기준에 따른 JTAG 회로이고, 전술한 종래의 기술에서와 동일한 구성 및 기능을 갖기 때문에, 여기서는 그의 설명을 생략한다.

또한, 의사 난수발생기(14), 논리회로검사용 압축기(15), 패턴발생기(16), 메모리검사용 압축기(17) 및 패턴카운터(20)가 자기 검사제어회로에 대응한다. 또한, 테스트회로(71)가 자기 검사 기동회로에 대응한다.

상기 단자 스위칭 회로(73)는 테스트회로(71)와의 테스트용 입출력 신호군(자기 검사용 신호군)(P7l) 또는 사양의 입출력 신호군(사양의 신호군)(P70) 중 어느 하나를 단자군(21)으로 접속하도록 제어한다. 또한, 입출력 신호군(P70)은 1칩 마이크로컴퓨터(70)의 통상의 기능을 실현하기 위해, 단자군(21)으로 접속할 필요가 있는 신호군으로서 작용한다.

여기서, 도8 및 도9을 참조하여, 상기 단자 스위칭 회로(73)의 두가지 구체적인 구성을 설명한다.

(1) 특별한 전위를 갖는 신호를 검출하는 구성(전압검출방법)

도8에 도시한 바와 같이, 단자 스위칭 회로(73)는 특별전압 검출회로(73a) 및 선택회로(73b)를 포함한다.

상기 특별전압 검출회로(73a)는 단자군(21)의 소정의 단자를 통해 신호군 간의 스위칭을 지시하고 동작전압 이외의 특별한 전위의 신호의 입력을 검출한다. 즉, 특별전압 검출회로(73a)는 특별한 전위의 신호의 입력을 검출하는 경우, 특별전압 검출신호(P73a)를 데이터 "0"으로부터 데이터 "1"로 변경하여, 그 신호를 선택회로(73b)로 전달한다.

여기서, 특별전압 검출회로(73a)가 검출하는 특별한 전위를 갖는 신호에 대해서는, 사양에 따른 동작과 식별이 가능한 한 어떤 신호가 사용되어도 좋다. 또한, 이 신호는 단자군(21)의 1개 또는 복수개의 단자를 통해 입력될 수 있다.

상기 선택회로(73b)에는 입출력 신호군(P70) 및 테스트용 입출력신호군(P71)이 접속되고, 또한 특별전압 검출신호(P73a)와 접속된다. 그리고, 선택회로(73b)는 특별전압 검출신호(P73a)가 데이터 "0"일 때, 단자군(21)에 입출력 신호군(P70)을 접속하고, 특별전압 검출신호(P73a)가 데이터 "0"으로부터 데이터 "1"로 변경되었을 때, 사양의 단자군(21)으로 테스트회로(71)의 테스트용 입출력신호군(P71)을 접속한다. 즉, 선택회로(73b)는 특별전압 검출신호(P73a)에 따라, 사양의 단자군(21)으로 접속되는 신호를 입출력신호군(P70)과 테스트용 입출력신호군(P71) 간에 스위칭하여 인터페이스를 형성한다.

(2) 명령을 검출하는 구성(명령검출방법)

또한, 도9에 도시한 바와 같이, 단자 스위칭 회로(73)는 상기 특별전압 검출회로(73a) 대신 명령검출회로(73c)가 제공될 수도 있다.

상기 명령검출회로(73c)는 단자군(21)의 소정의 단자를 통해 신호군들 사이의 스위칭을 지시하는 소정 명령의 입력을 검출한다. 즉, 명령검출회로(73c)는 특정한 명령의 입력을 검출한 경우, 명령검출신호(P73c)를 데이터 "0"으로부터 데이터 "1"로 변경하여, 그 신호를 선택회로(73a)로 전달한다.

여기서, 명령검출회로(73c)가 검출하는 특정한 명령에 대해서는, 사양에 따른 동작을 위한 명령과 식별이 가능하다면 어떤 명령도 사용될 수 있다. 또한, 이명령은 단자군(21)의 1개 또는 복수개의 단자로부터 입력될 수 있다.

상기 선택회로(73b)는 입출력 신호군(P70) 및 테스트회로(71)의 테스트용 입출력 신호군(P71)으로 접속되고, 또한, 명령검출신호(P73c)로 접속된다. 그리고, 선택회로(73b)는 명령검출신호(P73c)가 데이터 "0"일 때, 단자군(21)로 입출력신호군(P70)을 접속하고, 명령검출신호(P73c)가 데이터 "0"으로부터 데이터 "1"로 변경되었을 때, 단자군(21)으로 테스트회로(71)의 테스트용 입출력신호군(P71)을 접속한다. 즉, 선택회로(73b)는 명령검출신호(P73c)에 따라, 입출력신호군(P70)과 테스트용 입출력신호군(P71) 사이의 단자군(21)으로 접속되도록 신호를 변경함으로써, 인터페이스를 형성한다.

단자 스위칭 회로(73)에는 상기 구성 중 어느 하나의 구성이 제공되어, 테스트시에만 테스트회로(71)가 외부로부터 직접 제어가능해지기 때문에, 전용의 테스트 단자를 사용하지 않고 내장된 자기 검사를 실행할 수 있다.

또한, 상기 단자 스위칭 회로(73)에 의해 단자군(21)으로부터 테스트용 입출력신호군(P71)이 인터페이스된 경우, 단자군(21)으로부터 IEEE 1149.1 기준에 따라 TDI 신호, TDO 신호, TCK 신호 및 TMS 신호가 테스트회로(71)로 입출력된다. 따라서, 이들의 신호가 단자군(21)의 각 단자로 입출력되면, 종래의 기술에서 설명한 바와 같이, 자기 검사를 실행하도록 다음 동작이 행하여진다.

즉, TCK 신호로 샘플링된 TDI 신호로부터의 명령 및 부속의 데이터에 따라, 의사 난수발생기(14), 패턴발생기(16), 논리회로검사용 압축기(15) 및 메모리검사용 압축기(17)가 초기 상태로 설정되고, 내장된 자기 검사를 기동한다(제9 처리).

내장된 자기 검사가 기동되면, 의사 난수발생기(14)가 발생하는 신호(P14)가 스캔테스트가 가능하게 된 CPU(12) 및 논리회로군(13)에 입력된다. 그 후, CPU(12) 및 논리회로군(13)으로부터 출력되는 데이터신호(P12, P13)를 논리회로검사용 압축기(15)로 압축하여, 그 결과치를 논리회로군(13)의 내장된 자기 검사의 결과치로 한다. 이와 동시에, 패턴발생기(16)가 메모리(11)에 테스트 패턴신호(P16)를 입력하고, 메모리(11)가 출력하는 데이터신호(P11)를 메모리검사용 압축기(17)로 압축하여, 그 결과치를 메모리(11)의 내장된 자기 검사의 결과치로 한다(제10 처리).

내장된 자기 검사의 종료후, 패턴카운터(20)에 의해, 논리회로검사용 압축기(15) 및 메모리검사용 압축기(17)의 동작이 정지되고, TCK 신호로부터 샘플링된 TDI 신호로부터의 명령과 부속 데이터에 따라, CPU(12) 및 논리회로군(13)의 내장된 자기 검사의 검사결과와 메모리(11)의 내장된 자기 검사의 검사결과를 TCK 신호에 동기하여 TDO 신호로 할당된 단자를 통해 출력하여, 1칩 마이크로컴퓨터(70)의 외부에서 기대치와 비교하여 판정을 행한다.

이 때, 1칩 마이크로컴퓨터(70)는 단자 스위칭 회로(73)를 사용하여, 자기 검사시에는 테스트용 입출력신호군(P71)을 입출력하고 반면에 통상 사용시에는 입출력신호군(P70)을 입출력하도록, 단자군(21)을 통과하는 신호군을 스위칭하는 처리를 행한다(제11 처리).

상기한 바와 같이, 1칩 마이크로컴퓨터(70)는 신호군을 스위칭하는 단자 스위칭 회로(73)를 포함하기 때문에, 자기 검사를 위한 단자를 단자군(21)에 부가할 필요가 없다. 따라서, 단자수를 증가시키지 않고, IEEE 1149.1 기준에 따른 표준구성을 사용함으로써 내장된 자기 검사를 행하는 것이 가능해진다.

또한, 테스트회로(71)(JTAG 회로)의 제어신호를 사용하여 외부에서 내장된 자기 검사를 기동하고, 외부에서 결과진단을 할 수 있기 때문에, CPU(12)자신의 스캔테스트 및 그 결과진단이 가능해진다.

또한, 테스트회로(71)는 표준 규격에 따라 표준화된 회로이기 때문에, 상기 회로를 응용하여 1칩 마이크로컴퓨터의 설계 및 개발 기간을 단축할 수 있다.

〔실시예 5〕 ,

본 발명의 또 다른 실시예에 대해 도10 및 도11을 참조하여 설명하면 다음과 같다. 또한, 설명의 편의상, 상기 실시예 1 내지 실시예 4에서 도시한 부재와 동일한 기능을 갖는 부재에는 동일한 부호를 부기하고 그 설명을 생략한다.

본 실시예에서는, 상기 실시예 4에서 설명한 1칩 마이크로컴퓨터(70)를 탑재한 IC 카드에 대해 설명한다.

도10에 도시한 바와 같이, 본 실시예에 따른 IC 카드(1)는 상기 1칩 마이크로컴퓨터(70)(도7)를 탑재하고, 1칩 마이크로컴퓨터(70) 및 외부 사이의 인터페이스로서 작용하는 단자군(21)이 설치된다.

상기 단자군(21)은, 통상, IC 카드(1)가 실제로 사용될 때, 도10에 도시한 바와 같은 ISO 7816에 규정된 단자기능을 포함한다. 즉, 단자군(21)의 각 단자는, VDD, GND, VPP, RFU1, RST, I/O, CLK 및 RFU2의 신호를 각각 인터페이스한다.

이어서, 도11은 상기 IC 카드(1)가 내장된 자기 검사를 행할 때의 상태를 나타낸다. IC 카드(1)는, 내장된 자기 검사시, 단자군(21) 중 테스트에 사용하는 단자를 통해 테스터(90)에 접속된다.

실시예 4에 도시한 바와 같이, 1칩 마이크로컴퓨터(70)는 단자 스위칭 회로(73)를 포함하여, 단자군(21)을 통해 인터페이스하는 신호를 입출력신호군(P70) 및 테스트용 입출력신호군(P71) 사이에서 선택적으로 스위칭할 수 있다. 따라서, IC 카드(1)의 입출력신호군(P70)과 테스트회로(71)의 테스트용 입출력신호군(P71)을 대응시킬 수 있다. 즉, 예컨대, JTAG 회로인 테스트회로(71)의 TDI 단자를 IC 카드(1)의 RFU1 단자에 대응시키는 반면에, TDO 단자를 I/O 단자에, TCK 단자를 CLK 단자에, TMS 단자를 RFU2 단자에 대응시켜, 각각의 단자를 공유시킬 수 있다.

단자의 스위칭, 즉, 입출력신호군(P70)과 테스트용 입출력신호군(P71)을 스위칭하기 위해, IC 카드(1)의 외부에서 스위칭 지시가 주어진다. 구체적으로, 사양에 따라 세트된 동작전압 이외의 특별한 전위를 검출하는 전압검출방법(도8)의 경우, 스위칭 동작을 지시하는 전압을 VPP 단자를 통해 입력한다. 또한, 특정한 명령의 입력을 검출하는 명령검출방법(도9)의 경우, 스위칭 동작을 지시하는 명령을 I/0 단자를 통해 입력하고, 단자가 스위칭된 후에 I/O 단자로부터 TDO 신호를 출력한다. 또한, 이들의 전압 또는 명령은 테스터(90)를 사용하여 입력할 수 있다.

상기한 바와 같이, 본 실시예에 따른 IC 카드(1)는, 단자군(21)의 단자 기능을 스위칭함으로써, 테스트시 JTAG 회로(테스트회로(71))의 TDI, TDO, TCK 및 TMS 신호를 외부단자로 인터페이스할 수 있다. 따라서, 탑재한 1칩 마이크로컴퓨터(70)의 내장된 자기 검사의 기동 및 결과의 진단을 외부의 테스터(90)를 사용하여 행하는 것이 가능해진다.

상기한 바와 같이, 본 발명의 1칩 마이크로컴퓨터에는, 각각 버스로 접속된, CPU, CPU의 동작을 제어하는 프로그램이 기억된 메모리 및 논리회로군이 제공되고, 또한, 상기 CPU, 논리회로군 및 메모리로 각각 테스트 패턴을 입력하고, 각각의 출력신호를 검출하는 자기 검사제어회로, 상기 자기 검사제어회로의 초기치를 설정하고, 상기 자기 검사제어회로를 기동하는 자기 검사 기동회로 및 동일한 단자군을 통해 입출력되는 자기 검사용 신호군 및 사양에 따른 신호군을 스위칭하는 단자 스위칭 수단을 포함한다.

또한, 본 발명의 1칩 마이크로컴퓨터의 제어방법은, 각각 버스로 접속된, CPU, CPU의 동작을 제어하는 프로그램이 기억된 메모리 및 논리 회로군이 제공된 1칩 마이크로컴퓨터의 제어방법으로서: 자기 검사제어회로의 초기치를 설정하여 상기 자기 검사제어회로를 기동하는 단계(제9 처리), 상기 자기 검사제어회로에 의해 상기 CPU, 논리회로군 및 메모리에 각각 테스트 패턴을 입력하여 각각의 출력신호를 검출하는 단계(제10 처리) 및 자기 검사시에는 자기 검사용 신호군을 입출력하고, 통상 사용시에는 사양에 따른 신호군을 입출력하도록 단자군을 통과하는 신호군을 스위칭하는 단계(제11 처리)를 포함한다.

상기 구성 또는 방법에 의해, CPU에서의 지령에 따라, 내장된 자기 검사를 기동하고(자기 검사기동회로, 제9 처리), CPU, 논리회로군 및 메모리의 출력신호를 검출할 수 있다(자기 검사제어회로, 제10 처리). 그리고 자기 검사시에는 자기 검사용 신호군을 입출력하고, 통상 사용시에는 사양에 따른 신호군을 입출력하도록 단자군을 통과하는 신호군을 스위칭할 수 있다(단자 스위칭 수단, 제11 처리).

따라서, 사양에 따른 단자수를 증가시키지 않고, 내장된 자기 검사를 실행할 수 있다. 즉, 종래 필요하던 복수의 전용 테스트단자를 사용하지 않고, 또한 외부에서 복잡한 제어를 하지 않고, 내장된 자기 검사를 실행하는 것이 가능해진다.

따라서, 상기 구성 또는 방법에 의하면, 1칩 마이크로컴퓨터의 단자수 증가의 문제를 해결할 수 있기 때문에, 예컨대 IC 카드와 같이 단자수가 적은 1칩 마이크로컴퓨터에 있어서도 내장된 자기 검사를 실용화할 수 있다. 또한, 논리회로군 및 메모리의 결과진단에 부가하여, 종래 장치에서 실행하기 곤란하던 CPU 자신의 결과진단을 행할 수 있다. 또한, 이들 진단을, 전혀 외부 검사장치를 사용하지 않고 1칩 마이크로컴퓨터 자체에서 실행할 수 있다.

본 발명의 1칩 마이크로컴퓨터는, 상기 자기 검사 기동회로가 IEEE 1149.1 규격에 따른 테스트회로에 의한 구성일 수도 있다.

상기 구성에 의해, 1칩 마이크로컴퓨터의 자기 검사제어회로를 기동하는 자기 검사기동회로로서, IEEE 1149.1 규격에 따른 테스트회로(JTAG 회로)를 사용할 수 있다.

JTAG 회로의 제어신호를 사용하여 외부에서 내장된 자기 검사를 기동하고, 외부에서 결과진단을 행하기 때문에, CPU 자신의 스캔테스트 및 그 결과진단이 가능해진다. 또한, 표준 규격에 따른 JTAG 회로를 테스트회로에 채용하기 때문에, 1칩 마이크로컴퓨터의 설계 및 개발기간을 단축할 수 있다. 또한, JTAG 회로에 부가하여 상기 단자 스위칭 수단을 포함함으로써, 사양에 따른 단자수를 증가시키지 않고, 표준 규격에 따른 구성 및 방법으로 내장된 자기 검사를 실행하는 것이 가능해진다.

또한, 본 발명의 1칩 마이크로컴퓨터는, 상기 단자 스위칭 수단에 상기 단자군의 소정의 단자에 입력되는 상기 신호군 간의 스위칭을 지시하는 소정 전위를 검출하는 특별전압 검출회로가 제공될 수 있다.

상기 구성에 의해, 특별전압 검출회로가 소정 전위를 검출하였을 때, 단자 스위칭 수단이 신호군들 사이에서 스위칭할 수 있기 때문에, 자기 검사 기동회로를 외부에서 직접 제어하는 것이 가능해진다. 즉, 단자기능의 스위칭을 위해, 새로운 전용단자를 마련할 필요가 없고, 공유 단자군의 단자기능을 1칩 마이크로컴퓨터의 소정 단자로 입력하는 전위에 의해 외부에서 제어할 수 있다.

본 발명의 1칩 마이크로컴퓨터는, 상기 단자 스위칭 수단에 상기 단자군의 소정 단자로 입력된 상기 신호군 간의 스위칭을 지시하는 명령을 검출하는 명령검출회로가 제공될 수 있다.

상기 구성에 의해, 명령검출회로가 소정 명령을 검출하였을 때, 단자 스위칭 수단이 신호군 사이에서 스위칭할 수 있기 때문에, 자기 검사 기동회로를 외부로부터 직접 제어하는 것이 가능해진다. 즉, 단자기능을 스위칭하기 위해, 새로운 전용단자를 마련하지 않고, 공유 단자군의 단자기능을 1칩 마이크로컴퓨터의 소정의 단자로 입력하는 명령에 의해 외부에서 제어할 수 있다.

본 발명의 상세한 설명에서의 구체적인 실시예는, 어디까지나 본 발명의 기술내용을 밝히는 것으로, 그와 같은 구체예로만 한정하여 협의로 해석할 것이 아니라, 본 발명의 정신과 다음에 기재하는 특허청구범위 내에서, 여러가지로 변경하여 실시할 수 있다.

Claims

CPU;

상기 CPU의 동작을 제어하는 프로그램이 기억된 메모리;

논리회로군;

상기 CPU의 지령에 따라, 상기 논리회로군 및 메모리에 각각 테스트 패턴을 입력하고, 각각의 출력신호를 검출하는 자기 검사 제어회로(self-test control circuit); 및

상기 CPU의 지령에 따라, 상기 자기 검사 제어회로에 초기치를 설정하고, 상기 자기 검사 제어회로를 기동하는 자기 검사 기동회로를 포함하는 1칩 마이크로컴퓨터.
제1항에 있어서, 상기 CPU는, 상기 자기 검사 제어회로에서 검출된 상기 논리회로군 및 메모리의 출력신호와, 상기 메모리에 기억되어 있는 기대치를 비교하고, 상기 논리회로군 및 메모리의 자기 검사의 진단을 행하는 1칩 마이크로컴퓨터.
제2항에 있어서, 상기 CPU는, 통상 사용시에 사양(specification)의 신호군을 입출력하기 위한 사양의 단자군의 단자를 통해, 상기 진단결과를 외부로 출력하는 1칩 마이크로컴퓨터.
제1항에 있어서, 상기 CPU는, 통상 사용시에 사양의 신호군을 입출력하기 위한 사양의 단자군의 단자를 통해, 상기 자기 검사 제어회로에서 검출된 상기 논리회로군 및 메모리의 출력신호를 외부로 출력하는 1칩 마이크로컴퓨터.
제1항에 있어서, 상기 자기 검사 제어회로는, 상기 CPU의 지령에 따라, 상기 논리회로군과 메모리는 물론 상기 CPU에도 테스트 패턴을 입력하여 출력신호를 검출하는 1칩 마이크로컴퓨터.
제5항에 있어서, 상기 자기 검사 제어회로에서 검출된 상기 CPU, 논리회로군 및 메모리의 출력신호를 외부로 출력하는 검사결과 출력회로를 더 포함하는 1칩 마이크로컴퓨터.
제6항에 있어서, 상기 검사결과 출력회로는, 통상 사용시에 사양의 신호군을 입출력하기 위한 사양의 단자군의 단자를 통해, 상기 CPU, 논리회로군 및 메모리의 출력신호를 외부로 출력하는 1칩 마이크로컴퓨터.
제5항에 있어서, 상기 자기 검사 제어회로에 의해 상기 CPU, 논리회로군 및 메모리의 출력신호를 검출한 후, 상기 CPU를 리세트하고, 상기 CPU, 논리회로군 및 메모리를 상기 출력신호에 따라 진단하는 프로그램을 상기 CPU에 실행시키는 리세트회로를 더 포함하는 1칩 마이크로컴퓨터.
제8항에 있어서, 상기 CPU는, 리세트되었을 때, 그 리세트가 전원 인가시의 초기화인 지, 또는 내장 자기 검사 종료 후의 상기 리세트회로에 의한 초기화인 지를 판별하는 1칩 마이크로컴퓨터.
제9항에 있어서, 상기 CPU는, 통상 사용시에 사양의 신호군을 입출력하기 위해 사용되는 사양의 단자군의 단자를 통해, 상기 진단결과를 외부로 출력하는 1칩 마이크로컴퓨터.
제9항에 있어서, 상기 CPU는, 통상 사용시에 사양의 신호군을 입출력하기 위해 사용되는 사양의 단자군의 단자를 통해, 상기 CPU, 논리회로군 및 메모리의 출력신호를 외부로 출력하는 1칩 마이크로컴퓨터.
제1항에 있어서, 상기 자기 검사 기동회로는, 상기 자기 검사 제어회로를 기동하는 래치회로인 기동 레지스터를 포함하는 1칩 마이크로컴퓨터.
제1항에 있어서, 상기 자기 검사 기동회로는, 상기 자기 검사 제어회로에서, 발생된 초기치의 패턴을 설정하는 카운터회로인 내장 자기 검사 기동 패턴발생기를 포함하는 1칩 마이크로컴퓨터.
CPU;

상기 CPU의 동작을 제어하는 프로그램이 기억된 메모리;

논리회로군;

상기 CPU, 논리회로군 및 메모리에 각각 테스트 패턴을 입력하고, 각각의 출력신호를 검출하는 자기 검사 제어회로;

상기 자기 검사 제어회로에 초기치를 설정하고, 상기 자기 검사 제어회로를 기동하는 자기 검사 기동회로; 및

동일한 단자군을 통해 입출력되는 자기 검사용신호군 및 사양의 신호군을 스위칭하는 단자 스위칭 사양을 포함하는 1칩 마이크로컴퓨터.
제14항에 있어서, 상기 자기 검사 기동회로는 IEEE 1149.1 규격에 준거한 테스트회로인 1칩 마이크로컴퓨터.
제14항에 있어서, 상기 단자 스위칭 수단은, 상기 단자군의 소정의 단자에 입력된, 상기 신호군의 스위칭을 지시하는 소정의 전위를 검출하는 특별전압 검출회로를 포함하는 1칩 마이크로컴퓨터.
제14항에 있어서, 상기 단자 스위칭 수단은, 상기 단자군의 소정의 단자에 입력된, 상기 신호군의 스위칭을 지시하는 명령을 검출하는 명령검출회로를 포함하는 1칩 마이크로컴퓨터.
CPU, 상기 CPU의 동작을 제어하는 프로그램이 기억된 메모리 및 논리회로군을 포함하는 1칩 마이크로컴퓨터의 제어방법으로서,

상기 CPU의 지령에 따라, 자기 검사 제어회로에 초기치를 설정하여 상기 자기 검사 제어회로를 기동하는 처리; 및

상기 CPU의 지령에 따라, 상기 자기 검사 제어회로에 의해, 상기 논리회로군 및 메모리에 각각 테스트 패턴을 입력하고, 각각의 출력신호를 검출하는 처리를 포함하는 1칩 마이크로컴퓨터의 제어방법.
제18항에 있어서, 상기 CPU에 의해, 상기 자기 검사 제어회로에서 검출된 상기 논리회로군 및 메모리의 출력신호와, 상기 메모리에 기억되어 있는 기대치를 비교하고, 상기 논리회로군 및 메모리의 자기 검사의 진단을 행하는 처리를 더 포함하는 1칩 마이크로컴퓨터의 제어방법.
제19항에 있어서, 상기 CPU에 의해, 통상 사용시에 사양의 신호군을 입출력하기 위한 사양의 단자군의 단자를 통해, 상기 진단결과를 외부로 출력하는 처리를 더 포함하는 1칩 마이크로컴퓨터의 제어방법.
제18항에 있어서, 상기 CPU에 의해, 통상 사용시에 사양의 신호군을 입출력하기 위한 사양의 단자군의 단자를 통해, 상기 자기 검사 제어회로에서 검출된 상기 논리회로군 및 메모리의 출력신호를 외부로 출력하는 처리; 및

외부에서, 상기 출력신호를 각각의 기대치와 비교하고, 상기 논리회로군 및 메모리의 자기 검사의 진단을 하는 처리를 더 포함하는 1칩 마이크로컴퓨터의 제어방법.
CPU, 상기 CPU의 동작을 제어하는 프로그램이 기억된 메모리 및 논리회로군을 포함하는 1칩 마이크로컴퓨터의 제어방법으로서,

상기 CPU의 지령에 따라, 자기 검사 제어회로에 초기치를 설정하고, 상기 자기 검사 제어회로를 기동하는 처리;

상기 CPU의 지령에 따라, 상기 자기 검사 제어회로에 의해, 상기 CPU, 논리회로군 및 메모리에 각각 테스트 패턴을 입력하고, 각각의 출력신호를 검출하는 처스텝; 및

상기 자기 검사 제어회로에서 검출된 상기 CPU, 논리회로군 및 메모리의 출력신호를 외부로 출력하는 처리를 포함하는 1칩 마이크로컴퓨터의 제어방법.
제22항에 있어서, 상기 출력신호를 외부로 출력하는 처리에서, 통상 사용시에 사양의 신호군을 입출력하기 위한 사양의 단자군의 단자를 통해, 상기 CPU, 논리회로군 및 메모리의 출력신호를 외부로 출력하는 처리를 더 포함하는 1칩 마이크로컴퓨터의 제어방법.
제23항에 있어서, 외부에서, 상기 출력신호를 각각의 기대치와 비교하여, 상기 CPU, 논리회로군 및 메모리의 자기 검사의 진단을 행하는 처리를 더 포함하는 1칩 마이크로컴퓨터의 제어방법.
CPU, 상기 CPU의 동작을 제어하는 프로그램이 기억된 메모리 및 논리회로군을 포함하는 1칩 마이크로컴퓨터의 제어방법으로서,

상기 CPU의 지령에 따라, 자기 검사 제어회로에 초기치를 설정하고, 상기 자기 검사 제어회로를 기동하는 처리;

상기 자기 검사 제어회로에 의해, 상기 CPU, 논리회로군 및 메모리에 각각 테스트 패턴을 입력하고, 각각의 출력신호를 검출하는 처리; 및

상기 CPU의 지령에 따라, 상기 자기 검사 제어회로에 의해 상기 CPU, 논리회로군 및 메모리의 출력신호를 검출한 후, 상기 CPU를 리세트하여, 상기 CPU, 논리회로군 및 메모리를 상기 출력신호에 따라 진단하는 프로그램을 상기 CPU에 실행시키는 처리를 포함하는 1칩 마이크로컴퓨터의 제어방법.
제25항에 있어서, 리세트되었을 때, 전원 인가시의 초기화인 지, 내장 자기 검사 종료 후의 초기화인 지를 판별하는 처리를 포함하는 1칩 마이크로컴퓨터의 제어방법.
제25항에 있어서, 상기 CPU에 의해, 통상 사용시에 사양의 신호군을 입출력하기 위한 사양의 단자군의 단자를 통해, 상기 진단결과를 외부로 출력하는 처리를 더 포함하는 1칩 마이크로컴퓨터의 제어방법.
제25항에 있어서, 상기 CPU에 의해, 통상 사용시에 사양의 신호군을 입출력하기 위한 사양의 단자군의 단자를 통해, 상기 자기 검사 제어회로에서 검출된 상기 CPU, 논리회로군 및 메모리의 출력신호를 외부로 출력하는 처리; 및

외부에서, 상기 출력신호를 각각의 기대치와 비교하고, 상기 CPU, 논리회로군 및 메모리의 자기 검사의 진단을 행하는 처리를 더 포함하는 1칩 마이크로컴퓨터의 제어방법.
CPU, 상기 CPU의 동작을 제어하는 프로그램이 기억된 메모리, 및 논리회로군을 포함하는 1칩 마이크로컴퓨터의 제어방법으로서,

자기 검사 제어회로에 초기치를 설정하고, 상기 자기 검사 제어회로를 기동하는 처리;

상기 자기 검사 제어회로에 의해, 상기 CPU, 논리회로군 및 메모리에 각각 테스트 패턴을 입력하고, 각각의 출력신호를 검출하는 처리; 및

자기 검사시에는 자기 검사용신호군을 입출력하고, 통상 사용시에는 사양의 신호군을 입출력하도록, 단자군을 통과하는 신호군을 스위칭하는 처리를 포함하는 1칩 마이크로컴퓨터의 제어방법.
CPU;

상기 CPU의 동작을 제어하는 프로그램이 기억된 메모리

논리회로군;

상기 CPU의 지령에 따라, 상기 논리회로군 및 메모리에 각각 테스트 패턴을 입력하고, 각각의 출력신호를 검출하는 자기 검사 제어회로; 및

상기 CPU의 지령에 따라, 상기 자기 검사 제어회로에 초기치를 설정하고, 상기 자기 검사 제어회로를 기동하는 자기 검사 기동회로를 포함하는 1칩 마이크로컴퓨터를 탑재한 IC 카드.
CPU;

상기 CPU의 동작을 제어하는 프로그램이 기억된 메모리;

논리회로군;

상기 CPU의 지령에 따라, 상기 CPU, 논리회로군 및 메모리에 각각 테스트 패턴을 입력하고, 각각의 출력신호를 검출하는 자기 검사 제어회로,

상기 CPU의 지령에 따라, 상기 자기 검사 제어회로에 초기치를 설정하고, 상기 자기 검사 제어회로를 기동하는 자기 검사 기동회로; 및

상기 자기 검사 제어회로에서 검출된 상기 CPU, 논리회로군 및 메모리의 출력신호를 외부로 출력하는 검사결과 출력회로를 포함하는 1칩 마이크로컴퓨터를 탑재한 IC 카드.
CPU;

상기 CPU의 동작을 제어하는 프로그램이 기억된 메모리;

논리회로군;

상기 CPU의 지령에 따라, 상기 CPU, 논리회로군 및 메모리에 각각 테스트 패턴을 입력하고, 각각의 출력신호를 검출하는 자기 검사 제어회로;

상기 CPU의 지령에 따라, 상기 자기 검사 제어회로에 초기치를 설정하고, 상기 자기 검사 제어회로를 기동하는 자기 검사 기동회로; 및

상기 자기 검사 제어회로에 의해 상기 CPU, 논리회로군 및 메모리의 출력신호를 검출한 후, 상기 CPU를 리세트하여, 상기 CPU, 논리회로군 및 메모리를 상기 출력신호에 따라 진단하는 프로그램을 상기 CPU에 실행시키는 리세트회로를 포함하는 1칩 마이크로컴퓨터를 탑재한 IC 카드.
CPU;

상기 CPU의 동작을 제어하는 프로그램이 기억된 메모리;

논리회로군;

상기 CPU, 논리회로군 및 메모리에 각각 테스트 패턴을 입력하고, 각각의 출력신호를 검출하는 자기 검사 제어회로;

상기 자기 검사 제어회로에 초기치를 설정하고, 상기 자기 검사 제어회로를 기동하는 자기 검사 기동회로; 및

동일한 단자군을 통해 입출력되는 자기 검사용신호군 및 사양의 신호군을 스위칭하는 단자 스위칭 사양을 포함하는 1칩 마이크로컴퓨터를 탑재한 IC 카드.
제33항에 있어서, 통상 사용시에 사양의 신호군을 입출력하는 사양의 단자군을 포함하고,

자기 검사시에는 자기 검사용 신호군을 입출력하기 위해 상기 단자군의 단자가 사용되는 IC 카드.