TW452655B - One-chip microcomputer and control method thereof as well as an IC card having such a one-chip microcomputer - Google Patents

One-chip microcomputer and control method thereof as well as an IC card having such a one-chip microcomputer Download PDF

Info

Publication number
TW452655B
TW452655B TW089108531A TW89108531A TW452655B TW 452655 B TW452655 B TW 452655B TW 089108531 A TW089108531 A TW 089108531A TW 89108531 A TW89108531 A TW 89108531A TW 452655 B TW452655 B TW 452655B
Authority
TW
Taiwan
Prior art keywords
self
cpu
group
memory
chip microcomputer
Prior art date
Application number
TW089108531A
Other languages
English (en)
Inventor
Masaki Wakabayashi
Kazuhiro Yaekawa
Masaaki Tanno
Hiroki Suto
Tadao Takeda
Original Assignee
Sharp Kk
Nippon Telegraph & Telephone
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk, Nippon Telegraph & Telephone filed Critical Sharp Kk
Application granted granted Critical
Publication of TW452655B publication Critical patent/TW452655B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3183Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318335Test pattern compression or decompression
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3183Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318385Random or pseudo-random test pattern
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3183Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318392Generation of test inputs, e.g. test vectors, patterns or sequences for sequential circuits
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273Test methods

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Microcomputers (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

經濟部智慧財產局具工消費合作社印製 (發明領域) 本發明係關於具備測試電路之單晶片微電腦,特別是關 於具有内建自我檢查功能,具備以内建CPU進行内建自我 檢查之起動及結果研判之内建自我檢查電路之單晶片微電 腦及其控制方法,以及搭載其之1(:卡。 (發明背景) 單晶片微電腦之邏輯電路群之檢查方式之一爲檢查功能 之方式。此係檢查單晶片微電腦是否滿足設計者所預定之 規格之方式,係基於其規格而追踪(trace)動作之檢查方 式。 若單晶片微電腦之規模變大變複雜,則以上述檢查功能 之方式因高故障檢測率之故無法檢測,難以充分保證品 質。因此,一般係將電路中之記憶元件代換爲專用之胞 (cell ),將該等連接成移位暫存器狀,可對電路中之記憶元 件進行値之設定,値之讀出之掃瞄測試方式。 上述掃瞄測試方式中,與記憶元件代換之專用之胞一般 係稱爲掃瞄胞,有多種種類。而掃瞄胞上有例如在記憶元 件之資料輸入端子上附加選擇電路者。 此處對邏輯電路群及掃瞒方式,以各概念圖(圖12、圖 1 3 )予以説明。 ’ 如圖12所示,邏輯電路群103係由記憶元件1〇1及組合電 路102所構成。掃瞄測試方式係將該邏輯電路群1〇3如圖i 3 所示,區分爲僅具有記憶元件202之記憶元件部2〇3,及僅 具有組合電路204·之組合電路部205,而形成邏輯電路群 -4- 本紙張尺度適用令國國家標準(CNS)A4規格(210 X 297公釐) I 1----I I I I . --II 1 I — J11· — — — — — — — ' (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 /r 9 ^ 5 5 45 265^ _____K__ 五、發明說明(2 ) 201。接著對邏輯電路群201反覆切換於移位模式及捕捉模 式之二模式間,以進行測試。 移位模式與捕捉模式之切換係藉由一般稱爲測試致能端 子之端子予以進行’其係具備選擇上述掃瞄胞上新附加之 選擇電路之輸入資料之功能者。即,測試致能端子係用於 控制是否將掃瞄胞連接成移位暫存器狀。 上述移位模式係將測試致能端子連接成移位暫存器狀予 以設定,而設定各掃瞎胞之値之模式。另一方面,上述捕 捉模式則係將測試致能端子不連接成移位暫存器狀予以設 定,使組合電路進行動作,將其値取入掃瞄胞之模式。 接著,以圖1 3説明掃瞄測試之程序。 首先,以測試致能端子將邏輯電路群201之模式設定爲移 位模式,將組合電路部205之測試上所必要的値,對全部 的掃瞄胞予以設定。其後,將邏輯電路群201之模式切換 爲捕捉模式’將具有時鐘周期之時鐘信號S206輸入1周期 分,將組合電路部205之動作結果取入至掃瞄胞内。次之 再度將邏輯電路群201之模式切換至移位模式,輸入時鐘 信號S 206,將掃瞄胞之値依序讀出,與期望値比較。此 時,同時爲了下一次測試,將组合電路部205之測試上所 必要之値,對全部之掃瞄胞設定。以下反覆進行以上動作 進行測試。 圖1 3中之測試致能信號208係與測試致能端子連接之信 號線,"H"時爲移位模式,”L"時切換至捕捉模式。選擇器 207在測試致能信號208爲"η "時,選擇來自記憶元件202之 -5- 本纸張尺度適用中國國家標準(CNS)A4規格(210 χ 297公釐) ------------- --------訂·--------線 (諳先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 Λ5 265 5 _ Λ7 ______B7_ 五、發明說明(3 ) 信號,在"L "時選擇來自组合電路205之信號。 次之以圖14説明習知之具有内建自我檢查功能之單晶片 微電腦。 習知之具有内建自我檢查功能之單晶片微電腦3〇〇具備: 記憶體301 ' CPU 302、邏輯電路群303、虛擬亂數產生器 304、邏輯電路檢查用壓縮器3〇5、圖案計數器312、圖案 產生器306、記憶體檢查用壓縮器3〇7、JTac電路3〇8、專 用測試端子群309、及規格端子群3 10。而上述記憶體 3 01、CPU 3 02、及邏輯電路群3 〇3,係經由匯流排3〗丨互相 連接。 圮憶體301中記憶了專司cpu 302動作之程式。邏輯電路 群303係由實現單晶片微電腦3〇〇之規格動作之電路所構 成。虚擬亂數產生器304係產生亂數以作爲用以檢查Cpu 302及邏輯電路群303用之測試圖案,例如使用由需返還之 移位暫存器所構成之線性回馈移位暫存器。邏輯電路檢查 用壓縮器305係將CPU 302及邏輯電路群303所在檢查中隨 時輸出之値予以壓縮著,係使用例如上述線性回饋移位暫 存器s 圖案計數器3 12係監視内建自我檢查之執行過程者,係由 計數器電路所構成。文+,圖案計數器312係專司使虚擬亂 數產生器304、邏輯電路檢查用壓縮器3〇5、圖案產生器 306、及記憶體檢查用壓縮機3〇7之動作結束。 圖案產生器306係產生用以檢查記憶體3〇丨所用之測試圖 案者。記憶體檢查.用壓縮器3〇7係將記憶體3〇1在檢查中隨 -6- 本紙張尺度適用中國國家標準(CNS)A4規格x 297公爱) I------^--------訂---------線 <請先閱讀背面之生意事項再填寫本頁) 45 265 5 Α7 ------- Β7 五、發明說明() 時輸出之値予以壓縮者,係使用例如上述線性回饋移位暫 存器。JTAG電路308係由符合IEEE 1149. 1規格之電路所構 成。即,JTAG電路308具備一電路,具係爲了檢查,將命 令及闲屬資料成直列的讀入電路構成要素中,又在命令執 行後’將結果資料成直列的讀出者。又,IEEE 1149 . 1係依 JTAG( joint test action group)所定之標準測試端子規格及測 試構造之標準規格。 專用測試端子群309係以IEEE 1149.1規格爲準,具備 TDI端子、TD0端子、TCK端子及TMS端子。TCK端子上 被輸入具有時鐘周期之信號。TMS端子上被輸入控制測試 動作之信號’其與由TCK端子輸入之信號取得同步而被取 樣(Sampling) 〇TDI端子上被串聯輸入命令或附屬資料,其 與TCK端子輸入之信號取得同步而被取樣。來自τ£)〇端子 之結果資料被串聯輸出,輸出値之變更係與被輸入至tck 端子之信號同步進行。 規格端子群3 10係依單晶片微電腦300之規格,具備輸入 端子、輸出端子及輸出入端子。 習知之具有内建自我檢查功能之單晶片微電腦3 〇〇,係由 專用測試端子群3 09控制。JTAG電路308依專用測試端子 群309所傳來之命令犮附屬資料,進行虛擬亂數產生器 304、圖案產生器306、邏輯電路檢查用壓縮器305及記憶 體檢査用壓縮器307之初期狀態之設定,啓動内建自我檢 查〇 内建自我檢查啓·動後,虚擬亂數產生器304所產生之信號 -7- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公楚) (請先閱讀背面之注意事項再填寫本頁) I--------^---------^ 經濟部智慧財產局員Η消費合作社印製 經濟部智慧財產局員工消費合作社印5衣 ^ 4 5 Λ7 --------------Β7__ 五、發明說明(5 ) 被作爲測試圖案,被輸入至可進行掃瞄測試之cpu 3〇2及 邏輯電路群303。而CPU 3〇2及邏輯電路群3〇3所輸出之資 料係由邏輯電路檢查用壓縮器3〇5予以壓縮,將其値作爲 CPU 302及邏輯電路群303之内建自我檢查之檢查結果。 與其同時,圖案產生器3對f己憶體3〇 1輸出測試圖案, 記憶體301所輸出之資料由記憶體檢查用壓縮器3〇7壓縮, 將其値作爲記憶體3 〇 1之内建自我檢查之檢查結果。 内建自我檢查結束後,依圖案計數器312,使邏輯電路檢 查用壓縮器305及記憶體檢查用壓縮器3〇7之動作停止,依 來自專用測試端子群309之命令及附屬資料,將cpu 302及 邏輯電路群303之内建自我檢査之檢查結果,以及記憶體 301之内建自我檢查之檢查結果予以讀出’於單晶片微電 腦3 00外部與期望値作比較進行判定。 惟,上述習知構造中,具有内建自我檢查功能之單晶片 微電腦’需要有專用測試端子之故,會產生使單晶片微電 腦之端子數增加之問題。 例如 1C 卡,於 ISO (international organization for standardization) 7816,雖規定了端子數、配置座標、及端 子之功能規格,但僅有8端子。因此,儘管必須進行内建 自我檢查,藉由增設專用測試端子之方法,係無法實用 化,因而發生問題。 (發明要論) 本發明之目的在提供一單晶片微電腦,其不需使用含於 有限端子數中之專用測試端子,而可執行内建自我檢查。 -8 - 本纸張尺度適用中國國家標準(CNS)A4規格(2W X 297公复) ^---------訂---------線 (請先閲讀背面之注意事項再填窝本頁) 經濟部智慧財產局員工消費合作社印製 A7 ________B7___ 6 ' "" 五、發明說明() 本發明之目的亦在提供該单晶片微電腦之控制方法及界載 其之ic卡。 爲達成上述目的’本發明之單晶片微電腦具備各以匯流 排連接之下述元件:CPU記憶體*其記憶了專司該cpu 動作之程式;及邏輯電路群;除此之外,並且具備:自我 檢查控制電路,其係依上述CPU指令,對上述邏輯電路群 及記憶體’各輸入測試圖案,檢測各輸出信號者;及自我 檢查啓動電路、其係依上述CPU指令,於上述自我檢查控 制電路設定初期値,啓動自我檢查控制電路者。 又’爲達成上述目的,本發明之單晶片微電腦之控制方 法其係具備各以匯流排連接之下述元件:CPU、記憶了專 司該CPU動作之程式之記憶體、及邏輯電路群之單晶片微 電腦之控制方法;其包含下述處理:依上述Cpu指令,於 自我檢查控制電路設定初期値,啓動該自我檢查控制電路 之處理(第1處理);及依上述CPU指令,藉由上述自我檢查 控制電路’對上述邏輯電.路群及記憶體,各輸入測試圖 案’檢測各輸出信號之處理(第2處理)。 依上述構造或方法,可依CPU指令啓動内建自我檢查(自 我檢查啓動電路、第1處理),檢測出邏輯電路群及記憶體 疋輪出信號(自我檢查電路、第2處理)。故,内建自我檢查 結束後’依CPU指令基於該等輸出信號所做之結果研判, 可在單晶片微電腦内部進行。即,依單晶片微電腦内建之 CPU ’可控制内建自我檢查之啓動及結果研判。 故’不必使用習知必要之複數之專用測試端子,又不必 -9- 本紙诋尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----1------裝---I---—訂--------_竣 (請先閱讀背面之注意事項再填寫本頁) 45 2 ο 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明(7 ) 自外部進行複雜之控制’即可執行内建自我檢查。故,依 上述構造或方法,可解決單晶片微電腦之端子數增加之問 題之故,例如在如1C卡般之端子數少之單晶片微電腦中: 亦可將内建自我檢查予以實用化。 為達成上述目的,本發明之單晶片微電腦具備:各以匯 流排連接之CPU、記憶了專司以1;動作之程式之記憶體、 及邏輯電路群,除此之外,並具備:自我檢查控制電路, 其係依上述CPU之指令,各對上述CPU、邏輯電路群及記 憶體,輸入測試圖案,檢測出各輸出信號者;自我檢查啟 動電路,其係依上述CPU之指令,於上述自我檢查控制電 路設足初期值,啟動上述自我檢查控制電路者;及檢查結 果輸出電路,其係將上述自我檢查控制電路所檢測出之上 述CPU、邏輯電路群及記憶體之輸出信號,向外部輸出 者。 為達成上述目的,本發明之單晶片微電腦之控制方法, 其係具備各以匯流排連接之下述元件:CPU、記憶了專司 該CPU動作之程式之記憶體、及邏輯電路群之單晶片微電 腦之控制方法;其包含下述處理:依上述CPU指令,於自 我檢查控制電路設定初期值,啟動該自我檢查控制電路之 處理(第3處理);依上述CPU指令,藉由上述自我檢查控制 電路’對上述CPU、邏輯電路群及記憶體,各輸入測試圖 案’檢測出各輸出信號之處理(第4處理);及將上述自我檢 查控制電路所檢測出之上述CPU、邏輯電路群及記憶體之 輸出信號’向外部輸出之處理(第5處理)。 依上述構造或方法,可依CPU指令敌動內建自我檢查(自 我檢查電路,第3處理),檢測出CPU、邏輯電路群及記憶 -10- ------------- --------訂------- — I (請先閱讀背面之注意^項再填寫本頁) 參紙張尺度適用中國國家標準(CNS)A4規格(21 97公爱 A7
五、發明說明(8 ) 經濟部智慧財產局員Η消费合作社印製 體之輸出信號(自我檢査控制電路、第4處理)。又,在内建 自我檢查結束缘,可依CPU指令將該等輸出信號向外部輸 出(檢查結果輸出電路、第5處理)。 故,内建自我檢查之啓動及輸出信號之檢測,可由單晶 片微電腦内建之CPU予以控制之故,不必使用習知必要之 複數之專用測試端子,又不必自外部進行複雜之控制,即 可執行内建自我檢查β 又’内建自我檢查結束後,基於邏輯電路群及記憶體之 輸出信號,可於單晶片微電腦外部進行結果研判D即,除 了邏輯電路群及記憶體之結果研判外,亦可進行CPU本身 之結果研判。 故’依上述構造或方法’可解決單晶片微電腦之端子數 增加之問題之故,例如在如I c卡般之端子數少之單晶片微 電腦中’亦可將内建自我檢查予以實用化。又,除了邏輯 電路群及記憶體之結果研判外,並可以進行習知難以達成 之CPU本身之結果研判。 爲達成上述目的,本發明之單晶片微電腦具備各以匯流 排連接之下述元件:CPU ;記憶體,其記憶了專司該cpu 動作之程式;及邏輯電路群;除此之外,並且具備:自我 檢查控制電路,其係依上述CPU指令,對上述邏輯電路群 及己憶體,各輸入測,圖案,檢測各輸出信號者;自我檢 查啓動電路’其係依上述CPU指令,於上述自我檢查控制 電路設定初期値,啓動自我檢查控制電路者;及重設電 路,其係依上述自我檢查控制電路檢測出上述CPU '邏輯 電路群及記憶體之輸出信號後,將上述CPU予以重設,使 基於上述輸出信號研判上述CPU、邏輯電路群及記2體之 11 - 本紙張尺度獅巾㈣家標準規格(2巧 297公釐) f請先閱讀背面之注意事項再填寫本頁) ' · I I I I I — I 訂·------線 A7 A7 經濟部智慧財產局員工消費合作社印製 B7------------ 五、發明說明(9 ) 程式,在上述CPU上執行者。 又,爲達成上述目的,本發明之單晶片微電腦之控制方 法’其係具備各以匯流排連接之下述元件:CPU、記憶了 專司該CPU動作之程式之記憶體、及邏輯電路群之犟晶片 微電腦之控制方法;其包下述處理:依上述CPU指令,於 自我檢查控制電路設定初期値,啓動該自我檢查控制電路 之處理(第6處理);依上述自我檢查控制電路,對上述 CPU、邏輯電路群及記憶體,各輸入測試圖案,檢測出各 輸出信號之處理(第7處理);及依上述CPU指令,藉由上述 自我檢查控制電路檢測出上述CPU、邏輯電路群及記憶體 之輸出信號後,將上述CPU予以重設,使基於上述輸出信 號研判上述CPU、邏輯電路群及記憶體之程式,在上述 CPU上執行之處理(第8處理)。 依上述構造或方法,可依CPU指令啓動内建自我檢查(自 我檢查電路、第6處理),檢測出CPU、邏輯電路群及記憶 體之輸出信號(自我檢查控制電路、第7處理)。又,在内建 自我檢查結束後’可將CPy予以重設,使基於輸出信號研 判、CPU、邏輯電路群及記憶體之程式,在Cpu上執行(重 設電路、第8處理)。 故’内建自我檢查之啓動及輸出信號之檢測,可由單晶 片微電腦内建之CPU予以控制之故,不必使用習知必要之 複數之專用測試端子,又不必自外部進行複雜之控制,即 可執行内建自我檢查。 又,内建自我檢查結束後’可將基於CPU、邏輯電路群 及記憶體之輸出信號之結果研判,藉由重設CPU ,而在單 晶片微電腦内部執行β即,不需在外部準備用以進行結果 -12- 本紙張尺度適用中國國家標準(CNS)A4規格(2】0x 297公釐) (請先閱讀背面之注意事項再填寫本頁) · I---I i 丨訂------I--竣
I 經濟部智慧財產局員工消费合作社印製 452655 A7 ____ ___B7_______ 10 五、發明說明() 研判用之裝置。 故’依上述構造或方法,可解決單晶片微電腦之端子數 增加之問題之故’例如在如〗c卡般端子數少之單晶片微電 腦中,亦可將内建自我檢查予以實用化。又,除了邏輯電 路群及記憶體之結果研判外,習知難以達成之CPU本身之 結果研判亦可進行。且,該等研判不需使用任何外部之檢 查裝置,可在單晶片微電腦本身進行。 又’爲了達成上述目的,搭載了本發明之單晶片微電腦 之I C卡’係搭載了上述單晶片微電腦。 依上述構造,藉由在1(:卡上搭載以可用有限之端子數執 行内建自我檢查之單晶片微電腦,即使在例如有限之端子 數目係爲ISO 78 16所規定之8條時,亦可進行内建自我檢 查。 又’藉由使用採用以標準之IEEE 1149.1規格爲準之JTAG 電路作爲測試電路之單晶片微電腦,可使用JTAg電路之控 制信號執行1C卡之内建自我檢查。故,JTAG電路係以標 準規格爲準之電路之故,可縮短採用該電路之單晶片微電 腦之設計、研發期;此外,亦可縮短搭載其之1C卡之研發 期。 本發明之其他目的、特徵及優點依下述記載即可充分明 白。又’本發明之特鈷依參照圖式所作之以下説明即應當 可以理解。 (圖式說明) 圖1爲本發明之一實施形態之單晶片微電腦之概略構造之 方塊囷。 ill------I 1 - I I ------訂--------線 (請先閱讀背面之注意事項再填寫本頁) -13 - 本紙張尺度適財關家標準(CNS)A4規格C21G * 297公釐) 經濟部智慧財產局員工消費合作社印製 452655 A7 ___________B7____ 五、發明說明(11 ) 〜 圖2爲囷1所示之單晶片微電腦之動作流程圖。 圖3爲本發明之其他實施形態之單晶片微電腦之概略 之方塊圖。 造 圖4爲圖3所示之單晶片微電腦之動作流程圖。 圖5爲本發明另外之其他實施形態之單晶片微電腦之概略 構造之方塊圖。 圖6爲圖5所示之單晶片微電腦之動作流程圖。 圖7爲本發明另—其他實施形態之單晶片微電腦之概 造之方塊圖。 圖爲圖7所示之單晶片微電腦所具備之端子切換電路之 概略構造之方塊圖。 圖爲圖7所示之單晶片微電腦所具備之端予切換電路之 其他概略構造之方塊圖。 圖10爲本發明之另一實施形態之1C卡之概略表示圖,其 係實際使用時之狀態之構造圖。 圖11爲圖10所示之IC卡之單晶片微電腦之内建自我檢查 狀態之構造圖。 - 圖12爲邏輯電路群之概念説明圖。 圖1 J爲掃瞄測試方式之概念說明圖。 圖1 4爲習知具備自我内建檢查功能之單晶片微電腦之概 略構造之方塊圖。 (實施形態之說明) (實施形態1) 基於圖1及圖2説明本發明之一實施形態如下。 本實施形態之早'晶片微電腦係爲_遲輯LSI (large scale -14- 本紙張尺度適用ΐ國國家標準(CNg)A4規格⑽x视公爱_) -----I I . -^-------1 訂 - -----線 f請先閱讀背面之注专?事項再填寫本頁} 經濟部智慧財產局員工消費合作社印製 A7 B7___五、發明說明(12 ) integrated circuit) ’ 其係由 CPU(centrai processing unit)(内 建CPU )、記憶了專司CPU動作之程式之記憶體、及邏輯電 路群,互以匯流排連接構成,除此之外並具備内建自我檢 查功能(BIST : built-in self test)。上述單晶片微電腦具 備:啓動暫存器,其係啓動執行内建自我檢查功能之自我 檢查控制電路者;及内建自我檢查啓動圖案產生器,其係 於自我檢查控制電路上設定初期値者;藉此,CPU即可控 制記憶體及邏輯電路群之内建自我檢查。 即’本發明之單晶片微電腦係進行記憶體及遲輯電路群 之掃聪測試者。又,上述單晶片微電腦並不進行CPU之掃 瞒測試。其理由係因CPU有必要基於記憶體及邏輯電路群 之掃瞄測試結果,研判記憶體及邏輯電路群,若進行CPU 本身之掃瞄測試,即無法進行該等之研判。 如圖1所示’本實施形態之單晶片微電腦i 〇具備:記憶 體11、CPU 12、邏輯電路群13、虛擬亂數產生器14、邏 輯電路檢查用壓縮器15、圖案計數器20、圖案產生器 16、記憶體檢查用壓縮器'17、啓動暫存器18、内建自我 檢查啓動圖案產生器19及規格端子群21。而上述記憶體 11、CPU 12、邏輯電路群丨3、啓動暫存器18、邏輯電路 檢查用壓縮器1 5、及記憶體檢查用壓縮器1 7,係經由匯流 排2 2互相連接。 — 又,虛擬釓數產生器14 '邏輯電路檢查用壓縮器15、圖 案產生器16、記憶體檢查用壓縮器17及圖案計數器, 係相當於自我檢查控制電路。又,啓動暫存器18、及内建 自我檢查啓動圖案產生器19,係相當於自我檢查啓動電 (請先間讀背面之注意事項再填寫本頁) . I I I I I 丨 I 訂11111111 -^ -15- 本紙張尺度適用中國國家標準(CNS)A4規格<210 x 297公;* ) 經濟部智慧財產局員工消費合作社印製 A7 B7 _ ήΟ 五、發明說明() 路。 上述圮憶體1.1、CPU 1 2、邏輯電路群1 3、虛擬亂數產 生器14、邏輯電路檢查用壓縮器、圖案計數器2〇、圖 案產生器1 6、記憶體檢查用壓縮器丨7及規格端子群2 j, 係具有與前述習知技術相同之構造及功能3 即,上述記憶體1 1記憶了專司CPU 1 2動作之程式。 上述邏輯電路群13係由實現單晶片微電腦丨〇之規格動作 之電路所構成。邏輯電路群1 3中含有例如計時器或系列 (serial)通信控制電路。計時器係用以進行程式之時間控制 之電路°系列通信控制電路係與外郜交換資料所用之介 面。 上述虛擬亂數產生器1 4係產生亂數,其係作爲用以檢查 C P U 1 2及邏輯電路群1 3所用之測試圖案者,可使用係如 由需返還之移位暫存器所構成之線性回馈移位暫存器。 上述邏輯電路檢查用壓縮器15係將CPU 1 2及邏輯電路 群13在檢查中隨時輸出之値(信號)予以壓縮者,可使用例 如上述線性回饋移位暫存器。 上述圖案計數器20係監視内建自我檢查之執行過程者, 係由計數器電路所構成。圖案計數器20專司使虛擬亂數產 生器14、邏輯電路檢查用壓縮器15、圖案產生器16及記 憶體檢查用壓縮器1 7之動作結束。 上述圖案產生器1 6係產生用以檢查記憶體1 1之測試圖案 者。 上述記憶體檢查用壓縮器1 7係將記憶體1 1在檢查中隨時 輪出之値(信號)予以壓縮者,其可使用上述線性回饋移位 -16- 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐〉 ----ml —--- ^--------訂-------J* 線 (請先閱讀背面之注意事項再填寫本頁) 452655 Α7 Β7 五、發明說明() 暫存器。 上述規格端子群21依單晶片微電腦1〇之規格,具備輸入 端子、輸出端子及輸出入端子。 又’上述啓動暫存器丨8係配置於單晶片微電腦〗〇之位址 空間内’啓動内建自我檢查功能之測試動作者,係由閂鎖 電路所構成= 上述内建自我檢查啓動圖案產生器19,係對自我檢查控 制電路(測試控制電路)之虛擬亂數產生器14、邏輯電路檢 查用壓縮器15、圖案產生器16、及記憶體檢查用壓縮器 1 7,產生初期値之圖案而各予以設定者,係由計數器電路 所構成。 接著參照圖2所示之流程圖’説明上述單晶片微電腦丄〇 之内建自我檢查之動作。 步躁S 1 1藉由對單晶片微電腦丨〇投入電源使其初期化, 依纪憶體1 1内所記憶之專司CPU 1 2動作之程式,使CPU 1 2開始動作。 步驟S12(第1處理)’爲了啓動内建自我檢查,故cpu 經由匯流排2 2而將位址信號p丨2 a及寫入信號p i 2 w (窝入 資料信號)輸出於啓動暫存器18,將啓動暫存器18之内容 經濟部智慧財產局員工消費合作社印製 C請先聞讀背面之注意事項再填寫本頁) 設定爲資料Γ 1」。 — 步驟S13(第1處理),藉由將啓動暫存器18之内容設定爲 資料「1」,啓動暂存器18對内建自我檢查圖案產生器19 輸出啓動設定信號P18。藉此,内建自我檢查啓動圖案產 生器19,向虚擬亂數產生器14、邏輯電路檢查用壓縮器 •17-本紙張尺度剌中國國家樣準(CNS)A4规格〈21G X 297公餐) 經濟部智慧財產局員工消費合作社印製 A7 B7_ 15 -- 五、發明說明() 15、圖案產生器16及記憶體檢查用壓縮器I·/,輸出初期 値設定信號P19i(初期値),各設定爲任意之初期値。在此 同時’啓動設定信號P18亦被輸入至邏輯電路群13,使邏 輯電路群13變成可進行掃瞄測試。 步驟S14(第2處理)’内建自我檢查啓動圖案產生器19, 對虛擬亂數產生器14 '圖案產生器ί6、及圖案計數器 20,輸出檢查開始信號P19s,開始内建自我檢查動作。 内建自我檢查動作開始後,與習知技術相同的,將虛擬 亂數產生器I 4所產生之測試信號p丨4 (測試圖案)作爲測試 圖案’對可進行掃瞄測試之邏輯電路群13輸入,將邏輯電 路群13所輸出之資料信號P13(輸出信號),藉邏輯電路檢 查用壓縮器15予以壓縮,將其値作爲邏輯電路群13之内建 自我檢查之檢查結果。 同時,將圖案產生器16所產生之測試圖案信號p 16(測試 圖案)作爲測試圖案,對可進行掃瞄測試之記憶體丨〖輸 入’將記憶體11所輸出之資料信號P11 (輸出信號),藉記 憶體檢查用壓縮器1 7予以壓縮,將其値作爲記憶體丨丨之内 建自我檢查之檢查結果。 步驟S15(第2處理),在内建自我檢查執行結束後’自圖 案計數器20將測試結束信號P20輸入至邏輯電路檢查用壓 縮器15及5己憶禮檢查用壓縮器17,使邏輯電路檢查用壓縮 器15及記憶體檢查用壓縮器17之動作停止。此時,邏輯電 路群1 3之測試結果收容於邏輯電路檢查用壓縮器丨5内,記 憶體1 1之測試結果收容於3己憶體檢查用壓縮器1 7内。又, -18- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公;f ) . I --------訂-- - ------"5 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 ___B7____ 16 " 一—- 五、發明說明() 在此同時’測試結束信號P20亦被輸入至圖案產生器16及 虛擬亂數產生器1 4,使各動作停止。 又’ CPU 1 2係藉匯流排2 2連接,對單晶片微電腦丨〇之 位址空間内所配置之邏輯電路檢查用壓縮器丨5及記憶體檢 查用壓縮器17 ’輸出位址信號pi2a及讀出信號pi2r,經 由匯流排2 2,將邏輯電路檢查用壓縮器i 5及記憶體檢查用 壓縮器1 7内所收容之俊,予以讀出。 步驟S 16中’ CPU 12將所讀出之邏輯電路檢查用壓縮器 1 5之値及記憶體檢查用壓縮器丨7之値,與預先記憶於記憶 體I 1内之期望値,作一比較進行結果研判。此時,CPU 12將邏輯電路檢查用壓縮器b之値及記憶體檢查用壓縮器 1 7之値’使用規格端子群2 1之端子’藉系列通訊向單晶片 微電腦1 0外部輸出’於單晶片微電腦i 〇外部與期望値比較 進行結果研判亦可。 步驟Sl7n、S17a中’在經過内建自我檢查上所必需之 時間後’將步驟S 1 6之研判結果以規格端子群2 1中之一端 子予以輸出’藉由在單晶片微電腦1 〇外部觀測此端子,即 可確認有無故障。 例如在步驟s 1 6正常,即被研判爲沒有故障之情況下, 對輸出研判結果之端子’輸出依時間變化之信號(s丨7 n)。 另一方面’在步驟S16異常,即研判爲有故障之情況下, 對輸出研判結果之端子,輸出不依時間變化之信號 (S 1 7a)。 又,本實施形態中係基於依照CPU指令之端子狀態,進 -19- 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 χ 2阶公釐) r. -^--------訂---------^- (請先閱讀背面之泛意事項再填寫本頁) d 5 265 5 五、發明說明( 17 A7 B7 經濟部智慧財產局員工消費合作社印製 行正常/異常之判別。故,即使依上述之外之方法,亦可判 別正“異第。例如’與上述説明相反,即在正常情況下輪 出不依時間變化之信號,方 在異常 < 情況下輸出依時間變化 之信號亦可u惟,亦有可妙益丄t+ . 此發生供法依時間變化之信號輸 出之故障,故如上所述’以「在正常情況下將依時間變化 之信號輸出」爲宜。 如上所述,本實施形態之單晶片微電腦具備内建自我檢 查功能,又具備:啓動測試動作之機構;及將測試控制電 路設定於初期値之圖案產生機構。 藉此,依來自内建CPU之指令,啓動内建自我檢查,内 建自我檢查結束後之檢查結果亦依來自内建cpu之指令, 於單晶片微電腦内部與期望値作比較,而可藉以由内建 CPU控制記憶體及邏輯電路群之掃瞄測試及結果研判。 (實施形態2) 基於圖3及圖4説明本發明之其他實施形態如下。爲便於 説明’對於與前述實施形態I中所示構件具相同功能之構 件,附以相同符號而省略其説明。 本實施形態之單晶片微電腦係可進行CPU本身之掃瞄測 試者’其係於前述實施形態i之單晶片微電腦無法進行 者。 - 前述實施形態1之單晶片微電腦若進行CPU本身之掃瞄測 試,便無法由CPU執行下述動作:①記憶體之測試之研 判 '②邏輯電路群之掃瞄測試之研判、及③CPU本身之掃 瞒測試之研判。此處,本實施形態之單晶片微電腦具備檢 -20- 本紙張尺度適用辛國國家標準(CNS)A4規格(210 x 297公釐) --------. ^ I------訂---------^ (請先閱磧背面之注意事項再填寫本頁)
I 4 5 :,八:r' 4 5 :,八:r' 經濟部智慧財產局員Η消費合作社印製 Α7 --------Β7___ 五、發明說明(18 ) 查結果輸出器,其係在内建自我檢查結束時,將檢查結果 向單晶片微電腦外部輸出者,於外部進行研判。藉此,本 實施形態之單晶片微電腦可將控制邏輯電路群及記憶禮之 内建自我檢查之内建CPU,作爲内建自我檢查之對象。 如圖3所示,本實施形態之單晶片微電腦3〇除了具備記 隐體_1 1 ' CPU 12、邏輯電路群13、虛擬亂數產生器14、 邏輯電路檢查用壓縮器15、圖案計數器2〇、圖案產生器 丄6、記憶體檢查用壓縮器I?、啓動暫存器18、内建自我 檢查啓動圖案產生器19、及規格端子群21之外,並具備檢 查結果輸出器(檢查結果輸出電路)31。又,上述記憶體 1 1 ' CPU 1 2、邏輯電路群1 3、及啓動暫存器J 8,係經由 匯流排3 2互相連接。 此處,上述記憶體1 1、CPU 12、邏輯電路群13、虛擬 亂數產生器14、邏輯電路檢查用壓縮器15、圖案計數器 20、圖案產生器16、記憶體檢查用壓縮器17、啓動暫存 器18 '内建自我檢查啓動圖案產生器19、及規格端子群 2 1,係具有前述實施形態i相同之構造及功能。 上述檢查結果輸出電路3 1係產生控制信號,其係用以自 我檢查結束後,將邏輯電路檢查用壓縮器15及記憶體檢查 用壓縮器1 7之値’作 <檢查結果,向單晶片微電腦外部輸 出者,具備計數器電路。 接著參照圖4之流程圖,説明上述單晶片微電腦3 〇之内 建自我檢查之動作》 步躁S 2 1,藉由對單晶片微電腦3 〇投入電源使其初期 -21 - 本紙張尺度適用中國國家標準χ 297公髮) ------ r -----I----------- (請先閱讀背面之注意事項再象寫本頁) A7 B7 19 經濟部智慧財產局員工消費合作社印製
五、發明說明( 化,依記憶體1 1内所記憶之專司CPU 1 2動作之程式’使 CPU 12開始動作。 步骤S22(第3處理),爲了要啓動内建自我檢查,CPU 1 2對於配置於單晶片微電腦3 〇之位址空間内由匯流排3 2 連接之啓動暫存器1 8,經由匯流排3 2輸入位址信號P 1 2 a 及窝入信號PI2w(寫入資料信號),將啓動暫存器18之内 容設定爲資料「1 j 。 步躁S23(第3處理),藉由將啓動暫存器18之内容設定爲 資料「1」,啓動暫存器18對内建自我檢查啓動圖案產生 器19,輸出啓動設定信號pig。藉此,内建自我檢查啓動 圖案產生器19 ’對虚擬亂數產生器14、邏輯電路檢查用歷 縮器15、圖案產生器16、及記憶體檢查用壓縮器17,輸 出初期値設定信號P19i,各設定爲任意之初期値。在此同 時’啓動設定信號P18亦被輸入至CPU 1 2及邏輯電路群 13,CPU 12及邏輯電路群13變成可進行掃瞄測試。 步驟S24(第4處理),内建自我檢查啓動圖案產生器”, 對虛擬亂數產生器14、囷案產生器16、及圖案計數器 2〇,輸出檢查開始信號P19S,開始内建自我檢查動作。 内建自我檢查動作開始後,與習知技術相同的,虛擬亂 數產生器14所產生之測試圖案信號pu,被作爲測試圖案 輸入至可進行掃睡測試之CPU 12及邏輯電路群13,由 cpu 12及邏輯電路群13所輸出之資料信號pi2(輸 及資料信號P13,由邏輯電路檢查用壓縮器15予α 將其値作爲CPU 12及邏輯電路群13之内建自我Μ之 -22- 本紙張尺㈣中國固家標準(CNS)A4規格(21G χ 297公^ ----—
諳 先 閲 讀 背 面 之 注 意 事 項 再 $壯 5裝 本 . 頁ί w I I 訂 A7 B7
五、發明說明I 20 — 經濟部智慧財產局員工消費合作社印製 查結果》 同時,圖案產生器1 6所產生之測試圖案信號P 1 6,被作 爲測試圖案輸入至可進行掃瞄測試之記憶體1 1,由記憶體 1 1所輸出之資料信號P 1 1,由記憶體檢查用壓縮器! 7予以 壓縮’將其値作爲記憶體1 1之内建自我檢查之檢查結果。 步驟S25(第5處理),在内建自我檢查執行結束後,來自 圖案計數器20之測試結束信號p2〇,被輸入至邏輯電路檢 查用壓縮器15及記憶體檢査用壓縮器17内,使邏輯電路檢 查用壓縮器15及記憶體檢查用壓縮器17停止動作。此時, CPU 12及邏輯電路群13之測試結果收容於邏輯電路檢查 用壓縮器15 ’記憶體U之測試結果收容於記憶體檢查用壓 縮器1 7。又,在此同時,測試結束信號p 2 〇亦被輸入至圖 案產生器16及虚擬亂數產生器14,各停止動作。 在此同時’測試結束信號p2〇亦被輸入至檢查結果輸出 器3 1。被輸入測試結束信號p 2 〇之檢查結果輸出器3 1,對 邏輯電路檢查用壓縮器15及記憶體檢查用壓縮器17,輸入 具有時鐘周期之輸出時鐘信號P31。藉此,與習知技術相 同的,成移位暫存器狀構造之邏輯電路檢查用壓縮器15及 記憶體檢查用壓縮器17,在每—次被輸周期之輸出時 鐘信號P31時,在輸出-線依序輸出i位元之輸出資料信號 P〇Ut (輸出信號)。又,該輸出線亦可連接於規格端子群2 1 之端子上。又,在經過内建自我檢查所必要之時間後,將 用規格端子群21中之1端子輸出之輸出信號Pout,於單晶 片微電腦30外部與期望値比較,以判定有無故障。 -23- -------„------ · ^--------訂---------^ {靖先閱讀背面之注意事項再埤寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 B7_ — _ 21 ' 五、發明說明() 如上’本實施形態之單晶片微電腦具備内建自我檢查功 能’又具備啓動測試動作之機構、於測試控制電路設定初 期値之圖案產生機構、及將内建自我檢查結果向單晶片微 電腦外部輸出之測試結果輸出機構。 藉此,依内建CPU之指令啓動内建自我檢查,在内建自 我檢查結束後,將檢查結果向單晶片微電腦外部輸出,於 外部與期望値比較’便可将内建CPU作爲内建自我檢查之 對象。 (實施形態3 ) 以下基於圖5及圖6説明本發明之另一實施形態。爲便於 説明’對於具有與前述實施形態1及2所示之構件相同功能 之構件,附以相同之符號而省略其説明。 前述實施形態2之單晶片微電腦爲了可進行CPU本身之掃 瞒測試,而於外部進行研判。相對於此,本實施形態之單 晶片微電腦則係可進行CPU本身之掃·瞄測試,且測試結果 之研判亦可由CPU進行。 具體上’本實施形態之單晶片微電腦具備將内建Cpu予 以初期化之重設(reset)產生器,於内建自我檢查結束後, 將内建CPU予以重設,再依記憶於記憶體内之程式,使 CPU進行動作。藉此,將記憶體、邏輯電路群、及CPU之 掃瞄測試結果,記憶於内建於邏輯電路檢查用壓縮器丨5及 記憶體檢查用簦縮器1 7内之記憶體後,依重設產生器將 CPU予以重設,即可由CPU本身進行研判。 如圖5所示,本實施形態之單晶片微電腦50除了具備記 ~ 24 * 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------^--------訂---------^ (請先閱讀背面之沒意事項再填寫本頁) 經濟部智慧財產局負工消费合作社印製 452655 A7 ____B7 22 五、發明說明() 憶體1 1、CPU 12、邏輯電路群13、虚擬亂數產生器14、 邏輯電路檢查用壓縮器15、圖案計數器20、圖案產生器 16、記憶體檢查用恩縮器17、啓動暫存器18、内建自我 檢查啓動圖案產生器19 '及規格端子群21之外,並具備重 設產生器(重設電路)51。又’上述記憶體η、CPU 1 2、 邏輯電路群13、啓動暫存器18 '邏輯電路檢查用壓縮器 1 5、及記憶禮檢查用壓縮器1 7,係經由匯流排5 2互相連 接β 此處’上述1己憶體11、CPU 12、邏輯電路群13、虛擬 亂數產生器14、邏輯電路檢查用壓縮器15、圖案計數器 20、圖案產生器16、記憶體檢查用壓縮器17、啓動暫存 器18、内建自我檢查啓動圖案產生器19、及規格端子群 2 1,係具有與前述實施形態1相同之構造。 上述重詨產生器5 1係於内建自我檢查結束後,產生進行 CPU 12之初期化之信號者。 接著以圖6之流程圖説明.上述單晶片微電腦5 〇之内建自 我檢查動作。 步裸S 1藉由對單晶片微電腦5 0投入電源使其初期化, 依記憶體1 1内所記憶之專司CPU 1 2動作之程式,開始 CPU 12之動作。 - 步驟S32中,對配置於單晶片微電腦50之位址空間内之 由匯流排52連接之啓動暫存器18,輸入位址信號P12a及 讀入信號P12r,確認啓動暫存器18之内容。啓動暫存器 18之内容在步蘇S31被初期化爲資料「0」,CPU 12確認 -25- 本紙張尺度適用中國國家標本(CNS)A4規格(210 * 297公Μ ) -------I-----------訂---------d (請先閱讀背面之注意事項再填寫本頁)
G V G V 經濟部智慧財產局員工消費合作社印製 A7 _________B7_ 心 23 五、發明說明() 啓動暫存器18之内容爲資料「〇」而得知係電源投入時之 初期化。接著,啓動暫存器18之内容爲資科「〇」(正常) 時進入步驟S33。另一方面,在啓動暫存器18之内容爲資 料「1」’(異常)時進入步驟S38。 步驟s33(第6處理)爲了啓動内建自我檢查,cpu 12對 配置於單晶片微電腦50之位址空間内之由匯流排52連接之 啓動暫存器18,經由匯流排52輸入位址信號P12a及寫入 信號P12w(窝入資料信號),將啓動暫存器18之内容設定 爲資料「1」。 步驟S34(第6處理)藉由將啓動暫存器18之内容設定爲資 料「1」’啓動暫存器18對内建自我檢查啓動圖案產生器 19,輸入啓動設定信號pig。藉此,内建自我檢查啓動圖 案產生器19,對虛擬亂數產生器14、邏輯電路檢查用壓縮 器15、圖案產生器16、及記憶體檢查用壓縮器17,輸入 初期値設定信號P 1 9 i,各設定任意之初期値。在此同時, 啓動設定信號P 1 8亦被輸入至CPU 12及邏輯電路群13,使 CPU 1 2及邏輯電路群1 3成爲可進行掃瞄測試。 步驟S35(第7處理)中,内建自我檢查啓動圖案產生器 19,對虛擬亂數產生器14、圖案產生器16及圖案計數器 2 0,輸入檢查開始信蜣_p 1 9 s,開始内建自我檢查動作。 内建自我檢查開始後,與習知技術相同的,虛擬亂數產 生器1 4所產生之測試圖案信號p 1 4,被作爲測試圖案輸入 至可進行掃瞄測試之CPU 12及邏輯電路群13,由CPU 12 及邏輯電路群13所輸出之資料信號P13,由邏輯電路檢查 -26 - 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) , ------- 1 ^ --------^---------^ (清先閲讀背面之法意事項再瑱窝本頁) 經濟部智慧財產局員工消f合作社印製 A7 B7 _ P4 五、發明說明() 用壓縮器1 5予以壓縮’將其値作爲CPU 1 2及邏輯電路群 13之内建自我檢查之檢查結果。 同時,圖案產生器1 6對記憶體1 1輸入測試圖案信號 P 1 ό ’由記憶體1 1所輸出之資料信號p ! 1,由記憶體檢查 用壓縮器1 7予以壓縮’將其値作爲記憶體!丨之内建自我檢 查之檢查結果。 步驟S36(弟8處理)在内建自我檢查執行結束後,自圖案 計數器20 ’將測試結束信號P20,輸入至邏輯電路檢查用 壓縮器15及記憶體檢查用恩縮器17,停止邏輯電路檢查用 壓縮器1 5及記憶體檢查用壓縮器丨7之動作。此時,CPU 12及邏輯電路群13之測試結果收容於邏輯電路檢查用壓综 器1 5 ’記憶體1 1之測試結果收容於記憶體檢查用壓縮器 1 7。又,在此同時,測試結束信號p 2 〇亦被輸入至圖案產 生器16及虛擬亂數產生器14,使各動作停止。 在此同時,測試結束信號P 2 〇亦被輸入至重設產生器 5 1。被輸入測試結束信號p 2 〇之重設產生器5 1,對CPU 1 2輸出重設信號p 5 i,使cpu 1 2初期化。 步驟S 3 7 (第8處理),CPU 1 2被初期化,自掃瞄測試對 象之狀態,依照記憶於記憶體1 1内之程式而返回動作之狀 態,再開動作。CPU丨2將位址信號P12a及讀入信號Pl2r 輸入於起動暫存器18,確認起動暫存器18之内容爲資料 「1」’認識並非電源投入時之初期化,而係内建自我檢 查結束後重設產生器5 1之相期化。 .步驟S38(第8處理),CPU 12係經由匯流排52而將位址 -27- 本紙張尺度適用中國固家標準(CNS)A4規格(210 X 297公釐) -----------1 - -------訂·----- ----^ (請先閱讀背面之注意事項再填寫本頁) 45 265 5 A7 B7 25 五、發明說明( 信號Pl2a及讀入信號PUw(讀入資料信號)輸入於起動暫 存器18而將起動暫存器18之内容設定爲資料「〇」。 步驟S39(第8處理),CPU 12配置於單晶片微電腦5〇之 位址空間内’將位址信號P 12a及讀入信號pi2r輪入於經 由匯流排5 2所連接之邏輯電路檢查用壓縮器丨5及記憶體檢 查用I縮器17上’經由匯流排52而讀出邏輯電路檢查用麼 縮器15及記憶體檢查用壓縮器17之値。 步膝S4 0(第8處理),CPU 12將所讀出之邏輯電路檢查 用壓縮器15之値及記憶體檢查用壓縮器17之値,各與預先 記憶於記憶體1 1内之期望値作比較,進行結果研判。此 時,例如將邏輯電路檢查用壓縮器15之値及記憶體檢查用 壓縮器1 7之値,以系列通訊向單晶片微電腦5 〇外部輸出, 在單晶片微電腦5 0外部與期望値作比較進行結果研判亦無 妨。 步驟S41n、S41a中,在經過内建自我檢查上所必要之 時間後’將步驟S40之研判結果使用規格端子群21中之— 端子予以輸出,可藉由在單晶片微電腦5 0外部觀測此_ 子,來確誤有無故障。 ^ 例如在步驟S 4 0正常,即無故障之情況下,對輪出奸旬 結果之端子輸出依時間-變化之信號(S41n)。另—方面, 步驟S40異常,即有故障之情況下,對輸出研判結果之山 子輸出不依時間變化之信號(S41a)a 端 此處説明重設動作發生異常之情況。 第一’在電源投入後之重設判別(S32)中,例如啓動片 暫 28 本紙張尺度適用中關格⑽x 297公爱) ------------ -------訂--In---I ^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消费合作社印製 經濟部智慧財產局員工消費合作社印製 A7 ---------B7 26 -------- 五、發明說明() 存器18之輪出(啓動設定信號pi8),有在平常狀態爲「}」 内f法變成「〇」之減退故障存在之情況,判別爲異常。 於是自步驟S33不進行步驟S37之處理而進入步驟S38。 在步樣Sj9中即使漬出邏輯電路檢査用恩緒器及記 憶體檢查用壓縮器17之値,亦會在下一步驟S40中判別爲 異常之故,不會自輸出研判結果之端子輸出表示正常之信 號(.依時間變化之信號),而可研判有故障存在。 第二,在内建自我檢查結束後之重設之判別(S37)中, 例如啓動暫存器18之輸出(啓動設定信號卩18),有在平常 狀態爲「0」而無法變化成「丨」之減退故障存在之情況, 於步驟S37判別爲異常。而進入至步驟S33之故,會在步 驟S3j至步驟S37之狀態間形成—迴路。故,步驟S41未被 處理之故,不會自輸出研判結果之端子輸出表示正常之信 號(依時間變化之信號),會檢測出表示異常之信號(不依時 間變化之信號),可研判出有故障存在。 如上,本實施形態之單晶片微電腦具備内建自我檢查功 能,又具備啓動測試動作之機構、於測試控制電路設定初 期値之圖案產生機構、及在内建自我檢查結束後將内建 CPU予以初期化之重設產生機構。 依此,依來自内建ci>u之指令啓動内建自我檢查,在内 建自我檢查結束後,可自成爲内建自我檢查之對象之電路 構造,再依記憶了專司CPU動作之程式之記憶體,開始動 作。故,上述單晶片微電腦可進行CPU本身之掃瞄測試, 測試結果亦可由CPU進行研判。 29· 本紙張尺度適用中國國家標隼(CNS)A4規格(210 X 297公复) '·----- * ------1 訂---------^ (請先閱讀背面之注意事項再填寫本頁)
A'P 27 --- 五、發明說明() (實施形態4) 以下基於圖7至圖9説明本發明之另外其他實施形態。爲 便於説明,對於具有與前述實施形態丨至3中所示之構件相 同功能之構件,附以相同符號而省略其說明。 如圖7所示,本實施形態之單晶片微電腦7〇具備:記憶 體11、CPU 12、邏輯電路群13、虛擬亂數產生器“、邏 輯電路檢查用壓縮器15、圖案計數器2〇、圖案產生器 16、記憶體檢查用壓缩器17、測試電路71、端子切換電 路(端子切換機構)73、及規格端子群(端子群)2丨。又,上 述記憶體1 1、CPU 12、邏輯電路群13、電路檢查用壓縮器 1 5及記憶體檢查用壓縮器1 7,係藉由匯流排72互相連 接。 上述記憶體1 1、CPU 12、邏輯電路群13、虛擬亂數產 生器14、邏輯電路檢查用壓縮器15、圖案計數器20、圖 案產生器16、記憶體檢查用壓縮器17及規格端子群21, 係有與習知技術相同之構造及功能,已於實施形態1中説 明之故,此處省略説明。 又,上述測試電路7 1係爲以IEEE1149.1規格爲準之JTAG 電路,具有與前述習知技術相同之構造及功能,此處省略 説明。 - 又,虚擬亂數產生器14、邏輯電路檢查用壓縮器15、圖 案產生器16、記憶體檢查用壓縮器17、及圖案計數器 2 0,係相當於自我檢查控制電路。又,測試電路7 1係相當 於自我檢查啓動電路。 -30- 本纸張尺度適用令國國家標準(CNS)A4規格(210 X 297公t ) f请先閲讀背面之注意事項再填寫本頁〕 裝 ----訂’--------^ 經濟部智慧財產局員工消費合作社印製 452655 A7 ______B7__—_____ 五、發明說明() (請先閱讀背面之注意事項再填寫本頁) 上述端子切換電路7 3係進行下述控制:將測試電路7 1之 測試用輸出入信號群(自我檢查用信號群)P71或规格輸入 信號群(規格信號群)P70中之一者,連接至規格端子群 2 1。又,規格輸出入信號群P70係爲了使單晶片微電腦70 能實現一般功能,而有必要連接至規格端子群2 1之信號 群。 此處使用圖8及圖9,表示2個上述端子切換電路73之具 體構造。 (1)特別電位之信號之檢測構造(電壓檢測方法) 如圖8所示,端子切換電路73亦可具備特別電壓檢測電 路73a、及選擇電路73b。 上述特別電壓檢測電路7 3 a係檢測規格動作電壓外之特 別電位之信號輸入者,該信號係由規格端子群2 1之特定端 子指示信號群之切換者。即,特別電譽檢測電路73a在檢 測出特別電位之信號輸入時,將特別電壓_檢測電路7 3 a自 資料「0」推移至資料Γ 1」,而傳達至選擇電路73b。 此處’特別電壓檢測電路7 3 a所檢測出之特別電位信 號,只要係可與規格動作區別者即可。又,該信號可自規 格端子群21之1條或複數條端子輸入。 經濟部智慧財產局員工消費合作社印製 上述選擇電路7 3 b係連接於規格輸出入信號群p 7 0及測試 電路7 1之測試用輸出入信號群P 7 1,除此之外亦連接於特 別電壓檢測電路P 7 3 a。又,選擇電路7 3 b在特別電壓檢測 仏號P73a爲資料「〇」時’連接规格輸出入信號群p7〇至 規格端子群2 1 ’在特別電壓檢測信號p 7 3 &自資料「〇」推 -31 - 本紙張尺度適时_家鮮(CNS)A4祕(21q^j97公髮) A7 ----_____B7^ 29 " ---------- 五、發明說明() 移至資料r 1」時,將測試電路71之測試用輸出入信號群 P71所連接至規格端子群21。即,選擇電路係因應於 特別電壓檢測信號P73a,將連接至規格端子群21之信 號在規格輸出入信號群5>7〇與測試用輸出入信號群 之間作切換而成爲介面。 (2 )指令檢測構造(指令檢測方法) 又,如圖9所示,端子切換電路73具備指令檢測電路 來取代上述特別電壓檢測電路73a亦可。 上述指令檢測電路73c係檢測特定之指令輸入者,該指 令係依規格端子群2 }之特定端子,指示信號群之切換者。 即,指令檢測電路73e在檢測出特定之指令輸入之情況 下,將指令檢測信號P73 e自資料「〇」推移至資料 「1」,向選擇電路73a傳達。 此處,指令檢測電路73c所檢測之特定指令,只要可與 規格動作用之指令區別者即可。又,此指令可由規格端子 群21之1條或複數條端子輸入。 上述選擇電路7 3 b係連接於規格輸出入信號群p 7 〇及測試 電路71之測試用輸出入信號群p71,除此之外並連接於指 令檢測信號P73c ^又,選擇電路73b在指令檢測信號73c 爲資料「0」時,將輸出入信號群p7〇連接至規格端子群 21,在指令檢測信號P73c自資料「〇」推移至「1」時, 將測試電路7 1之測試用輸出入信號群p 7丨連接至規格端子 群21。即,選擇電路73b因應於指令檢測信號p73e,將連 接至規格端子群21之信號,在規格輸出入信號群p7〇與測 -32- 本紙張尺度適用中關家標ί (CNS)A4規格(210 X 297公爱了 (請先閱讀背面之注意事項再填寫本頁) —裝 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印焚 A7 _________B7___ 五、發明說明(3Q ) 試用輸出入信號群p71間切換而成爲介面。 端子切換電路73藉由具備上述任一構造,便可僅在測試 時由外部直接控制測試電路7 1,故不需要專用之測試端 子,便可進行内建自我檢查。
依上述端子切換電路73,自規格端子群21將測試用輸出 入信號群P71作爲介面之情況,自规格端子群21以IEEE
1149.1規格爲準將TDI信號、td〇信號、TCK信號及TMS 信號輸出入至測試電路7 1 ^故,該等信號被輸出入至规格 端子群21之各端子後,如習知技術所述,以下述動作執行 自我檢查。 即’依來自由TCK信號取樣之TDI信號之命令及附屬資 料’進行虛擬亂數產生器14、圖案產生器16、邏輯電路檢 查用壓縮器1 5 '及記憶體檢查用壓縮器丨7之初期狀態之設 定,啓動内建自我檢查(第9處理)。 内建自我檢查啓動後,虛擬亂數產生器14所產生之信號 P 1 4被作爲測試圖案輸入至可進行掃瞄測試之cPu i 2及邏 輯電路群13。又,將CPU 12及邏輯電路群13所輸出之資 料信號P12、P13 ’以邏輯電路檢查用壓_縮器15予以壓 縮’將其値作爲邏輯電路群13之内建自我檢查之檢查結 果°在此同時,圖案羞生器16將測試圖案信號?16輸入至 ί己憶體1 1 ’記憶體1 1所輸出之信號p i j被記憶體檢查用壓 縮器17壓縮’將其値作爲記憶體"之内建自我檢查之檢查 結果(第10處理)。 内建自我檢查結束後,依圖案計數器20,使邏輯電路檢 -33- 本紙張尺度適用中國國家標準(CNS)A4規格〈210 x 297公芨) ------------I --------訂.If------岭 (請先閱讀背面之注意事項再填寫本頁) A7 B7 五、發明說明() 查用壓縮器15及記憶體檢查用壓縮器17停止動作,依來自 以TCK信號取樣之TDI信號之命令及附屬資料,將CPU工2 及邏輯電路群13之内建自我檢查之檢查結果及記憶體〖丨之 内建自我檢査之檢查結果,與TCK信號取得同步,自分配 至TDO信號之端子予以輸出,在單晶片微電腦7 〇外部與期 望値作比較,以進行判定。 此時’單晶片微電腦70依端子切換電路73,在自我檢查 輸出入測試用輸出入信號群P71,在一般使用時輸出入規 格輸出入信號群P70,以此方式將通過規格端子群21之信 號群,進行切換處理(第11處理)。 如上,單晶片微電腦70藉由具備切換信號群之端子切換 電路73 ’便不需在規格端子群21上加設自我檢查用之端 子。故,不必增加端子數,藉由以IEEE 1149.1規格爲準之 標準構造,即可進行内建自我檢查。 又’使用測試電路7 1 ( JT AG電路)之控制信號,自外部啓 動内建自我檢查’可於外·部進行結果研判乏故,可進行 CPU 1 2本身之掃瞄測試及其結果研判。 又,測試電路71係以標準規格爲準之電路之故,可縮短 搭載其之早晶片微電腦之設計及研發時間。 (實施形態5 ) ' 以下基於圖10及囷11説明本發明之其他實施形態。爲便 於説明,對於與前述實施形態1至4所示之構件具有相同功 能之構件,附以相同之符號而省略其説明a 本實施形態説明搭載了前述實施形態4所説明之單晶片微 -34- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (靖先閱讀背面之注意事項再填寫本頁) 裝 訂---------f. 經濟部智慧財產局員工消黌合作社印製 經濟部智慧財產局員工消費合作社印製 4 5 2 S 5 5 A7 ____B7___ 五、發明說明(32 ) 電腦70之1C卡。 如圖1 0所示!本實施形態之I c卡係搭載了上述單晶片微 電腦7 0 (圖7 ),除此之外配設了規格端子群2 1,作爲單晶 片微電腦7 0與外部之介面。 上述規格端子群21通常在1C卡1之實際使用狀態令,如 圖1 0所示具有ISO 7816所规定之端子功能。即,規格端子 群 21 之各端子各爲 VDD、GND ' VPP、RFU1、RST、 I/O、CLK、及RFU2信號之介面。 次之,圖11爲上述1C卡1之内建自我檢查進行時之狀態 表示圖。1C卡1在内建自我檢查時,係由規格端子群21之 端予中之使用於測試之端子,連接至測試器9 〇。 如實施形態4所tf,單晶片微電腦70具備端子切換電路 73 ’可將以規格端子群21爲介面之信號,選擇規格輸出入 信號群P70及測試用輸出入信號群P71之任一者予以切 換。故’可對應處理IC卡1之規格輸出入信號群p 7 〇及測 試電路7 1之測試用輸出入信號群P 7 1。即,例如使jTag電 路之測試電路71之TDI端子對應於1C卡1之RFU1端子,同 樣的使TD0端子對應I/O端子、使TCK端子對應CLK端 子、及使TMS端子對應RFU2端子,即可共有各端子。 又’端子之切換’即,爲了切換規格輸出入信號群p7〇 及測試用輸出入信號群P 7 1,自IC卡1外部供給切換指 示。具體上,檢測規格動作電壓外之特別電位之電壓檢測 方法(圖8)之情況,將相當於切換指示之電壓_自VPP端子輪 人。又,在檢測特定指令輸入之指令檢測方法(圖9)之情 -35- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁)
I Λ a f— n I I I— n 1^1 I A7 A7 經濟部智慧財產局員工消費合作社印製 ___ B7__ 33 ------ 五、發明說明() 況,將相當於切換指示之指令自ϊ/0端子輸入,在端子切 換後自I / 0端子將TDO信號輸出。又,該等電壓或指令, 亦可使用測試器9 0予以輸入。 如上般地,關於本實施態樣之1(:卡,因爲可藉著切換規 格端子群2 i之端子機能,測試時能將JTAG電路(測試電路 71)之TDI、TDO、TCK、TMS信號往外部端子介面’故 能自外部之測試器90進行裝載單晶片微電腦7〇之内建自我 檢查之啓動及結果之研判。 如上,本發明之單晶片微電腦具備各以匯流排連接之 CPU、記憶了專司CPU動作之程式之記憶體、及邏輯電路 群,除此之外,具備:自我檢查控制電路,其係對上述 CPU-邏輯電路群及記憶體輸入各測試圖案,檢測出各輸出 信號者;自我檢查啓動電路,其係對上述自我檢查控制電 路設定初期値,啓動該自我檢查控制電路者;及端子切換 機構’其係將經由同一端子群輸出入之自我檢查用信號群 及規格信號群作切換者a - 又,本發明之單晶片微電腦之控制方法係爲具備各以匯 流排連接之CPU、記憶了專司CPU動作之程式之記憶體、 及邏輯電路群之單晶片微電腦之控制方法,其亦可包含下 述處理:對自我檢查控制電路設定初期値,啓動該自我檢 查控制電路之處理(第9處理);依上述自我檢查控制電路, 對上述CPU '邏輯電路群及記憶體輸入各測試圖案,檢測 各輸出信號之處理(第10處理);及在自我檢查時將自我檢 查用信號予以輸出入,在一般使用時將規格信號群予以輸 -36- 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公芨) ίιιι — llllllt. _^‘ 11 — I — I ^- — — — — — — -"4* f請先閱讀背面之注意事項再填寫本頁} A7 A7 經濟部智慧財產局員工消费合作社印製 ___ B7_____ 34 五、發明說明() 出入,以此方式切換通過端子群之信號群之處理(第丨丨處 理)。 依上述構造或方法,可依CPU指令啓動内建自我檢查(自 我檢查啓動電路,第9處理),檢測CPU、邏輯電路群及記 憶體之輸出信號(自我檢查控制電路,第1〇處理)。又,在 自我檢查時,將自我檢查用信號予以輸出入,在一般使用 時’將規格信號群予以輸出入,以此方式可切換通過端子 群之信號群(端子切換機構,第11處理)。 故’不必增加規格上之端子數即可執行内建自我檢查。 即,不必使用習知上必需之複數之專用測試端子,亦不必 自外部進行複雜之控制,即可執行内建自我檢查。 故,依上述構造或方法,可解決單晶片微電腦之端子數 增加之問題之故,例如在如Ϊ C卡般端子數少之單晶片微電 腦中’亦可將内建自我檢查予以實用化。又,除了邏輯電 路群及記憶體之結果研判外,習知難以達成之CPU本身之 結果研判亦可進行。且,該等研判不需使用任何外部檢查 裝置’可由單晶片微電腦本身進行。 又,本發明之單晶片微電腦中,上述自我檢查啓動電路 亦可由以IEEE 1149,1規格爲準之測試電路予以構成。 依上述構造’單晶微電腦之啓動自我檢查控制電路之 自我檢查啓動電路,亦可使用以IEEE〖149」規格爲準之測 試電路(JTAG電路)。 故,使用JTAG電路之控制信號,自外部啓動内建自我檢 查,在外邵進行結果研判之故,故可作cpu本身之掃瞄測 -37- 本紙張尺度通用中國國家標準(CNS)A4規格(210 X 297公爱)' ----- ----—--I --------訂----I--1·? I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員Η消費合作社印製 A7 B7____ 35 五、發明說明() 試以及結果研判。又,藉由將以標準規格爲準之jTAG電路 用於測試電路,可縮短單晶片微電腦之設計、及研發期。 此外,除了 JTAG電路外並且具備上述端子切換機構,藉此 不必增加規格上之端子數,即可由以標準規格爲準之構造 及方法,執行内建自我檢查。 又’本發明之單晶片微電腦中,上述端子切換機構亦可 具備特別電壓檢測電路,其係檢測被輸入至上述端子群之 特定端子之指示上述端子群切換之特定電位者。 依上述構造,在特別電壓檢測電路檢測出特定電位時, 端子切換機構可切換信號群之故,可自外部直接控制自我 檢查啓動電路。即,不需新設用以切換端子功能之專用端 子,可依輸入至單晶片微電腦之特定端子之電位,自外部 控制共用之端子群之端子功能。 又,本發明之單晶片微電腦中,上述端子切換機構亦可 具備指令檢測電路,其係檢測被輸入至上述端子群之特定 端予之指示上述信號群切操之指令者。 依上述構造’在指令檢測電路檢測出特定之指令時,端 子切換機構可切換信號群之故,可直接自外部控制自我檢 查啓動電路。即,不必新設用以切換端子功能之專用端 子’可依輸入至單晶片微電腦之特定端子之指令,自外部 控制共用之端子群之端子功能。 發明説明中之具體實施樣態或實施例,僅係用以說明本 發明之技術内容者,不應以該等具體例狹義解釋本發明。 在本發明之精神及下述申請專利範園内,本發明可有各種 變更實施。 -38- 本紙張尺度適用中國困家標準(CNSDA4規格(210 X 297公爱_) ' ---- (請先閱讀背面之注意事項再填寫本頁)
-I _· n It n-^OJ囂 Ή* _A 經濟部智慧財產局員工消費合作社印製 452655 A7 _B7_ 36五、發明說明() (符號説明) 1 1C卡 10、30、50、70 單晶片微電腦 11 記憶體 12 CPU(中央處理單元) 13 邏輯電路群 14·虛擬亂數產生器(自我檢查控制電路) 15 邏輯電路檢查用壓縮器(自我檢查控制電路) 16 圖案產生器(自我檢查控制電路) 17 記憶體檢查用壓縮器(自我檢查控制電路) 18 啓動暫存器(自我檢查啓動電路) 19 内建自我檢查啓動圖案產生器(自我檢查啓動電路) 20 圖案計數器(自我檢查控制電路) 21 规格端子群(端子群) 2 2、3 2、5 2、7 2 匯流排 3 1 檢查結果輸出器(檢查'結果輸出電路) 51 重設(reset)產生器(重設電路) 7 1 測試電路(自我檢查啓動電路) 73 端子切換電路(端子切換機構) 7 3 a特別電壓檢測電路 7 3 c指令檢測電路 P11、P12、P13 資料信號(輸出信號) P 12a位址信號(CPU指令) P12r讀出信號(CPU指令) -39- n n .1 If J1 In a^i 11 I I n i n n 1 ,I I— n I I “tjv-*·=°i. (請先閱讀背面之生音心事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 A7 B7_ , 37五、發明說明() P12w寫入信號(CPU指令) P 1 4測試圖案信號(測試圖案) P 1 6測試圖案信號P (測試圖案) P 1 9 i初期値設定信號(初期値) Pout輸出資料信號(輸出信號) P70規格輸出入信號群(規格信號群) P 7 1測試用輸出入信號群(自我檢查用信號群) S12、S13 (第 1處理) S 1 4 ' S 1 5 (第 2處理) S22、S23 (第 3處理) 524 (第4處理) 525 (第5處理) S33、S34 (第 6處理) S3 5 (第7處理) S36 ' S37 - S38、S39、S40 (第 8處理) -------- -----I --------訂-------f_/A» <請先閱讀背面之注意事項再填寫本頁) -40- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)

Claims (1)

  1. AS B8 C8 D8 、申請專利範圍 i.—種單晶片微電腦,其特徵在於: 具備:CPU :記憶體,其記憶了專司該CPU動作之程 式;及邏輯電路群;除此之外,並且 具備:自我檢查控制電路,其係依上述CPU指令,對 上述邏輯電路群及記憶體,各輸入測試圖案,檢測各輸 出信號者;及 自我檢查啓動電路’其係依上述CPU指令,於上述自 我檢查控制電路設定初期値,啓動自我檢查控制電路 者。 2_如申請專利範圍第丨項之單晶片微電腦,其中上述cpu係 將上述自我檢查控制電路所檢測出之上述邏輯電路群及 記憶體之輸出.信號,與上述記憶體内所記憶之期望値作 比較,以進行上述邏輯電路群及記憶體之自我檢查之研 判者》 — 3.如申請專利範圍第2項之單晶片微電腦,其中上述CP。係 經由在通常使用時將規故之信號群予以輸出入所用之规 格之端子群之端子,將上述研判結果,向外部輸出者^ 4·如申請專利範圍第1項之單晶片微電腦,其中上述係 經由在通常使用時將規格之信號群予以輪出入所用之規 格之端子群之端子,將上述自我檢查_電路所檢列出 之上述邏輯電路群及記憶體之輸出倖 唬,向外部輪出 者0 5.如申請專利範圍第1項之單晶片微電腦, 匈’具中上述自為 檢查控制電路係依上述CPU指令,不推级 谨對上述邏輯電路 -41 - 本紙張尺度適用中國國家標準(CNS)A4規輅(210 X 297公釐) (請先閱璜背面之注意事項再填寫本頁) 裝 訂---------線 經濟部智慧財產局員工消費合作社印製 80588 A25CD 經濟部智慧財產局員工消費合作社印製 六、 申請專利範圍 群及記憶體’並且對上述CPU亦輸入測試圖案,檢測輸 出信號者。 f 申請專利範圍第5項之單晶片微電腦,其中更包含檢 結果輸出電路,其係將上述自我檢查控制電路所檢測 ϋ之上述cpu,邏輯電路群及記憶體之輸出信號,向外 ‘輸出者。 7. 如申請專利範圍第6項之單晶片微電腦,其中上述檢查 結果輸出電路係經由在通常使用時將規格之信號群予以 輸出入所用之規格之端子群之端子,將上述CPU、邏輯 電路群及I己憶體之輸出信號,向外部輸出者a 8. 如申請專利範圍第5項之單晶片微電腦,其中更包含重 設電路’其係依上述自我檢查控制電路檢測出上述 CPU、邏輯電路群及記憶體之輸出信號後,將上述 予以重設,使基於上述輸出信號研判上述cPU、邏輯電 路群及記憶體之程式’在上述CPU上執行者。 9. 如申請專利範圍第8項之單晶片微電腦,其中上述cpu係 判別被重設時’係電源投入時之初期化,或係内建自我 檢查結束後之上述重設電路所導致之相期化者。 10. 如申請專利範圍第9項之單晶片微電腦,其中上述cpu係 經由在通常使用時將視格之信號群予以輪出入所用之规 格之端子群之端子,將上述研判結果,向外部輸出者。 11. 如申請專利範圍第9項之單晶片微電腦,其中上述CPU係 經由在通常使用時將規格之信號群予以輪出入所用之規 格之‘子群之As»子’將上述CPU、邏輯電路群及記惊體 -42- 本紙張尺度適用令國國家標準(CNS)A4規格(210 X 297公楚) (請先閱讀背面之注意事項再填寫本頁) 裝---- 訂---------故 0Λ 8 88 W^BCD 4 5 2 6 5 5 六、申請專利範圍 之輸出信號,向外部輸出者。 12. 如申清專利範圍第i項之單晶片微電腦,其中上述自我 檢查啓動電路包含啓動暫存器,其係啓動上述自我檢查 控制電路之閂鎖電路者。 13. 如申請專利範圍第〗項之單晶片微電腦,其中上述自我 檢查啓動電路包含内建自我檢查啓動圖案產生器,其係 於上述自我檢查控制電路,設定所產生之初期値之圖案 之計數電路者。 14. 一種單晶片微電腦,其特徵在於: 具備:cpu ;記憶體,其記憶了專司該CPU動作之程 式;及邏輯電路群;除此之外,並且 具備:自我檢查控制電路,其係對上述CPU、邏輯電 路群及*己憶體,各輸入測試圖案,檢測各輸出信號者; 自我檢查啓動電路,其係於上述自我檢查控制電路設 定初期値,啓動該自我檢查控制電路者;及 端子切換機構,其係將-經由同一端子群輸出入之自我 檢查用信號群及規格信號群予以切換者。 15‘如申請專利範圍第1 4項之單晶片微電腦,其中上述自我 檢查啓動電路係以IEEE 1149.1规格爲準之測試電路。 16. 如申請專利範圍第14硕之單晶片微電腦,其中上述端子 切換機構具備特別電壓檢測電路,其係檢測出被輪入至 上述端子群之特定端子之指示上述信號群之切換之特定 電位者。 17. 如申請專利範圍第1 4項之單晶片微電腦,其中上述端子 -43- 本紙張尺度遶用中國國家標準(CNS)A4規格(210 X 297公g ) ------ ------r---訂---— — — — — — ^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 切換機構具備指令檢測電路,其係檢測出被輸入至上述 端子群之特別端子之指示上述信號群之切換之指令者。 18. —種單晶片微電腦之控制方法,其特徵在於: 其係具備CPU、記憶了專司該CPU動作之程式之記憶 體,及邏輯電路群之單晶片微電腦之控制方法; 其包含下述處理: 依上述CPU指令,於自我檢查控制電路設定初期彳直, 啓動該自我檢查控制電路之處理;及 依上述CPU指令,藉由上述自我檢查控制電路,對上 述邏輯電路群及記憶體,各輸入測試圖案,檢測各輪出 信號之處理。 19. 如申請專利範園第i 8項之單晶片微電腦之控制方法,其 中更包含下述處理: 依上述CPU ’將上述自我檢查控制電路所檢測出之上 述邏輯電路群及記憶體之輸出信號,與上述記憶體内所 記憶之期待値作比較,以進行上述邏輯電路群及記憶髀 之自我檢查之研判之處理。 " 20. 如申請專利範圍第19項之單晶片微電腦之控制方法,其 中更包含下述處理: 、 依上述CPU,經由在μ使用時將規格信號群予以 出入所用之規格端子群之端子,將上述研判結果,内11 部輸出之處理。°外 21. 如申請專利範圍第〗8項之單晶片微電腦之控制方法, 咋更包含以下處理: ’其 -44 - 本紙張尺度適用中關家標ϋ;3)Α4規格^·;; 297 ^ > (請先閱讀背面之注意事項再填寫本頁) -----Γ---^ ---------綠 452655 頜 C8 _ D8六、申請專利範圍 經濟部智慧財產局員工消費合作社印製 依上述CPU,經由在通常使用時將規格信號群予以輸 出入所用之規格端子群之端子,將上述自我檢查控制電 路所檢測出之上述邏輯電路群及記憶體之輸出信號,向 外部輪出之處理;及 於外部中,將上述輸出信號與各期望値作比較,以進 行上述邏輯電路群及記憶體之自我檢查之研判之處理。 22. —種單晶片微電腦之控制方法,其特徵在於: 其係具備CpU、記憶了專司該CPU動作之程式之記憶 體、及邏輯電路群之單晶片微電腦之控制方法; 其包含下述處理: 依上述CPU指令,於自我檢查控制電路設定初期値, 啓動該自我檢查控制電路之處理; 依上述CPU指令,藉由上述自我檢查控制電路 述CPU、邏輯電路群及記憶體,各輸入測試圖案 出各輸出信號之處理;及 將上述自我檢査控制電路所檢測出之上述CPU 電路群及S己憶體之輸出信號,向外部輸出之處理。 23. 如申清專利範圍第2 2項之單晶片微電腦之控制方法, 中上述將輸出信號向外部輪出之處理,係經由在填^使 用時將規格信號群予-以輸出入所用之規格端子群之端 子’將上述CPU、邏輯電路群及記憶體之輸出信號, 外部輸出者。 24. 如申凊專利範圍第2 3項之單晶片微電腦之控制方法, 中更包含下述處理: 對上 檢測 邏輯 其 向 其 (請先閱讀背面之注意事項再填寫本頁) 裝--------訂---------線 45- 泰紙張尺度適用中國國家標準(CN“規格⑵〇 χ观公爱 A8 B8 C8 D8 452655 六、申請專利範圍 於外邵中’將上述輸出信號與各期望値作比較,以進 行上述CPU、邏輯電路群及記憶體之自我檢查之研判之 處理》 25. —種單晶片微電腦之控制方法,其特徵在於: 其係具備CPU、記憶了專司該CPU動作之程式之記悚 體、及邏輯電路群之單晶片微電腦之控制方法; 其包含下述處理: 依上述CPU指令’於自我檢查控制電路設定初期儀, 啓動該自我檢查控制電路之處理; 依上述自我檢查控制電路,對上述CPU、邏輯電路群 及記憶體’各輸入測試圖案,檢測出各輸出信號之處 理;及 依上述CPU指令,藉由上述自我檢查控制電路檢測出 上述CPU、邏輯電路群及記憶體之輸出信號後,將上述 CPU予以重設,使基於上述輸出信號研判上述CJ>U、邏 輯電路群及記憶體之程式,在上述CPU上執行。 26. 如申請專利範圍第2 5項之單晶片微電腦之控制方去 中更包含下述處理: ' 判別在重設時,係電源投入時之相期化,赤&上 •^係内建自 我檢查結束後之初期化之處理。 27. 如申請專利圍第2 5項之卓晶片微電腦之控制方、去 中更包含下述處理: 依上述CPU,經由在0使用時將規格信號 0现群予以輸 出入所用之規格端子群之端子,將上述研判纟士 、、°果,向外 -46- 本紙張尺度適用+國國家標準(CNS)A4規格(210 x 297公餐) ------------ 裝—-----訂---------故 f請先閱讀背面之注意事項再填寫本頁} 經濟部智慧財產局員工消費合作社印製 45265 5 A8 B8 C8 D8 '申請專利範圍 部輪出之處理。 28.如申請專利範圍第25項之單晶片微電腦之控制方法,其 中更包含下述處理: 依上述CPU,經由在通常使用時將規格信號群予以輸 出入所用之規格端子群之端子,將上述自我檢查控制電 路所檢測出之上述CPU、邏輯電路群及記憶體之輸出信 號,向外部輸出之處理;及 ~ 於外部中,將上述輸出信號與各期望値作比較,以進 行上述邏輯電路群及記憶體之自我檢查之研判之處理。 29_ —種單晶片微電腦之控制方法,其特徵在於: 其係具備CPU、記憶了專司該CPU動作之程式之記憶 體及邏輯電路群之單晶片微電腦之控制方法; 其包含下述處理: 於自我檢查控制電路設定初期値,啓動該自我檢查控 制電路之處理; & 藉上述自我檢查控制電路,對上述CPU、邏輯電路群 及記憶體,各輸入測試圖案,檢測出各輸出信號之處 理;及 以在自我檢查時將自我檢查用信號群予以輪出入,在 邊j使用時將規格信號群予以輸出入之方式,將通過端 子群之信號群予以切換之處理。 30. —種搭載單晶片微電腦之〖c卡,其特徵在於: 具備:CPU ;記憶體,其記憶了專司該CPU動作之^ 式;及邏輯電路群;除此之外,並且 i • 47- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------I---'裝·----r---訂---------綠 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 45 265 5 頜 C8 ----—- ___D8 六、申請專利範圍 具備,自我檢查控制電路,其係依上述cPU指令,對 上述邏輯電路群及記憶體,各輸入測試圖案,檢測出各 輸出信號者;及 -自我檢查啓動電路,其係依上述cpu指令,於上述自 我檢查控制電路設定初期値,啓動上述自我檢查控制電 _路者。 31,一種搭載單晶片微電腦之1(:卡,其特徵在於: 、具備:CPU ;記憶體,其記憶了專司該cpu動作之程 式;及邏輯電路群;除此之外,並且 具備.自我檢查控制電路,其係依上述cpu指令,對 上述CPU、邏輯電路群及記憶體,各輸入測試圖案,檢 測出各輸出信號者; ,自我檢查啓動電路,其係依上述cpu指令,於上述自 我檢查控制電路設定初期値,啓動上述自我檢查控制電 路者;及 檢查結果輸出電路,其係將上述自我檢查控制電路所 檢測出之上述CPU、邏輯電路群及記憶體之輸出信號, 向外部輸出者。 32. —種搭載單晶片微電腦之1{:卡,其特徵在於: 具備·· CPU ;記憶體’其記憶了專司該cpu動作之程 式;及邏輯電路群;除此之外,並且 具備:自我檢查控制電路,其係依上述cpu指令,對 上述CPU、邏輯電路群及記憶體,各輸入測試圖案,檢 測出各輸出信號者; -48, 本紙張尺度適用中賴家標準(CNS)A4規格(210 X 297公爱) -------^'!-----訂---------·β (請先閱讀背面之注意事項再填寫本頁) η 5 265 δ Α8 cl 08 六、申請專利範圍 自我檢查啓動電路,其係依上述CPU指令,於上述自 我檢查控制電路設定初期値’啓動上述自我檢查控制電 路者;及 重設電路’其係依上述自我檢查控制電路檢測出上述 CPU、邏輯電路群及記憶體之輸出信號後,將上述(:1>1; 予以重設,使基於上述輸出信號研判上述CPU、邏輯電 路群及記憶體之程式,在上述CPU上執行者。 33. —種搭載單晶片微電腦之1C卡,其特徵在於: 具備:CPU ;記憶體,其記憶了專司該CPU動作之程 式,及邏輯電路群;除此之外,並且 具備:自我檢查控制電路’其係對上述Cpu、邏輯電 路群及記憶體’各輸入測試圖案,檢測出各輸出信號 者; 自我檢查啓動電路’其係於上述自我檢查控制電路設 定初期値,啓動該自我檢查控制電路者;及 端子切換機構’其係將經由同一端子群輸出入之自我 檢查用信號群及規格信號群予以切換者。 34. 如申請專利範圍第33項之1(:卡,其中具備規格端子群, 其係在Μ使用時,將規格信號群予以輸出入者; 在自我檢查時,爲了將自我檢查用信號群予以輸出 入’使用上述端子群之端子者。 -49- 本紙張尺度適用帽國家標準(CNS)A4規格⑵0 x 297公髮_)------------ ------I-------- 裝--------訂--------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製
TW089108531A 1999-05-11 2000-05-04 One-chip microcomputer and control method thereof as well as an IC card having such a one-chip microcomputer TW452655B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP13029799 1999-05-11
JP2000106954A JP3576457B2 (ja) 1999-05-11 2000-04-07 1チップマイクロコンピュータおよびその制御方法、ならびにそれを用いたicカード

Publications (1)

Publication Number Publication Date
TW452655B true TW452655B (en) 2001-09-01

Family

ID=26465468

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089108531A TW452655B (en) 1999-05-11 2000-05-04 One-chip microcomputer and control method thereof as well as an IC card having such a one-chip microcomputer

Country Status (6)

Country Link
US (1) US6934884B1 (zh)
EP (1) EP1074915B1 (zh)
JP (1) JP3576457B2 (zh)
KR (1) KR100377904B1 (zh)
DE (1) DE60013210T2 (zh)
TW (1) TW452655B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4734762B2 (ja) * 2001-05-25 2011-07-27 ソニー株式会社 メモリカード
JP4737929B2 (ja) * 2003-12-12 2011-08-03 株式会社東芝 半導体記憶装置
JP2005190112A (ja) * 2003-12-25 2005-07-14 Internatl Business Mach Corp <Ibm> マイクロコンピュータ及びそのデバッグ方法
KR20070079831A (ko) * 2006-02-03 2007-08-08 삼성전자주식회사 디스플레이장치 및 그 제어방법
JP5173216B2 (ja) * 2006-04-18 2013-04-03 パナソニック株式会社 半導体集積回路システム、半導体集積回路、オペレーティングシステム及び半導体集積回路の制御方法
US7669090B2 (en) * 2006-05-18 2010-02-23 Kabushiki Kaisha Toshiba Apparatus and method for verifying custom IC
JP2010140219A (ja) * 2008-12-11 2010-06-24 Renesas Technology Corp 半導体データ処理デバイス
US9595350B2 (en) * 2012-11-05 2017-03-14 Nxp Usa, Inc. Hardware-based memory initialization
CN104122497B (zh) * 2014-08-11 2016-09-21 中国科学院自动化研究所 集成电路内建自测试所需测试向量的生成电路及方法
JP6438353B2 (ja) * 2015-05-27 2018-12-12 ルネサスエレクトロニクス株式会社 半導体装置及び診断テスト方法
GB2549280B (en) * 2016-04-11 2020-03-11 Advanced Risc Mach Ltd Self-testing in a processor core
US10473711B2 (en) * 2016-04-15 2019-11-12 Infineon Technologies Ag Multi-channel fault detection with a single diagnosis output
EP3324295B1 (en) * 2016-11-18 2021-04-14 u-blox AG Self-test capable integrated circuit apparatus and method of self-testing an integrated circuit
US11863230B2 (en) 2020-02-13 2024-01-02 Nippon Telegraph And Telephone Corporation Communication apparatus and error detection method
KR102428901B1 (ko) * 2022-04-15 2022-08-04 삼성전자주식회사 명령어 로그 레지스터를 포함하는 반도체 메모리 장치 및 그것의 명령어 로그 출력 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57207347A (en) 1981-06-16 1982-12-20 Mitsubishi Electric Corp Semiconductor device
DE3138989A1 (de) * 1981-09-30 1983-04-14 Siemens AG, 1000 Berlin und 8000 München Zusaetzliche funktionseinheit in einem mikroprozessor, mikroprozessorsystem und verfahren zu seinem betrieb
JPH0223432A (ja) * 1988-07-13 1990-01-25 Toshiba Corp 自己診断方式
JPH0389182A (ja) 1989-08-31 1991-04-15 Sharp Corp 集積回路装置
JPH03138742A (ja) * 1989-10-25 1991-06-13 Toshiba Corp メモリシステム
US5638382A (en) * 1994-06-29 1997-06-10 Intel Corporation Built-in self test function for a processor including intermediate test results
JPH08137824A (ja) * 1994-11-15 1996-05-31 Mitsubishi Semiconductor Software Kk セルフテスト機能内蔵シングルチップマイコン
JPH09146790A (ja) * 1995-11-21 1997-06-06 Seiko Epson Corp 半導体集積回路装置とその試験方法
KR0165818B1 (ko) * 1995-12-07 1999-01-15 구본준 원칩 마이크로 컴퓨터
US5960009A (en) * 1996-08-09 1999-09-28 Lucent Technologies Inc. Built in shelf test method and apparatus for booth multipliers
JPH10143386A (ja) 1996-10-31 1998-05-29 Texas Instr Inc <Ti> マイクロプロセッサ
US6249893B1 (en) * 1998-10-30 2001-06-19 Advantest Corp. Method and structure for testing embedded cores based system-on-a-chip
DE19911939C2 (de) * 1999-03-17 2001-03-22 Siemens Ag Verfahren für den eingebauten Selbsttest einer elektronischen Schaltung

Also Published As

Publication number Publication date
KR20010014896A (ko) 2001-02-26
EP1074915A1 (en) 2001-02-07
JP3576457B2 (ja) 2004-10-13
JP2001027958A (ja) 2001-01-30
US6934884B1 (en) 2005-08-23
DE60013210D1 (de) 2004-09-30
KR100377904B1 (ko) 2003-03-29
EP1074915B1 (en) 2004-08-25
DE60013210T2 (de) 2005-09-01

Similar Documents

Publication Publication Date Title
TW452655B (en) One-chip microcomputer and control method thereof as well as an IC card having such a one-chip microcomputer
TWI259359B (en) Method and apparatus for testing embedded cores
US20030070118A1 (en) Semiconductor integrated circuit with built-in test function
TW484016B (en) Semiconductor integrated circuit and recording medium
US6768694B2 (en) Method of electrically blowing fuses under control of an on-chip tester interface apparatus
TW579431B (en) Parallel testing of integrated circuit devices using cross-DUT and within-DUT comparisons
US5568437A (en) Built-in self test for integrated circuits having read/write memory
EP0472818A2 (en) Built-in self test for integrated circuits
US6779144B2 (en) Semiconductor integrated circuit device and method of testing it
JP2005241651A (ja) 内蔵型セルフテスト回路を有するsoc、及びそのセルフテスト方法
JP3645578B2 (ja) スマート・メモリの組込み自己検査のための装置と方法
CN110907798A (zh) 集成SoC的交换芯片的测试验证板、测试装置及方法
US6934205B1 (en) Bist for parallel testing of on chip memory
Parulkar et al. A scalable, low cost design-for-test architecture for UltraSPARC/spl trade/chip multi-processors
Ulbricht et al. A new hierarchical built-in self-test with on-chip diagnosis for VLIW processors
JPH04178580A (ja) 半導体メモリの故障自己診断装置
JPH0758320B2 (ja) 情報処理装置の自己診断回路および自己診断方法
TW514927B (en) Built-in programmable self-diagnosis method and circuit SRAM
JPH11202026A (ja) 不良解析手法
TW517376B (en) Semiconductor device system
US7143322B2 (en) Arrangement and method of testing an integrated circuit
US7478291B2 (en) Memory array repair where repair logic cannot operate at same operating condition as array
JP4682077B2 (ja) 半導体集積回路
Galke et al. Perspectives of combining online and offline test technology for dependable systems on a chip
Dham et al. A non-ICL UVM approach to verifying DFx IJTAG network and its pros and cons v/s the ICL-PDL approach

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent