KR910008570A - 자기 검사 기능을 구비한 메모리 시스템 - Google Patents

자기 검사 기능을 구비한 메모리 시스템 Download PDF

Info

Publication number
KR910008570A
KR910008570A KR1019900017007A KR900017007A KR910008570A KR 910008570 A KR910008570 A KR 910008570A KR 1019900017007 A KR1019900017007 A KR 1019900017007A KR 900017007 A KR900017007 A KR 900017007A KR 910008570 A KR910008570 A KR 910008570A
Authority
KR
South Korea
Prior art keywords
data
memory
test
address
addressing
Prior art date
Application number
KR1019900017007A
Other languages
English (en)
Other versions
KR940005783B1 (ko
Inventor
아키후미 이노우에
Original Assignee
아오이 죠이치
가부시기가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시기가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR910008570A publication Critical patent/KR910008570A/ko
Application granted granted Critical
Publication of KR940005783B1 publication Critical patent/KR940005783B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/16—Protection against loss of memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/40—Response verification devices using compression techniques
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

내용 없음.

Description

자기 검사 기능을 구비한 메모리 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명의 일실시예에 의한 메모리칩의 구성을 나타낸 블록도.
제 2 도는 제 1 도에 표시된 메모리칩을 메인 메모리로서 사용한 데이타 처리시스템의 구성을 나타낸 블록도.
제 5a 도 내지 제5c도 및 제6a도 내지 제6n도는 제 1 도 제 2 도에 도시된 회로의 동작의 상세를 설명하기 위한 타이밍챠트.

Claims (19)

  1. 데이타를 기억하는 메모리수단(5)과 ; 상기 메모리수단(5)의 어드레스가 세트되는 어드레스 버퍼수단(1)과 ; 상기 메모리수단(5)으로부터 독출된 데이타가 세트되는 출력 버퍼수단(7)과 ; 상기 메모리수단(5)에의 기입데이타가 세트되는 입력 버퍼수단(6)과 ; 외부로부터 공급되는 모드 데이타에 따라 상기 메모리수단(5)을 테스트하기 위한 테스트 어드레스 및 테스트 데이타를 생성하고, 상기 어드레스 버퍼수단(1)과 상기 입력 버퍼수단(6)에 공급하는 테스트 정보 발생수단(11, 13)과 ; 상기 테스트 정보 발생수단(11, 13)으로부터 상기 어드레스 버퍼수단(1)을 개재하여 공급되는 상기 테스트 어드레스를 받아, 상기 메모리수단(5)을 어드레싱하는 어드레싱수단(2, 3)과 ; 상기 테스트 정보 발생수단(11, 13)으로부터 상기 입력 버퍼수단(6)을 개재하여 공급되는 상기 테스트 데이타를 받아 이 테스트 데이타를 상기 메모리수단(5)의 상기 어드레싱수단에 의하여 지정된 번지에 기입하는 기입수단(4)과 ; 상기 어드레싱수단(2, 3)에 의하여 지정된 상기 메모리수단(5)의 어드레스에서 상기 테스트 데이타를 독출하여 상기 메모리수단(5)이 정확히 동작하고 있는지의 여부를 체크하는 수단(14, 15, 16)을 구비하는 것을 특징으로 하는 1칩 반도체 메모리 장치.
  2. 제 1 항에 있어서, 상기 모드 데이타를 세트하는 레지스터 수단을 추가로 구비하는 것을 특징으로 하는 1칩 반도체 메모리 장치.
  3. 제 1 항에 있어서, 상기 테스트 정보 발생수단(11, 13), 상기 어드레싱수단(2, 3) 상기 기입수단(4), 및 체크수단의 동작을 제어하는 제어수단(18)을 추가로 구비하는 것을 특징으로 하는 1칩 반도체 메모리 장치.
  4. 제 1 항에 있어서, 상기 체크수단은, 상기 테스트 데이타의 체크섬과 상기 메모리수단으로부터 독출된 데이타의 체크섬을 구하는 체크섬수단(14)과, 상기 체크섬수단(14)에 의하여 구해진 양 체크섬을 비교하여 그 비교결과를 표시하는 신호를 출력하는 수단(15, 16)으로 구성되는 것을 특징으로 하는 1칩 반도체 메모리 장치.
  5. 제 4 항에 있어서, 상기 비교결과에 따르는 판별 신호 및 테스트가 종료한 것을 표시하는 신호가 세트되는 스테이터스 레지스터(17)를 추가로 구비하는 것을 특징으로 하는 1칩 반도체 메모리 장치.
  6. 데이타를 기억하는 메모리수단(5)과 ; 상기 메모리수단(5)의 어드레스를 발생하는 어드레스 발생수단(11)과 ; 상기 메모리수단(5)을 클리어하기 위한 "올0" 데이타를 생성하는 데이타 발생수단(13)과 ; 상기 어드레스 발생수단(11)으로부터의 상기 어드레스를 받아서 상기 메모리수단(5)을 어드레싱하는 어드레싱수단(2, 3)과 ; 상기 데이타 발생수단(13)으로부터 공급되는 상기 "올0" 데이타를 상기 메모리수단(5)의 상기 어드레싱수단(2, 3)에 의하여 지정된 위치에 기입함으로써 상기 메모리수단(5)의 기억데이타를 클리어하는 수단(4)을 구비하는 것을 특징으로 하는 1칩 반도체 메모리장치.
  7. 데이타를 기억하는 메모리수단(5)과 ; 상기 메모리수단(5)의 어드레스를 발생하는 어드레스 발생수단(11)과 ; 상기 메모리수단(5)을 테스트하기 위한 테스트 데이타를 생성하는 데이타 발생수단(13)과 ; 상기 어드레스 발생수단(11)으로부터의 상기 어드레스를 사용하여 상기 메모리수단(5)을 어드레싱하는 어드레싱수단(2, 3)과 ; 상기 데이타 발생수단(13)으로부터 공급되는 상기 테스트 데이타를 상기 메모리수단(5)의 상기 어드레싱수단에 의하여 지정된 번지에 기입하는 기입수단(4)과 ; 상기 어드레싱수단에 의하여 지정된 상기 메모리수단의 번지로부터 상기 테스트 데이타를 독출하는 수단(4)과 ; 상기 어드레스 발생수단(11), 상기 어드레싱수단(2, 3) 상기 데이타 발생수단(13)과 상기 기입수단(4)을 제어하고 상기 메모리수단에 상기 테스트 데이타를 기입하고, 상기 기입이 종료된 후 상기 어드레스 발생수단(11), 상기 어드레싱수단(2, 3)과 상기 독출수단(4)을 제어하고 상기 메모리수단(5)으로부터 상기 테스트 데이타를 독출하는 제어수단과 ; 상기 메모리수단에 기입된 상기 테스트 데이타와 상기 메모리수단에서 독출된 데이타에 따라서 상기 메모리수단(5)이 정상인지의 여부를 체크하는 체크수단(14, 15, 16, 17)을 구비하는 것을 특징으로 하는 1칩 반도체 메모리 장치.
  8. 제 7 항에 있어서, 상기 체크수단(14-17)은 상기 메모리수단에 기입된 상기 테스트 데이타의 체크섬을 구하여 간직하는 제 1 수단(14)과 ; 상기 메모리수단으로부터 독출된 데이타의 체크섬을 구하는 제 2 수단(14)과 ; 상기 제 1 수단에 간직된 체크섬과 상기 제 2 수단에 의하여 구해진 체크섬을 비교하고, 그 비교결과를 표시하는 신호를 출력하는 수단(16)를 포함하는 것을 특징으로 하는 1칩 반도체 메모리 장치.
  9. 동작전력(VO)의 온/오프에 상관없이 전력(VB)을 받아, 데이타를 기억하는 메모리수단(5)과 ; 상기 메모리수단(5)의 어드레스를 발생하는 어드레스 발생수단(11)과 ; 상기 어드레스 발생수단(11)에 의하여 발생된 상기 어드레스를 사용하여 상기 메모리수단(5)을 어드레싱하고, 상기 메모리수단(5)의 기억데이타를 독출하는 독출수단(1-4)과 ; 상기 동작전력(VO)의 공급이 정지되기전에 상기 어드레스 발생수단(11) 및 상기 어드레싱수단(2, 3)을 제어하고, 상기 메모리수단의 기억데이타를 독출하고, 상기 동작전력(VO)이 공급된 후 상기 어드레스 발생수단(11)과 상기 어드레싱수단(2, 3, 4)을 제어하고, 상기 메모리수단(5)의 기억 데이타를 독출하는 제어수단과 ; 상기 동작전압(VO)의 공급이 정지되기 전에 상기 메모리수단(5)으로부터 독출된 데이타와, 상기 동작전압(VO)이 공급된 후에 상기 메모리수단(5)으로부터 독출된 데이타에 따라서 상기 메모리수단(5)의 정상인지 아닌지의 여부를 체크하는 체크수단(16, 17)를 구비하는 것을 특징으로 하는 1칩 반도체 메모리 장치.
  10. 제 9 항에 있어서, 상기 체크수단은, 상기 동작전압(VO)의 공급이 정지되기 전에 상기 메모리수단(5)으로부터 독출된 데이타의 체크섬을 구하는 제 1 체크섬수단(14)과, 상기 동작전압이 공급된 후에 상기 메모리수단(5)으로부터 독출된 데이타의 체크섬을 구하는 제 2 의 체크섬수단(14)과 ; 상기 제 1 과 제 2 의 체크섬수단(14)에 의하여 구해진 체크섬을 비교하여 그 비교결과를 표시하는 신호를 출력하는 수단(16, 17)을 포함하는 것을 특징으로 하는 1칩 반도체 메모리 장치.
  11. 데이타 처리시스템에 있어서, 이 데이터 처리시스템의 주전원의 온·오프를 지시하는 전원수단(SW)과 ; 자기 테스트 기능을 구비하고, 데이타를 기억하는 메모리수단, 이 메모리수단은 데이타를 기억하는 메모리셀수단(5)과 ; 상기 메모리수단에 접속되고, 상기 메모리셀수단의 테스트를 실시하며, 테스트 결과를 출력하는 테스트수단(1-4, 6-17)을 내부에 구비하고 ; 상기 주전원 온의 상태에서, 미리 정해진 프로그램에 따라 상기 메모리수단을 사용하여 데이타를 처리하는 연산처리수단(22)과 ; 상기 연산처리수단(22)은 상기 주전원이 온했을때 상기 테스트수단(1-4, 6-17)에 지시를 하고, 상기 메모리셀수단(5)의 테스트를 실행하고, 상기 테스트수단(1-4, 6-17)에 의한 테스트 종료후, 테스트 결과를 받아, 상기 테스트 결과에 따라서 데이타를 처리하는 것을 특징으로 하는 데이타 처리시스템.
  12. 제11항에 있어서, 상기 테스트수단(1-4, 6-17)은 상기 메모리셀수단(5)에 기억되는 데이타의 체크섬을 사용하여 메모리수단을 테스트하는 것을 특징으로 하는 데이타 처리시스템.
  13. 제11항에 있어서, 상기 테스트수단(1-4, 6-17)은 상기 주전원이 온되었을 때, 상기 메모리셀수단(5)의 간직 데이타를 클리어하는 클리어수단을 구비하는 것을 특징으로 하는 데이타 처리시스템.
  14. 제11항에 있어서, 상기 주전원이 온되었을때, 상기 테스트수단은 상기 메모리셀수단(5)에 소정의 테스트용 데이타를 기입하고, 기입종료 후 상기 메모리셀수단(5)의 기억데이타를 독출하고, 기입한 데이타와 독출된 데이타에 따라 상기 메모리셀수단의 정상 이상을 표시하는 신호를 출력하는 것을 특징으로 하는 데이타 처리시스템.
  15. 제11항에 있어서, 상기 메모리수단에는 동작전력과 백업전력이 공급되고, 상기 테스트수단은, 상기 동작전압의 공급이 정지되기 전에 상기 메모리셀수단(5)의 기억데이타를 독출하는 수단과, 상기 동작전력이 공급된 후, 상기 메모리수단(5)의 기억데이타를 독출하는 수단과 ; 동작전압의 공급이 정지되기 전에 상기 메모리셀수단(5)으로부터 독출된 데이타와 동작전압의 공급이 재개된 후에 상기 메모리수단(5)으로부터 독출된 데이타에 따라서 상기 메모리수단(5)이 정상인지 아닌자를 판별하기 위한 신호를 출력하는 수단(16, 17)을 구비하는 것을 특징으로 하는 데이타 처리시스템.
  16. 제11항에 있어서, 상기 테스트수단(1-4, 6-17)은 복수의 동작모드를 구비하고, 상기 연산처리수단(22)은 상기 테스트수단(1-4, 6-17)의 동작모드를 특정하는 모드 데이타를 출력하고, 상기 테스트수단은 상기 모드 데이타에 응답하여 상기 복수의 동작모드중의 1개의 동작모드에 따라 테스트를 실행하는 것을 특징으로 하는 데이타 처리시스템.
  17. 제16항에 있어서, 상기 복수의 동작모드는, 상기 메모리셀수단(5)은 간직 데이타를 클리어하는 제 1 모드와, 상기 메모리셀수단(5)에 소정의 테스트용 데이타를 기입하고, 기입종료 후 상기 메모리셀수단(5)의 기억데이타를 독출하고, 기입된 데이타와 독출된 데이타에 따라서 상기 메모리셀수단(5)의 정상·이상을 판별하기 위한 신호를 출력하는 제 2 모드와, 상기 메모리셀수단(5)의 내용을 독출하고 이전에 상기 메모리셀수단(5)에서 독출된 데이타와 이번에 독출된 데이타에 따라서 상기 메모리의 정상·이상을 판단하기 위한 신호를 출력하는 제 3 모드중 최소한 2개의 모드를 구비하는 것을 특징으로 하는 데이타 처리시스템.
  18. 데이타를 기억하는 메모리수단(5)과 ; 테스트수단(1-4, 6-17)을 구비하는데, 상기 테스트수단(1-4, 6-17)은, 상기 메모리수단을 테스트하기 위한 테스트 데이타를 상기 메모리수단(5)의 소정 에어리어에 기입하는 기입수단(2-4, 11, 18)과 ; 상기 기입수단에 의하여 상기 소정 에어리어에 기입된 테스트 데이타의 체크섬 데이타를 구하고, 간직하는 간직수단(14, 15)과 ; 상기 기입수단에 의한 기입종료 후, 상기 메모리수단의 상기 소정 에어리어의 기억데이타를 독출하는 수단(2-4, 11, 18)과, 상기 독출수단으로 독출한 데이타의 체크섬을 구하는 체크섬수단(14)과 ; 상기 간직수단(14, 15)에 간직된 체크섬과 상기 체크섬수단에 의하여 생성된 체크섬을 비교하고, 그 비교결과를 표시하는 신호를 출력하는 체크수단을 구비하는 것을 특징으로 하는 1칩 반도체 메모리 장치.
  19. 데이타 처리시스템의 주전원의 온·오프를 지시하는 전원수단(SW)과 ; 상기 주전원 온의 상태에서 미리 정해진 프로그램에 따라 데이타를 처리하는 연산처리수단(22)과 ; 상기 연산처리수단(22)은 상기 주전원이 온되었을때, 상기 테스트수단에 테스트 개시를 지시하여 상기 메모리수단의 테스트를 실시하고, 테스트 종료 후, 상기 판별수단으로부터의 비교결과를 표시하는 신호를 받아 이 신호에 따라서 상기 메모리수단이 정상인지 아닌지를 판별하고, 판별결과에 따라서 데이타 처리를 실시하는 것을 특징으로 하는 제18항의 메모리칩을 사용한 데이타 처리시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900017007A 1989-10-25 1990-10-24 자기 검사 기능을 구비한 메모리 시스템 KR940005783B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1276040A JPH03138742A (ja) 1989-10-25 1989-10-25 メモリシステム
JP01-276040 1989-10-25
JP276040 1989-10-25

Publications (2)

Publication Number Publication Date
KR910008570A true KR910008570A (ko) 1991-05-31
KR940005783B1 KR940005783B1 (ko) 1994-06-23

Family

ID=17563952

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900017007A KR940005783B1 (ko) 1989-10-25 1990-10-24 자기 검사 기능을 구비한 메모리 시스템

Country Status (3)

Country Link
EP (1) EP0424911A3 (ko)
JP (1) JPH03138742A (ko)
KR (1) KR940005783B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100327402B1 (ko) * 1999-03-15 2002-03-13 구자홍 마이크로 프로세서의 자기진단장치 및 방법
KR100377904B1 (ko) * 1999-05-11 2003-03-29 샤프 가부시키가이샤 1칩 마이크로컴퓨터와 그 제어방법, 및 1칩마이크로컴퓨터를 탑재한 ｉｃ 카드

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0533375A3 (en) * 1991-09-18 1993-06-23 Ncr International Inc. Computer system having memory testing means
EP0652568A1 (en) * 1993-11-10 1995-05-10 International Business Machines Corporation Memory card tester
KR100474421B1 (ko) * 2000-08-31 2005-03-14 엔이씨 일렉트로닉스 가부시키가이샤 반도체 기억 장치 및 그 테스트 방법과 테스트 회로
KR100577793B1 (ko) * 2001-12-31 2006-05-11 비오이 하이디스 테크놀로지 주식회사 비휘발성 메모리 장치
US20080195821A1 (en) * 2007-02-13 2008-08-14 Lewis Adams Method and system of fast clearing of memory using a built-in self-test circuit
JP6915372B2 (ja) * 2017-05-16 2021-08-04 富士通株式会社 メモリセル、メモリモジュール、情報処理装置およびメモリセルのエラー訂正方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59140699A (ja) * 1983-01-31 1984-08-13 Fujitsu Ltd 記憶内容チエツク方式
JPS59178699A (ja) * 1983-03-29 1984-10-09 Shimadzu Corp デ−タ処理装置
JPS605363A (ja) * 1983-06-22 1985-01-11 Sharp Corp メモリ内容確認方式
KR910001534B1 (ko) * 1986-09-08 1991-03-15 가부시키가이샤 도시바 반도체기억장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100327402B1 (ko) * 1999-03-15 2002-03-13 구자홍 마이크로 프로세서의 자기진단장치 및 방법
KR100377904B1 (ko) * 1999-05-11 2003-03-29 샤프 가부시키가이샤 1칩 마이크로컴퓨터와 그 제어방법, 및 1칩마이크로컴퓨터를 탑재한 ｉｃ 카드

Also Published As

Publication number Publication date
KR940005783B1 (ko) 1994-06-23
JPH03138742A (ja) 1991-06-13
EP0424911A2 (en) 1991-05-02
EP0424911A3 (en) 1992-04-22

Similar Documents

Publication Publication Date Title
KR940001166A (ko) 반도체 기억장치
EP0929075A1 (en) Synchronous type semiconductor memory device
US5226006A (en) Write protection circuit for use with an electrically alterable non-volatile memory card
KR970051455A (ko) 리던던트셀 테스트 제어회로를 구비하는 반도체 메모리장치
JPH05233464A (ja) Ｅｅｐｒｏｍのデータ書換方法およびｅｅｐｒｏｍカード
US5001670A (en) Nonvolatile memory protection
KR910008570A (ko) 자기 검사 기능을 구비한 메모리 시스템
JPH03144879A (ja) 携帯型半導体記憶装置
KR910010308A (ko) Eeprom의 에러정정회로
JPH03252993A (ja) Ｅ↑２ｐｒｏｍの情報書込み装置
JPS6222199B2 (ko)
KR920010656A (ko) 반도체 메모리 장치
JPH10161899A (ja) シーケンス制御回路
JPS62205599A (ja) 書込可能読出専用記憶回路
JP2513421B2 (ja) 記憶装置
JP2616005B2 (ja) 半導体メモリの組込み検査回路
JPH03250347A (ja) メモリ装置
ES2078916T3 (es) Dispositivo para comprobar la capacidad de funcion de ubicaciones de almacenamiento de una memoria escritura-lectura.
KR970076854A (ko) Prom을 갖고 있는 집적 회로의 터미널 세팅용 장치 및 그 방법
JPS5991558A (ja) プログラム試験方式
JPH0341538A (ja) 主記憶装置
JPH0391853A (ja) 不揮発性メモリ回路
KR100326116B1 (ko) 다수의 모듈을 구비하는 보드에서 모듈을 액티브시키기 위한데이타를 저장하는 장치
KR950020736A (ko) 반도체 기억장치
JPH0675866A (ja) メモリ制御回路

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19990524

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee