JPS59140699A - 記憶内容チエツク方式 - Google Patents

記憶内容チエツク方式

Info

Publication number
JPS59140699A
JPS59140699A JP58014103A JP1410383A JPS59140699A JP S59140699 A JPS59140699 A JP S59140699A JP 58014103 A JP58014103 A JP 58014103A JP 1410383 A JP1410383 A JP 1410383A JP S59140699 A JPS59140699 A JP S59140699A
Authority
JP
Japan
Prior art keywords
contents
memory
power supply
main power
service interruption
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58014103A
Other languages
English (en)
Inventor
Shusuke Maetani
宗扶 前谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58014103A priority Critical patent/JPS59140699A/ja
Publication of JPS59140699A publication Critical patent/JPS59140699A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0763—Error or fault detection not based on redundancy by bit configuration check, e.g. of formats or tags
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （Ａ）　　発明の技術分野 本発明は主電源の停電による記憶内容の揮発を防止する
補助電源を備えた記憶装置に関する。
（Ｂ）　　技術の背景 近時、コンピュータ用の記憶装置には全面的にＩＣメモ
リが用いられるようになったｏしかしＩＣメモリは一部
特殊なものを除く大部分のものは電源のしゃ断によって
記憶内容が揮発するという欠点がある。このため、この
ような揮発性のＩＣメモリには蓄電池等の補助電源を設
け、主電源の停電中は補助電源を用い記憶内容の揮発を
防ＩＦするようにしている。
しかしながら、このような不揮発対策を施したＩＣメモ
リにおいても、蓄電池の容量不足あるいは性能劣化等の
原因によって記憶内容が揮発する事があるため、通常、
停電が回復したあとコンピュータシステムの再起動に先
立ち、停電によって生ずる記憶内容の異常の有無をチェ
ックするようにしている。
（Ｃ）　　従来技術と問題点 前記停電による記憶内容の異常の有無をチェックするた
め、従来、所定の数アドレスについて停電直後の記憶内
容と停電回復後の記憶内容とを比較することによって異
常の有無をチェックしていたＯ 処が、例えば補助電源として用いる蓄電池の電圧降下等
によって生ずる記憶内容の揮発はすべての記憶素子に対
して一様に発生せず、したがって、従来の方法ではチェ
ックを誤ることが非常に多かった０ の）発明の目的 本発明の目的は、主電源の停電によって生ずる記憶内容
の揮発を防止する補助電源を備える記憶装置において、
主電源停電中に、生じた記憶内容の異常の有無を正確に
検出できる記憶内容チェック方式を捷、供することにあ
る。
（ト）発明の構成 本発明になる記憶内容チェック方式は、主電源の停電に
よって生ずる記憶内容の揮発を防止する補助電源を備え
る記憶装置において、該記憶装置の記憶内容に対し所定
の演算を施す演算手段と、主電源が停電したあとに得ら
れた前記演算手段の演算結果と主電源が回復したあとに
得られた前記演算手段の演算結果とを比較する手段とを
備え、主電源の停電中に生ずる記憶内容の異常の有無を
検出するようにしたものである。
Ｃ）発明の実施例 以下、本発明の要旨を図示実施例によって具体的に説明
する。
図は本発明一実施例のシステムブロック図を示し、１は
後記蓄電池に対する充電回路、２は主電源の停電による
後記記憶装置の記憶内容の揮発を防止する補助電源とし
て用いる蓄電池、３は主電源の停電あるいは停電回復を
検出する検出回路、４は主電源が停電中は蓄電池２によ
って得られる直流電圧を後記記憶装置に供給するために
用いる切換回路、５は後記記憶装置の記憶内容に対し所
定の演算を施す演算回路、６は揮発性ＩＣメモリを記憶
素子とする記憶装置、７は主電源が停電したあとに演算
回路５によって得られた演算結果を格納するレジスタ、
８は主電源の停電が回復したあとに演算回路５によって
得られた演算結果を格納するレジスタ、９はレジスタ７
の記憶内容とレジスタ８の記憶内容とを比較する比較回
路である。
以上のような構成において、検出回路３が主電源の停電
を検出すると、演算回路５は記憶装Ｗｔ、６の記憶内容
の全体に対して語の桁毎の論理和演算を施し演算結果を
レジスタ７に格納する。また検出回路３が主電源の停電
の回復を検出すると、演算回路５は記憶装置６の記憶内
容の全体に対し語の桁毎の論理和演算を施し演算結果を
レジスタ８に格納する。
主電源の停電が回復したあと中央処理装置（図示せず）
がおこなう停電回復処理に先って、比較回路９はレジス
タ７の記憶内容とレジスタ８の記憶内容が一致している
か否かを中央処理装置に通知し、したがって中央処理装
置は主電源停電中に記憶装置６の記憶内容に異常が生じ
たか否かを知ることができる。
なお、上記実施例において、レジスタ７およびレジスタ
８を記憶装置６の特定領域に設けるようにすることもで
きる。
（Ｇ）　　発明の詳細 な説明したように、本発明によれば主電源の停電による
記憶内容の揮発を防止するために補助電源を備える記憶
装置において、補助電源の性能の劣化等に起因して生ず
る記憶内容の異常の有無を正確に検出することができる
。
【図面の簡単な説明】
図は本発明一実施例のシステムブロック図を示し、５は
演算回路、６は記憶装置、７と８はレジスタ、９は比較
回路である。

Claims (1)

    【特許請求の範囲】
  1. 主電源の停電によって生ずる記憶内容の揮発を防止する
    補助電源を備える記憶装置において、該記憶装置の記憶
    内容に対し所定の演算を施す演算手段と、主電源が停電
    したあとに得られた前記演算手段の演算結果と主電源が
    回復したあとに得られた前記演算手段の演算結果とを比
    較する手段とを備え、主電源の停電中に生ずる記憶内容
    の異常の有無を検出することを特徴とする記憶内容チェ
    ック方式。
JP58014103A 1983-01-31 1983-01-31 記憶内容チエツク方式 Pending JPS59140699A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58014103A JPS59140699A (ja) 1983-01-31 1983-01-31 記憶内容チエツク方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58014103A JPS59140699A (ja) 1983-01-31 1983-01-31 記憶内容チエツク方式

Publications (1)

Publication Number Publication Date
JPS59140699A true JPS59140699A (ja) 1984-08-13

Family

ID=11851782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58014103A Pending JPS59140699A (ja) 1983-01-31 1983-01-31 記憶内容チエツク方式

Country Status (1)

Country Link
JP (1) JPS59140699A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0424911A2 (en) * 1989-10-25 1991-05-02 Kabushiki Kaisha Toshiba Memory system having self-testing function

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5564689A (en) * 1978-11-06 1980-05-15 Toshiba Corp Abnormality detecting method for memory unit
JPS5788598A (en) * 1980-11-21 1982-06-02 Yokogawa Hokushin Electric Corp Fault detecting method of storage device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5564689A (en) * 1978-11-06 1980-05-15 Toshiba Corp Abnormality detecting method for memory unit
JPS5788598A (en) * 1980-11-21 1982-06-02 Yokogawa Hokushin Electric Corp Fault detecting method of storage device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0424911A2 (en) * 1989-10-25 1991-05-02 Kabushiki Kaisha Toshiba Memory system having self-testing function

Similar Documents

Publication Publication Date Title
CN111552590B (zh) 一种电力二次设备内存位翻转的检测恢复方法及系统
US4698808A (en) Method for detecting intermittent error in volatile memory
US5448719A (en) Method and apparatus for maintaining and retrieving live data in a posted write cache in case of power failure
JPH04338849A (ja) 記憶エラー訂正方法及び過剰エラー状態を報告する方法
WO2017215377A1 (zh) 内存硬错误的处理方法及装置
CN114461436A (zh) 一种内存故障处理方法、装置及计算机可读存储介质
JPS59140699A (ja) 記憶内容チエツク方式
US11537468B1 (en) Recording memory errors for use after restarts
US11295792B2 (en) Back-up and restoration of register data
JP2513060B2 (ja) 故障回復型計算機
JPS61265613A (ja) デ−タ処理装置
JPH0724917Y2 (ja) バックアップ電源回路
JPS62281781A (ja) 故障情報モニタリング方法
EP4439564A1 (en) Method and system for repairing a dynamic random access memory (dram) of memory device
CN112486720A (zh) 提高计算机系统稳定性的方法及计算机系统
CN113626246A (zh) 单比特翻转快速修复方法、装置、计算机设备和存储介质
JPH06259338A (ja) 記憶内容の退避および回復方式
CN118467224A (zh) 一种内存故障预测方法、装置、设备及可读存储介质
JPH05189255A (ja) プログラム暴走検知方法
CN116382958A (zh) 一种内存错误的处理方法及计算设备
JPH04111032A (ja) 多重化記憶装置
KR100249809B1 (ko) 주기억 장치 데이터 베이스 시스템을 위한 이중 포트 램 사용무중단 연속 메모리 백업 장치 및 방법
JPS6265117A (ja) 情報処理装置の電源異常処理方法
JPH07244613A (ja) 二重化メモリ制御方法
JPS593796A (ja) メモリ内デ−タのチエツク方法