JPS61213945A - メモリ障害制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 ＥＣＣ機能をもつデータ処理装置において、物理アドレ
ス抽出用管理テーブルとブロック管理テーブルとを用意
すると共に、マイクロプロセッサが固定障害とソフト・
エラーとを切分けるようにすることによって、メモリ上
の領域を効率よく使用するようにしたことが開示されて
いる。

〔産業上の利用分野〕

本発明は、メモリ障害制御方式、特にメモリ上での障害
のうちのソフト・エラーを抽出し、ソフト・エラーが生
じても以後、当該メモリ領域を使用するようにしたメモ
リ障害制御方式に関する。

〔従来の技術〕

従来、メモリをブロック管理している装置において訂正
不可能なエラー（マルチビットエラー）が発生した場合
には、該当ブロックを不良ブロックとして切り離し、２
度と使用しないようにしていた。しかしその訂正不可能
なエラーがソフト・エラーだった場合には再使用が可能
である。

〔発明が解決しようとする問題点〕

本発明は、上記の問題を解決しようとするものであり、
訂正不可能なエラーがハード・エラー（固定障害）かソ
フト・エラー（間欠障害）かを判別して、ソフト・エラ
ーの場合には再使用を可能にすることによりメモリの使
用効率を上げるようにしようとしている。

〔問題点を解決するための手段〕

第１図は本発明の原理ブロック図でありかつ本発明の要
部実施例構成を示している。

図中、１はマイクロプロセッサ、２はメモリ、３はＥＣ
Ｃコード発生器、４はエラー検出器、５はアドレスポイ
ンター、６はエラーアドレスレジスタ、７は転送回路で
ある。また、８は物理アドレス抽出用管理テーブル、９
ばブロック管理テーブルを表わしている。

通常上位装置とメモリ２とのデータ転送はデータ転送回
路７を通して行なわれ、その時にメモリ２をアドレッシ
ングするものがアドレスポインター５である。例えばあ
らたにメモリ２にデータを格納する場合、マイクロプロ
セッサ１は後述する如くブロック管理テーブル９から未
使用の論理ブロックを探索し、後述する如く物理アドレ
ス抽出用管理テーブル８からそのブロックの物理アドレ
スを求め、アドレスポインター５にセットする。

複数のブロックが必要な場合は複数個のアドレスポイン
ターを用意しておくようにされる。

〔作用〕

第１図図示構成において、メモリ２に対する書込み時に
は、書込みデータに対してＥＣＣコードを附加して書込
むようにされる。当該ＥＣＣコードは、ＥＣＣコード発
生器３において生成される。

メモリ２から読出されたデータは、エラー検出器４にお
いて上記ＥＣＣコードを含めたエラー・チェックが行な
われ、エラーの有無をチェックされる。そして、例えば
１ビツト・エラーなどの場合には当該エラーを訂正され
た形で、転送回路７を介して上位装置側に送られる。エ
ラーが存在した場合には次のように処理される。即ち、
■メモリ２→エラー検出器４−転送回路７→上位装置と
いうルートで、メモリ２の内容を上位装置に転送中に、
エラー検出器４によって訂正不可能なメモリエラーが検
出される。このとき、エラー検出器４は、その発生をマ
イクロプロセッサ１に報告するとともに、エラーアドレ
スレジスタ６にその物理アドレスがセットされるように
制御を行なう。

■エラー報告を受けたマイクロプロセッサ１は、エラー
アドレスレジスタ６にセットされたアドレスについて、
特定のデータパターンを用いてライト／リード診断を行
なうとともに、物理アドレス抽出用管理テーブル８を用
いて当該アドレスが存在する論理ブロックを求める。

■仮に該当アドレスが固定障害であると判断された場合
には、ブロック管理テーブル９内の該当アドレスを含む
ブロックに不良というフラグをセットし２度とそのブロ
ックは使用されないようにする。

■該当アドレスにおける上記処理■にいうライト／リー
ド診断時に再度エラーの発生が検出されなかった場合に
は、間欠障害であったとみなしてブロック管理テーブル
９内の該当ブロックを未使用にする。

〔実施例〕

第２図は物理アドレス抽出用管理テーブルの一実施例構
成、第３図はブロック管理テーブルの−実施例構成を示
す。これらは、一般にはマイクロプログラムが格納され
ているコントロールストレージに存在する。

物理アドレス抽出用管理テーブル８は、メモリ２上の各
物理アドレスがどの論理ブロックと対応しているかを表
わしており、例えば各物理アドレスに対応して索引され
る位置に論理ブロックのブロックＩＤが記述されている
。

またブロック管理テーブル９は、各論理ブロックに対応
して当該ブロックが使用中であるか未使用であるか不良
であるかを、例えばフラグ情報で指示するようにされる
。

〔発明の効果〕

以上説明した如く、本発明によれば、メモリ上の領域を
固定障害に限ぎって不良領域としておくことができ、メ
モリの使用効率を向上することができる。そして、第２
図および第３図図示の如き管理テーブルを用意しておく
だけで足りるために、比較的小規模のデータ処理装置に
適用することが容易となる。

【図面の簡単な説明】

第１図は本発明の原理ブロック図でありかつ本発明の要
部実施例構成を示し、第２図は物理アドレス抽出用管理
テーブルの一実施例構成、第３図はブロック管理テーブ
ルの一実施例構成を示す。 図中、■はマイクロプロセッサ、２はメモリ、３はＥＣ
Ｃコード発生器、４はエラー検出器、５はアドレスポイ
ンター、６はエラーアドレスレジスタ、７は転送回路、
８は物理アドレス抽出用管理テーブル、９はブロック管
理テーブルを表わす。

Claims (1)

1. 【特許請求の範囲】 マイクロプロセッサ（１）をそなえ、当該マイクロプロ
   セッサ（１）がメモリ（２）に対してリードおよび／ま
   たはライトを行なうよう構成され、かつ上記ライト時に
   ライト・データに対してエラー訂正コードを附加して上
   記メモリ（２）に対してライトし、上記リード時にリー
   ド・データに対してエラー検出を行なうようにしたメモ
   リ・リード・ライト制御方式において、 上記メモリ（２）を複数のブロックに区分して、各物理
   アドレスに対応する論理ブロックを管理する物理アドレ
   ス抽出用管理テーブル（８）と、上記各論理ブロックに
   対応して当該論理ブロックの使用可能状態を管理するブ
   ロック管理テーブル（９）とをそなえ、 上記マイクロプロセッサ（１）は、上記リード・データ
   に関して、訂正不可能なエラーを生じたとき、当該エラ
   ーについての固定障害かソフト・エラーかをチェックし
   、固定障害の場合に、上記ブロック管理テーブル（９）
   にこの旨を記述するようにしたことを特徴とするメモリ
   障害制御方式。