JPS5847465Y2 - エラ−検出保持装置 - Google Patents

Description

【考案の詳細な説明】 本考案は、エラー検出保持装置に関するもので、特にエ
ラー・チェック回路に接続されたエラー・ラッチに並列
して別のエラー・ラッチな接続し、この後者のエラー・
ラッチのリセット方式を、前者のエラー・ラッチのリセ
ット方式と一部相違する如く構成することにより、障害
発生の際、その原因の究明に役立つようにしたものに関
する。

データ処理装置では、障害が発生したとき、その障害を
検出するために、通常は障害項目毎にエラー検出回路す
設けておく。

例えばパリティ・エラーとかシーケンス・エラーとか各
種のエラー検出が行なわれているが、パリティ・エラー
を検出するためにはパリティ・チェック回路が設けられ
、また制御用のエラー・チェックを行なうシーケンス・
エラーを検出するためには、制御回路に７−ケンス・チ
ェック回路を設けている。

即ち、従来では、第１図に示す如く、パリティ・エラー
を検出するためのパリティ・チェック回路１や種類の側
副回路を検査するシーケンス・チェック回路２や、この
外、インターフェイスの時間監視のエラー・チェック２
行なうタイム・アウト・エラー・チェック回路等の、エ
ラー障害項目毎にエラー・チェック回路を設ける。

そしてパリティ・チェック回路１にはエラー・ラッチ３
を接続し、シーケンス・チェック回路２にはエラー・ラ
ッチ４）￥接続する等、各エラー・チェック回路にはそ
れぞれラッチを接続する。

したがって、レジスタやバス等から伝達されるデータに
パリティ・エラーが存在すれば、該ハリティ・エラーは
上記パリティ・チェック回路１が検出し、チェック結果
を上記エラー・ラッチ３に記入する。

また制御回路の、例えばシーケンス制御情報にエラーが
存在した場合には、シーケンス・チェック回路２がこれ
を検出し、そのチェック結果をエラー・ラッチ４に記入
する。

いま、例えば、パリティ・エラーが発生し、パリテイ・
チェック回路１がこれを検知すれば、該パリティ・エラ
ー情報が上記エラー・ラッチ３に記入される。

そして同時に障害処理回路５に該パリティ・エラーが発
生したことを報告する。

これにより上記障害処理回路５は障害割込信号を発生し
て、それまで動作していた処理装置の動作を停止させ、
障害情報を定められた形式に編集してその障害格納エリ
アに格納していた。

そして一方、処理装置では、この障害割込みな受付けた
とき、障害処理ルーチン動作な実行して、装置の再試行
やシステムの再構成などな行なうために、該ハリティ・
エラーの発生した障害装置を中央処理装置によりリセッ
トすることがある。

このリセット信号により、上記障害装置はリセット動作
を実行し、初期状態に戻る。

このとき、該リセット信号はオア回路６を経由してエラ
ー・ラッチ３もリセットされ、初期状態となる。

したがって、該障害が例えば一時的に起きたものであれ
ば、上記再試行により正常動作な行なうことになるが、
リセットされることにより各エラー・ラッチに記入され
ていた障害の詳細な情報は消えており、その結果障害原
因の究明に多くの時間を費す事にもなる。

このとき、上記障害エリアに格納されているログアウト
・データは、あらかじめ所定の形式に編集し直されてい
るので、概略的な事項しかわからなかった。

そのために、もしも原因究明のためには、障害環境から
もう一度作り直す必要があった。

したがって本考案は、このような問題点ヲ改善して、エ
ラー・ラッチに記入された情報な、中央処理装置による
リセット信号によってはリセットされなり・ようにして
、処理装置の故障原因の究明を容易に行なうことができ
るようにすることな目的とするものであって、そのため
に本考案によるエラー検出保持装置においては、エラー
な検出するエラー・チェック回路と上記エラー・チェッ
ク結果が一時的に記入されるエラー・ラッチと該エラー
・ラッチに記入されている上記エラー・チェック結果な
処理装置からのリセット信号によりリセット可能にした
エラー検出装置において、上記エラー・ラッチに別のエ
ラー・ラッチを並列接続するとともに、該並列接続され
たラッチを中央処理装置からのリセット信号によりリセ
ットできないように構成することにより、上記エラー・
ラッチが処理装置からのリセット信号によりリセットさ
れた後でも上記並列接続されたラッチに上記エラー・ラ
ッチのデータな保持可能にしたことな特徴とする。

本考案の一実施例を第２図にもとづき説明する。

図中、第１図と同一符号部分は同一部分を示し、３′乃
至７′は、エラー・ラッチ３乃至７に並列された保持用
エラー・ラッチ、６′はオア回路である。

エラー・ラッチ７は、ｎ Ｃ１エラーやタイムアウトエ
ラーの如き、図示省略した他の制御情報用チェック回路
に対するものである。

パリティ・チェック回路１には、第１図に示される従来
のエラー・ラッチと同様に機能するエラー・ラッチ３が
接続され、このエラー・ラッチ３の出力は障害処理回路
５に伝達されている。

そして上記エラー・ラッチ３にはもう一つのエラー・ラ
ッチ３′が並列接協されている。

したがって、パリティ・チェック回路１が伝送データ中
にハリティ・エラーを検出すれば、第１図について説明
したときと同様に、エラー・ラッチ３にはこのパリティ
・エラーのチェック結果が記入される。

このとき、該エラー情報は、エラー・ラッチ３′にも同
時に記入されることになる。

そして、上記エラー・ラッチ３のリセット端子はオア回
路６と接続され、オア回路６に伝達される電源投入時の
リセット信号と、保守員が保守盤から伝達するリセット
信号及び第１図において説明した中央処理装置からのリ
セット信号等のいずれかによりリセット可能になるよう
に構成されている。

しかし上記エラー・ラッチ３′のリセット端子はオア回
路６′と接続されており、該オア回路６′には電源投入
時のリセット信号と、保守員が保守盤から伝達されろリ
セット信号のみが伝達されるように構成されているので
、上記エラー・ラッチ３′は上記エラー・ラッチ３と異
なり、中央処理装置からのリセット信号によりリセット
されることはない。

したがって、上記の如く、例えばパリティ・チェック回
路１がパリティ・エラーを検出すれば。

エラー・ラッチ３及び３′には、共にエラー情報が記入
されることになる。

そして、上記エラー・ラッチ３は、従来と同様に、障害
処理回路５に対しパリティ・エラーが発生したことな報
告する。

これにより、該障害処理回路５は、障害割線信号を発生
して処理装置の動作な停止させるとともに、障害処理ル
ーチン動作な実行し、装置の再試行を行なうために、中
央処理装置からリセット信号な発生する。

このリセット信号により該障害装置はリセット動作な実
行し、初期状態に戻る。

同時に該リセット信号はオア回路６な経由してエラー・
ラッチ３にも伝達され、該エラー・ラッチ３はリセット
されることになる。

しかしながら、このリセット信号は上記エラー・ラッチ
３′には伝達されないので、該エラー・ラッチ３′には
、依然として、上記パリティ・エラー情報が記入されて
いる。

したがって、あとで障害原因を探す場合、このエラー・
ラッチ３′に記入されているデータな表示装置等で読み
出すことにより、適確に、迅速に故障箇所や故障原因を
調査することが可能になる。

勿論、エラー・ラッチ４及び７等にも、同じく並列にエ
ラー・ラッチ４′及び７′等が接続されているので、そ
れぞれの対応するエラー・チェック箇所にエラーが発生
して、そのエラー・データが記入された場合、上述の場
合と同様にして、エラー・ラッチ４′及び７′等にはエ
ラー・データを保持することができるので、これらな後
で読出すことにより、これまた故障原因の調査に非常に
有効である。

以上説明の如く、本考案によればエラー・ラッチなそれ
ぞれのエラー検出項目毎に２個づつ設け、しかもそのう
ち１個を中央処理装置からのリセット信号によってはリ
セットしないように構成したので、必要に応じエラー・
データを正確に読出すことが可能となり、極めて正確に
しかも短時間で故障原因の調査が可能になる。

勿論、このエラー・ラッチは永久にリセットされないも
のではなく、電源投入時あるいは保守員のみが扱う保守
盤からのリセット信号により、リセット可能である。

そしてもうＩ個のエラー・ラッチは、従来のエラー・ラ
ッチと全く同様に接続されているので、従来の機能はそ
のまま保持するものでもある。

【図面の簡単な説明】

第１図は従来のエラー検出装置、第２図は本考案の一実
施例によるエラー検出保持装置である。 図中、１はパリティ・チェック回路、２はシーケンス・
チェック回路、３及び４はエラー・ラッチ、５は障害処
理回路、６及び６′はオア回路、７はエラー・ラッチ、
３’、４’及び７′はエラー・ラッチなそれぞれ示す。

Claims (1)

【実用新案登録請求の範囲】
1. エラーを検出するエラー・チェック回路と上記エラー・
   チェック結果が一時的に記入されるエラー・ラッチと該
   エラー・ラッチに記入されている上記エラー・チェック
   結果を処理装置からのリセット信号によりリセット可能
   にしたエラー検出装置において、上記エラー・ラッチに
   別のエラー・ラッチを並列接続するとともに、該並列接
   続されたラッチな、中央処理装置からのリセット信号に
   よりリセットできないように構成することにより、上記
   エラー・ラッチが処理装置からのリセット信号によりリ
   セットされた後でも上記並列接続されたラッチに上記エ
   ラー・ラッチのデータを保持可能にしたことを特徴とす
   るエラー検出保持装置。