JPS593796A - メモリ内デ−タのチエツク方法 - Google Patents
メモリ内デ−タのチエツク方法Info
- Publication number
- JPS593796A JPS593796A JP57112081A JP11208182A JPS593796A JP S593796 A JPS593796 A JP S593796A JP 57112081 A JP57112081 A JP 57112081A JP 11208182 A JP11208182 A JP 11208182A JP S593796 A JPS593796 A JP S593796A
- Authority
- JP
- Japan
- Prior art keywords
- data
- check data
- memory
- check
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0763—Error or fault detection not based on redundancy by bit configuration check, e.g. of formats or tags
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stand-By Power Supply Arrangements (AREA)
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、ＣＰＵシステムにおいて停電が生じた場合
のメモリ内データのチェック方法に関Ｔる。
のメモリ内データのチェック方法に関Ｔる。
周知のように１．ＲＡＭ （ラレダムアクセスメモリ）
は、電源がＯＦＦになるとそのメモリ内容が破壊されて
しまう。そこでＣＰＵシステムにおいては、バックアッ
プ用のバッテリーを備え、停電時に自動的にバックアッ
プ用のバッテリーに切替えられるようになっている。
は、電源がＯＦＦになるとそのメモリ内容が破壊されて
しまう。そこでＣＰＵシステムにおいては、バックアッ
プ用のバッテリーを備え、停電時に自動的にバックアッ
プ用のバッテリーに切替えられるようになっている。
第１図はこの棺のバックアップ電源の構成例を示す図で
あり、１はｊＶ電源で、２は出力電圧が３６ｖのバック
アップ用のバッテリーであり、通常は５Ｖｉ［ｍ、ｌの
方がバックアップ用バッテリー２よりも出力電圧が商い
のでダイオード８は逆バイアスされ、ＳＶ＠源１からの
出力℃流がトランジスタ４を介してメモリ５に供給され
る。しがし、停電によって、５ｖ′ｉ１！源ｌに供給さ
れている交流電源がＯＦＦになると（第２図げンのＰ点
）、ＯＦＦ後ｌＳ〜２ Ｏｍｓ位の時間Ｔの間だけ５ｖ
篭源ｌの出力電圧はほぼ一定に保たれ、その後急激に低
下しく第２図←）のＱ点）、バッテリー２の電圧よりも
低くなるため、ダイオード８の逆バイアスが解除され、
バッテリー２からダイオード８２介してメモリ１５に電
流が供給される。
あり、１はｊＶ電源で、２は出力電圧が３６ｖのバック
アップ用のバッテリーであり、通常は５Ｖｉ［ｍ、ｌの
方がバックアップ用バッテリー２よりも出力電圧が商い
のでダイオード８は逆バイアスされ、ＳＶ＠源１からの
出力℃流がトランジスタ４を介してメモリ５に供給され
る。しがし、停電によって、５ｖ′ｉ１！源ｌに供給さ
れている交流電源がＯＦＦになると（第２図げンのＰ点
）、ＯＦＦ後ｌＳ〜２ Ｏｍｓ位の時間Ｔの間だけ５ｖ
篭源ｌの出力電圧はほぼ一定に保たれ、その後急激に低
下しく第２図←）のＱ点）、バッテリー２の電圧よりも
低くなるため、ダイオード８の逆バイアスが解除され、
バッテリー２からダイオード８２介してメモリ１５に電
流が供給される。
このとき、メモリ５は電圧低下を検知し、自動的に保持
モードに切替り、わずかな保持電流によってメモゲ内デ
ータを保持する。
モードに切替り、わずかな保持電流によってメモゲ内デ
ータを保持する。
ところで、このような保持モードにおいては、メモリ５
は外界の影響を受は易くなり、人の手の接触、湿気ある
いはほこり等によってメモリ内容が変化することがある
。そこで、特に信頼性か必要とされる場合には、誉込み
時に各バイト毎にパリティビットを付加し、データ読出
し時にパリティチェックを行ってメモリ内データの正否
を判定しているか、このためには、パリティビット発生
器とパリティビットチェック回路とが必要になり、シス
テム構成の襄雑化とコストアップとの原因になっている
。
は外界の影響を受は易くなり、人の手の接触、湿気ある
いはほこり等によってメモリ内容が変化することがある
。そこで、特に信頼性か必要とされる場合には、誉込み
時に各バイト毎にパリティビットを付加し、データ読出
し時にパリティチェックを行ってメモリ内データの正否
を判定しているか、このためには、パリティビット発生
器とパリティビットチェック回路とが必要になり、シス
テム構成の襄雑化とコストアップとの原因になっている
。
この発明は、上述の事情に−み、パリティチェックに必
要なパリティビット発生器とパリティビットチェック回
路とを用いないで、メモリ内データの正否を純ソフトウ
ェア的に判定する方法を提供するもので、停電検出時に
起る割込みに起動ざ演算を施し、第１のチェックデータ
を得、これをあらかじめ定められたチェックデータ格納
アドレスに格納し、次に、停電復旧後、ＣＰＵが再スタ
ートされると、前記一定エリア内のデータに前記一定の
演算を施し、第２のチェックデータを得、これと第１の
チェックデータとを比較し、両者が等しいときに前記一
定エリア内のデータは正しいと判定処理Ｔることを特徴
とＴる。
要なパリティビット発生器とパリティビットチェック回
路とを用いないで、メモリ内データの正否を純ソフトウ
ェア的に判定する方法を提供するもので、停電検出時に
起る割込みに起動ざ演算を施し、第１のチェックデータ
を得、これをあらかじめ定められたチェックデータ格納
アドレスに格納し、次に、停電復旧後、ＣＰＵが再スタ
ートされると、前記一定エリア内のデータに前記一定の
演算を施し、第２のチェックデータを得、これと第１の
チェックデータとを比較し、両者が等しいときに前記一
定エリア内のデータは正しいと判定処理Ｔることを特徴
とＴる。
以下図ｉ■に基づき本発明の詳細な説明Ｔる。
第３図は本発明の実地例において、メモリ５に設けられ
た一定エリア６とチェックデータ格納アドレス７とを示
す図である。図においてＩ）ｏ、 Ｄ。
た一定エリア６とチェックデータ格納アドレス７とを示
す図である。図においてＩ）ｏ、 Ｄ。
・・・・・・ｌＪｎは、エリア６に格納されているデー
タである。また、チェックデータはチェックデータ格納
アドレス７ （以下アドレス７と称Ｔる）に格納ぎれる
。
タである。また、チェックデータはチェックデータ格納
アドレス７ （以下アドレス７と称Ｔる）に格納ぎれる
。
この設定において、停電が起きたとＴると、５ｖ′亀源
１から停電検出信号が発生しく第２図（ハ）のＲ）、Ｃ
ＰＵに最優先餉込みがかけられる。ＣＰＵは他のプログ
ラム処理を一切中断し、ＳＶ奄ｔｊｌの出力電圧がほぼ
ｊｖに保たれている時間Ｔ内に、ブロックコードチェッ
ク （ＢＣＣ）のチェックデータを作成する。例えば、
エリア１０の各データＤ。。
１から停電検出信号が発生しく第２図（ハ）のＲ）、Ｃ
ＰＵに最優先餉込みがかけられる。ＣＰＵは他のプログ
ラム処理を一切中断し、ＳＶ奄ｔｊｌの出力電圧がほぼ
ｊｖに保たれている時間Ｔ内に、ブロックコードチェッ
ク （ＢＣＣ）のチェックデータを作成する。例えば、
エリア１０の各データＤ。。
Ｄ、・・・・・・Ｄｎを加算し、その補数ＤＡをとり、
それを第／のチェックデータとしてアドレス７に格納す
る。その後、５■゛亀源１の電圧は急降下し、メモリ５
にはバックアップ用バッテリ２から電流が供Ｍされ、メ
モリ５は保持モードに入る。保持モードにおいて、エリ
アｌＯ内のデータＤ。、Ｄ。
それを第／のチェックデータとしてアドレス７に格納す
る。その後、５■゛亀源１の電圧は急降下し、メモリ５
にはバックアップ用バッテリ２から電流が供Ｍされ、メ
モリ５は保持モードに入る。保持モードにおいて、エリ
アｌＯ内のデータＤ。、Ｄ。
・・・・・・Ｄユに部分的な変化が生じる可能性がある
。
。
次に、停電復旧後ＣＰＵの処理が再スタートＴると、ま
ずエリア１０内のデータＤ０． Ｄ、・・・・・・Ｄｎ
につき加算が行われ、その補数ＤＢがとられ、これが第
２のチェックデータとされる。そして、アドレス７に格
納されている第１のチェックデータＤ と、今得られた
第２のチェックデータＤＢとが比較され、チェックデー
タＤＡとＤＢが等しいときにはエリアｌＯ内のデータＤ
。、Ｄ、・・・・・・Ｄ は正しいと判定され処理か続
けられる。
ずエリア１０内のデータＤ０． Ｄ、・・・・・・Ｄｎ
につき加算が行われ、その補数ＤＢがとられ、これが第
２のチェックデータとされる。そして、アドレス７に格
納されている第１のチェックデータＤ と、今得られた
第２のチェックデータＤＢとが比較され、チェックデー
タＤＡとＤＢが等しいときにはエリアｌＯ内のデータＤ
。、Ｄ、・・・・・・Ｄ は正しいと判定され処理か続
けられる。
なお、上記の実施例においてはＢＣ，Ｃのチェックデー
タを作成するために予め定められた演算として、データ
Ｄ０．−Ｄ、・・・・・・Ｄｎヲ加算し、その補数をと
るという演算を用いたが、例えば、各データＤ０．Ｄ、
・・・・・・Ｄユの最上位ビットの“ｌ“信号の数をチ
ェックし、それが奇数のときはチェックデータＤＡの最
上位ビット“ｌ“、それか偶数のときはチェックデータ
ＤＡＣ’Ｊ最上位ビットを“０“とじ、残る各ビットに
ついても同様にしてチェックデ＝りＬ）Ａを作成するこ
とも可能である。
タを作成するために予め定められた演算として、データ
Ｄ０．−Ｄ、・・・・・・Ｄｎヲ加算し、その補数をと
るという演算を用いたが、例えば、各データＤ０．Ｄ、
・・・・・・Ｄユの最上位ビットの“ｌ“信号の数をチ
ェックし、それが奇数のときはチェックデータＤＡの最
上位ビット“ｌ“、それか偶数のときはチェックデータ
ＤＡＣ’Ｊ最上位ビットを“０“とじ、残る各ビットに
ついても同様にしてチェックデ＝りＬ）Ａを作成するこ
とも可能である。
以上述べたように、この発明による方法は、停電時に発
生する割込み信号によって起動され、メモリ上に設けら
れた一定エリア内のデータにつき予め定められた演算を
施して第１のチェックデータを得て記憶Ｔる第１の過程
と、停電復旧後スタート信号によって起映され、前記一
定エリア内のデータにつき前記予め定められた演算を施
して第２のチェックデータを得、前記第１のチェックデ
ータと第２のチェックデータとが等しい場合に前記一定
エリア内のデータが正しいと判定Ｔる第２の過程とから
なるので、純ソフトウェア的にメモリ内データの正否が
判定でき、その結果、ハードウェアによってパリティビ
ットを付加しチェックするために必要とされるパリティ
ビット発生器とパリティビットチェック回路とが不要に
なり、システムの簡単化と低コスト化をはかることがで
きる。
生する割込み信号によって起動され、メモリ上に設けら
れた一定エリア内のデータにつき予め定められた演算を
施して第１のチェックデータを得て記憶Ｔる第１の過程
と、停電復旧後スタート信号によって起映され、前記一
定エリア内のデータにつき前記予め定められた演算を施
して第２のチェックデータを得、前記第１のチェックデ
ータと第２のチェックデータとが等しい場合に前記一定
エリア内のデータが正しいと判定Ｔる第２の過程とから
なるので、純ソフトウェア的にメモリ内データの正否が
判定でき、その結果、ハードウェアによってパリティビ
ットを付加しチェックするために必要とされるパリティ
ビット発生器とパリティビットチェック回路とが不要に
なり、システムの簡単化と低コスト化をはかることがで
きる。
第１図はＣＰＵシステムにおけるメモリのバックアップ
電源の一例、第２図←）は停電時における５Ｖ’ｌＩ源
１への供給電圧の変化ご示す図、第２図Ｐ）はＳｖ′亀
＃１の出力電圧の変化を示す図、第２図（ハ）は停電時
に５ｖ電源１から出力される停電検出信号の波形図、第
３図はメモリに設けられた一定エリアとチェックデータ
格納アドレスＥ示ＴＩＷである。 ５・・・・・・メモリ、６・・・・・・一定エリア、Ｄ
ｏ ｌＤｌ・・・・・・Ｄ ・・・・・・一定エリア６
内のデータ、ＤＡ・・・・・・第／のチェックデータ。 第１図 第２図 、７、） Ｒ 第３ ←６３呵
電源の一例、第２図←）は停電時における５Ｖ’ｌＩ源
１への供給電圧の変化ご示す図、第２図Ｐ）はＳｖ′亀
＃１の出力電圧の変化を示す図、第２図（ハ）は停電時
に５ｖ電源１から出力される停電検出信号の波形図、第
３図はメモリに設けられた一定エリアとチェックデータ
格納アドレスＥ示ＴＩＷである。 ５・・・・・・メモリ、６・・・・・・一定エリア、Ｄ
ｏ ｌＤｌ・・・・・・Ｄ ・・・・・・一定エリア６
内のデータ、ＤＡ・・・・・・第／のチェックデータ。 第１図 第２図 、７、） Ｒ 第３ ←６３呵
Claims (1)
- 停電時に発生する割入み信号によって起動され、メモリ
上に設けられた一定エリア内のデータにつき予め定めら
れた演算を施して第１のチェックデータを得て記憶Ｔる
第１の過程と、停電復旧後スタート信号によって起動さ
れ、前記−足エリア内のデータにつき前記予め定められ
た演算を施して第２のチェックデータを得、前記第１の
チェックデータと第２のチェックデータとが等しい場合
に前記一定エリア内のデータか正しいと判定する第２の
過程とからなるメモリ内データのチェック方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57112081A JPS593796A (ja) | 1982-06-29 | 1982-06-29 | メモリ内デ−タのチエツク方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57112081A JPS593796A (ja) | 1982-06-29 | 1982-06-29 | メモリ内デ−タのチエツク方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS593796A true JPS593796A (ja) | 1984-01-10 |
Family
ID=14577602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57112081A Pending JPS593796A (ja) | 1982-06-29 | 1982-06-29 | メモリ内デ−タのチエツク方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS593796A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4654559A (en) * | 1984-09-18 | 1987-03-31 | Sanyo Electric Co., Ltd. | Flat color cathode-ray tube |
| JPH01102943U (ja) * | 1987-12-25 | 1989-07-12 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5432232A (en) * | 1977-08-17 | 1979-03-09 | Toshiba Corp | Check system for memory unit |
| JPS5564689A (en) * | 1978-11-06 | 1980-05-15 | Toshiba Corp | Abnormality detecting method for memory unit |
| JPS5788598A (en) * | 1980-11-21 | 1982-06-02 | Yokogawa Hokushin Electric Corp | Fault detecting method of storage device |
-
1982
- 1982-06-29 JP JP57112081A patent/JPS593796A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5432232A (en) * | 1977-08-17 | 1979-03-09 | Toshiba Corp | Check system for memory unit |
| JPS5564689A (en) * | 1978-11-06 | 1980-05-15 | Toshiba Corp | Abnormality detecting method for memory unit |
| JPS5788598A (en) * | 1980-11-21 | 1982-06-02 | Yokogawa Hokushin Electric Corp | Fault detecting method of storage device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4654559A (en) * | 1984-09-18 | 1987-03-31 | Sanyo Electric Co., Ltd. | Flat color cathode-ray tube |
| JPH01102943U (ja) * | 1987-12-25 | 1989-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9921762B2 (en) | Redundant backup using non-volatile memory | |
| JPH10320135A (ja) | 適応型電力障害リカバリシステム | |
| CN1971536A (zh) | 基本输入输出系统的纠错系统及方法 | |
| JPS593796A (ja) | メモリ内デ−タのチエツク方法 | |
| JPH09167120A (ja) | 記憶装置の誤り訂正装置 | |
| JPH04542A (ja) | メモリチェック方式 | |
| CN100524258C (zh) | 保护计算机数据的方法 | |
| JPH03136153A (ja) | マイクロコントローラ | |
| JPH07122087A (ja) | Ｅｅｐｒｏｍエラーチェック方式 | |
| JPH09212429A (ja) | 不揮発性半導体ディスク装置 | |
| JPH05225077A (ja) | Ｅｃｃを保持したメモリ制御回路のハードエラー検出方式 | |
| JPS6247758A (ja) | フロツピ−デイスクのデ−タ保護装置 | |
| JPS58200388A (ja) | 電子式メモリのデ−タチエツク方式 | |
| JPS61221668A (ja) | バツクアツプ電圧検出処理方式 | |
| JPS59231798A (ja) | デ−タ処理装置 | |
| JPH0944416A (ja) | コンピュータによるデータ処理システムの停電時のデータ保護方法と停電時のデータ保護機能を備えたデータ処理システム | |
| JPS61285559A (ja) | バツテリ−バツクアツプ装置 | |
| JPH02245954A (ja) | 半導体記憶装置 | |
| JPS63101947A (ja) | エラ−処理方式 | |
| JP2554117B2 (ja) | 車種データ処理装置 | |
| JPS61160106A (ja) | シ−ケンス制御装置 | |
| JPS6072044A (ja) | パックアップメモリの検査方式 | |
| JPH05224968A (ja) | データチェック方式 | |
| JP2001337849A (ja) | コンピュータシステムにおける障害情報収集方式 | |
| JPS608962A (ja) | 記憶情報一時障害検出方式 |