JPS61285559A - バツテリ−バツクアツプ装置 - Google Patents
バツテリ−バツクアツプ装置Info
- Publication number
- JPS61285559A JPS61285559A JP60127349A JP12734985A JPS61285559A JP S61285559 A JPS61285559 A JP S61285559A JP 60127349 A JP60127349 A JP 60127349A JP 12734985 A JP12734985 A JP 12734985A JP S61285559 A JPS61285559 A JP S61285559A
- Authority
- JP
- Japan
- Prior art keywords
- main power
- cpu
- data
- power supply
- bbu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はバッテリーバックアップ装置に関し、特にデー
タ処理システムにおけるバッテリーバックアップ装置に
関する。
タ処理システムにおけるバッテリーバックアップ装置に
関する。
従来、この種のバッテリーバックアップ（以下ＢＢＵと
略記する）装置は、第２図に示すような構成となってい
る。
略記する）装置は、第２図に示すような構成となってい
る。
第２図において、ｌａは中央処理装置（以下ＣＰＵと略
記する）、２ａはＢＢＵされるべき記憶装置（以下ＭＥ
Ｍと略記する）、３は主電源線１０１からＣＰＵｌａｌ
ｌＭＢＭ２ａに電圧１０２を供給しかつＢＢＵユニット
４にバッテリー用電力１０３を供給するための電源回路
（以下ＰＯＷと略記する）、１０４は主電源切断時のＢ
ＢＵ電第電図２図す従来例の動作は概要次のようになる
０ （１） 主電源投入状態では電圧１０２・ＢＢＵ電圧
１０４が安定に出力されている０ ｃ２）主電源が切断される◇ （３）シかし、しばらくの間ＰＯＷ３のコンデンサ容量
等のため電圧１０２は正常値を保つ。
記する）、２ａはＢＢＵされるべき記憶装置（以下ＭＥ
Ｍと略記する）、３は主電源線１０１からＣＰＵｌａｌ
ｌＭＢＭ２ａに電圧１０２を供給しかつＢＢＵユニット
４にバッテリー用電力１０３を供給するための電源回路
（以下ＰＯＷと略記する）、１０４は主電源切断時のＢ
ＢＵ電第電図２図す従来例の動作は概要次のようになる
０ （１） 主電源投入状態では電圧１０２・ＢＢＵ電圧
１０４が安定に出力されている０ ｃ２）主電源が切断される◇ （３）シかし、しばらくの間ＰＯＷ３のコンデンサ容量
等のため電圧１０２は正常値を保つ。
（４） この間ＣＰ０１ａはジ１プを停止させ、主電
源復帰後自動的に該当ジ■プを継続実行させるため情報
制御線１０５を介して必要な情報をＭＢＭ２ａＫ書込ん
でおく。
源復帰後自動的に該当ジ■プを継続実行させるため情報
制御線１０５を介して必要な情報をＭＢＭ２ａＫ書込ん
でおく。
（５）電圧１０２がやがて正常値を外れる。このときも
ＢＢＵ電圧１０４は正常値を保つ。
ＢＢＵ電圧１０４は正常値を保つ。
＠）ＭＥＭＺａは記憶内容の保持動作に移る。
（７） 主電源投入（復帰）後、ＣＰＵ１ａは自動ジ
璽ブ継！５！夷行とするため情報制御！１０５を用いて
ＭＥＭＺａの内容を読み出す。
璽ブ継！５！夷行とするため情報制御！１０５を用いて
ＭＥＭＺａの内容を読み出す。
（８） ジ曹プ自動継続。
さて第３図に、第２図におけるＢＢＵユニット４のブロ
ック図を示す。
ック図を示す。
図において、バッテリー用電力１０３・ＢＢＵ電圧１０
４は第２図のそれと同じである。４１はバッテリー用電
力１０３を入力とし整流電圧４０１を出力する整流回路
、４２はバッテリー４３を充電（主電源投入時）するた
めのバッテリーチャージャ、４４はバッテリー４３の放
電時の電流径路を確保するためのダイオード、４５は出
力電圧制御回路〆４６及び、バッテリー放電時のバッテ
リー電圧が一定レベル以下になったことを検出する過放
電検出回路４７に電圧４０２を供給する補助電源、４８
は整流電圧４０１を入力としてＢＢＵ電圧１０４を出力
する電圧レギュレータである。
４は第２図のそれと同じである。４１はバッテリー用電
力１０３を入力とし整流電圧４０１を出力する整流回路
、４２はバッテリー４３を充電（主電源投入時）するた
めのバッテリーチャージャ、４４はバッテリー４３の放
電時の電流径路を確保するためのダイオード、４５は出
力電圧制御回路〆４６及び、バッテリー放電時のバッテ
リー電圧が一定レベル以下になったことを検出する過放
電検出回路４７に電圧４０２を供給する補助電源、４８
は整流電圧４０１を入力としてＢＢＵ電圧１０４を出力
する電圧レギュレータである。
常低下の状態を通知するための電圧低下通知用信号線、
４０４はバッテリー４３が過放電状態になったとき電圧
低下通知用信号線４０３の通知により出力電圧制御回路
４６が電圧レギエレータ４８に対しＢＢＵ電圧１０４の
出力を停止するように働きかける出力停止信号線である
。
４０４はバッテリー４３が過放電状態になったとき電圧
低下通知用信号線４０３の通知により出力電圧制御回路
４６が電圧レギエレータ４８に対しＢＢＵ電圧１０４の
出力を停止するように働きかける出力停止信号線である
。
以上第２図・第３図に示すように従来のバッテリーバッ
クアップ装置においては、主電源切断時即ち第３図にお
けるバッテリー４３の放電時、もし何らかの理由でバッ
テリー４３の過放電状態が発生した場合、ＣＰＵｌａＫ
通知されることなくＢＢＵ電圧１０４の出力が停止され
、ＭＥＭＺａは記憶内容の保持動作が困難となシ内容は
破壊されてしまう。一方ＣＰＵ１ａはＢＢＵ電圧１０４
の出力停止を通知されていないので、主電源が再投入（
復帰）されたとき主電源切断前のジ璽プを続行するため
に、情報制御１ｆ！ＡｌＯ３を用いて廚適２ａの内容を
読み出そうとするが内容が破壊されている九め、ＣＰＵ
１ａの動作は保証されず異常動作にならざるを得なくな
り、最悪の場合暴走してループ状態に陥ったすする。
クアップ装置においては、主電源切断時即ち第３図にお
けるバッテリー４３の放電時、もし何らかの理由でバッ
テリー４３の過放電状態が発生した場合、ＣＰＵｌａＫ
通知されることなくＢＢＵ電圧１０４の出力が停止され
、ＭＥＭＺａは記憶内容の保持動作が困難となシ内容は
破壊されてしまう。一方ＣＰＵ１ａはＢＢＵ電圧１０４
の出力停止を通知されていないので、主電源が再投入（
復帰）されたとき主電源切断前のジ璽プを続行するため
に、情報制御１ｆ！ＡｌＯ３を用いて廚適２ａの内容を
読み出そうとするが内容が破壊されている九め、ＣＰＵ
１ａの動作は保証されず異常動作にならざるを得なくな
り、最悪の場合暴走してループ状態に陥ったすする。
以上説明したように従来のバッテリーバックアップ装置
は、主電源切断時何らかの理由で正常なバッテリー電圧
がＭＥＭに供給できなくなった場合、主電源復帰後ＣＰ
Ｕの動作が保証されず最悪の場合ループ状態に陥５ＢＢ
Ｕによる自動ジップ継続実行はおろか、人手を介さない
とジョブ再実行動作にも移れないという欠点がある。
は、主電源切断時何らかの理由で正常なバッテリー電圧
がＭＥＭに供給できなくなった場合、主電源復帰後ＣＰ
Ｕの動作が保証されず最悪の場合ループ状態に陥５ＢＢ
Ｕによる自動ジップ継続実行はおろか、人手を介さない
とジョブ再実行動作にも移れないという欠点がある。
本発明のバッテリーバックアップ装置は、少なくとも１
番地分以上のバッテリーバックアップのためのデータエ
リアを確保しているメモリ装置と、イニシャルプログラ
ムロード時に前記データエリアに任意のデータを書き込
む手段と主電源復後復帰時、前記データエリアからデー
タを読み出し所定の期待データと比較し、比較結果によ
ｐ主電源断前のデータ処理を継続するか否かの判断をす
る手段とを備える中央処理装置とを具備して構成される
〇 〔実施例〕 次に本発明について図面を参照して詳細に説明する。
番地分以上のバッテリーバックアップのためのデータエ
リアを確保しているメモリ装置と、イニシャルプログラ
ムロード時に前記データエリアに任意のデータを書き込
む手段と主電源復後復帰時、前記データエリアからデー
タを読み出し所定の期待データと比較し、比較結果によ
ｐ主電源断前のデータ処理を継続するか否かの判断をす
る手段とを備える中央処理装置とを具備して構成される
〇 〔実施例〕 次に本発明について図面を参照して詳細に説明する。
第１図は本発明の一実施例を示すブロック図である。
第１図に示す実施例は、第２図に示す従来例のＣＰＵＩ
ａ ＠ＭＥＭ２ａｔ−ＣＰＵ１−ＭＥＭ２でおきかえて
構成されている。
ａ ＠ＭＥＭ２ａｔ−ＣＰＵ１−ＭＥＭ２でおきかえて
構成されている。
図において、ＭＥＭ２はＭＥＭＺａが持つようなデータ
拳命令エリア２２の他に、１番地分以上のＢＢＵ用デー
タエリア２１を有している。
拳命令エリア２２の他に、１番地分以上のＢＢＵ用デー
タエリア２１を有している。
一方、ＣＰＵＩは、ＣＰＵ１ａと異１）次ＯＸうな機能
を備えている。
を備えている。
（１）イニシャルプログラムロード時に、ＢＢＵ用デー
タエリア２１に任意のデータを書き込む。
タエリア２１に任意のデータを書き込む。
（２） 書き込んだデータはＣＰＵ１内に期待値とし
て保持しておく。
て保持しておく。
（３）主電源復後復帰時、少なくとも１回ＢＢＵ用デー
タエリア２１のデータを読み、所定の期待値と比較する
。
タエリア２１のデータを読み、所定の期待値と比較する
。
（４）比較した結果、もし一致していればジョブ自動継
続動作に入る。
続動作に入る。
（！９ 比較した結果、不一致であれば主電源断後のＭ
ＥＭ２の記憶内容が保証されていないと判断し、ジ１ブ
再実行動作に移る。
ＥＭ２の記憶内容が保証されていないと判断し、ジ１ブ
再実行動作に移る。
さて、第１図に示す実施例において、ＢＢＵ動作は次の
ようになる。
ようになる。
（１） 主電源投入状態では、電圧１０２・ＢＢＵ電
圧１０４が安定に出力されている。
圧１０４が安定に出力されている。
（２）主電源が切断される。
Ｃ３）シかし、しばらくの間、ＰＯＷ３のコンデンサ容
量等のため、電圧１０２は正常値を保つ。
量等のため、電圧１０２は正常値を保つ。
（４） この間ＣＰＵ １はジョブを停止させ、主電
源復帰後自動的に該当ジ冒ブを継続実行させるため、情
報制御線１０５を介して必要な情報をＭＥＭ２に書き込
む。
源復帰後自動的に該当ジ冒ブを継続実行させるため、情
報制御線１０５を介して必要な情報をＭＥＭ２に書き込
む。
（５）電圧１０２がやがて正常値を外れる。このときも
ＢＢＵ電圧１０４は正常値を出力する。
ＢＢＵ電圧１０４は正常値を出力する。
（６）ＭＥＭ２は記憶内容の保持動作に移る。
（７）主電源投入（復帰）後、ＣＰＵ１はまずＭＥＭｚ
内のＢＢＵ用データエリア２１のデータを読み、期待値
と比較する。
内のＢＢＵ用データエリア２１のデータを読み、期待値
と比較する。
（８） もし、比較した結果が一致していればそのま
まジョブ自動継続動作に入る。
まジョブ自動継続動作に入る。
（９）逆に、比較した結果が不一致であれば、主電源断
前のジ１プの継続実行を中止しジ１プ再実行動作に移る
。
前のジ１プの継続実行を中止しジ１プ再実行動作に移る
。
以上説明したように本発明のバッテリーバックアップ装
置は、主電源切断前にあらかじめＣＰＵによシ書き込ま
れたＢＢＵ用データエリアを主電源復帰後ＣＰＵが読み
取り、所定の期待値と比較し、その結果で自動ジ菖プ継
続実行可能状態であるか否かを判断してあらかじめ定め
られたルールに従った動作をするので、本発明を用いれ
は信頼度の高いバッテリーバックアップ装置を提供でき
るという効果がある。
置は、主電源切断前にあらかじめＣＰＵによシ書き込ま
れたＢＢＵ用データエリアを主電源復帰後ＣＰＵが読み
取り、所定の期待値と比較し、その結果で自動ジ菖プ継
続実行可能状態であるか否かを判断してあらかじめ定め
られたルールに従った動作をするので、本発明を用いれ
は信頼度の高いバッテリーバックアップ装置を提供でき
るという効果がある。
第１図は、本発明のバッテリーバックアップ装置の一実
施例を示すブロック図、第２図は、従来のバッテリーバ
ックアップ装置の一例を示すブロック図、第３図は、第
２図におけるＢＢＵユニット４の詳細を示すブロック図
である。 １−・・−ＣＰＵ１２・・・・・−ＭＥＭ、３・・・・
・・ＰＯＷ。 ４・・・−Ｂ Ｂ Ｕユニット。 茅 １ 図 茅 ２ 府
施例を示すブロック図、第２図は、従来のバッテリーバ
ックアップ装置の一例を示すブロック図、第３図は、第
２図におけるＢＢＵユニット４の詳細を示すブロック図
である。 １−・・−ＣＰＵ１２・・・・・−ＭＥＭ、３・・・・
・・ＰＯＷ。 ４・・・−Ｂ Ｂ Ｕユニット。 茅 １ 図 茅 ２ 府
Claims (1)
- 【特許請求の範囲】 少なくとも１番地分以上のバッテリーバックアップの
ためのデータエリアを確保しているメモリ装置と、 イニシャルプログラムロード時に前記データエリアに任
意のデータを書き込む手段と主電源断後復帰時、前記デ
ータエリアからデータを読み出し所定の期待データと比
較し、比較結果により主電源断前のデータ処理を継続す
るか否かの判断をする手段とを備える中央処理装置と を具備することを特徴とするバッテリーバックアップ装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60127349A JPS61285559A (ja) | 1985-06-12 | 1985-06-12 | バツテリ−バツクアツプ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60127349A JPS61285559A (ja) | 1985-06-12 | 1985-06-12 | バツテリ−バツクアツプ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61285559A true JPS61285559A (ja) | 1986-12-16 |
Family
ID=14957727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60127349A Pending JPS61285559A (ja) | 1985-06-12 | 1985-06-12 | バツテリ−バツクアツプ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61285559A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102695305A (zh) * | 2011-03-23 | 2012-09-26 | 中兴通讯股份有限公司 | 基带处理单元、基站及数据传输方法 |
-
1985
- 1985-06-12 JP JP60127349A patent/JPS61285559A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102695305A (zh) * | 2011-03-23 | 2012-09-26 | 中兴通讯股份有限公司 | 基带处理单元、基站及数据传输方法 |
| CN102695305B (zh) * | 2011-03-23 | 2015-08-12 | 中兴通讯股份有限公司 | 基带处理单元、基站及数据传输方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5530877A (en) | Apparatus for providing continuity of operation in a computer | |
| US4763333A (en) | Work-saving system for preventing loss in a computer due to power interruption | |
| MY108933A (en) | Data processing system with power-fail protected memory module | |
| JPH10187302A (ja) | データ記憶システム及び同システムに適用する電力節約方法 | |
| JPS5855591B2 (ja) | バブルメモリ・ユニット用電源装置 | |
| JPS61285559A (ja) | バツテリ−バツクアツプ装置 | |
| US5781719A (en) | Semiconductor disk device having a large capacity of quick-access memory and hard disk for backup and its data storage method | |
| JPH0126086B2 (ja) | ||
| JPS5835799A (ja) | Ｒａｍバツクアツプエラ−検知方式 | |
| JPH05233474A (ja) | 記憶内容保護方式 | |
| JPS63217455A (ja) | Ｒａｍバツクアツプシステム | |
| JPH0728572A (ja) | 停電時自動データ保存装置 | |
| JP2504502B2 (ja) | 集積回路カ―ド | |
| JPS63266511A (ja) | 電源制御方式 | |
| JPS61226858A (ja) | バツテリバツクアツプ型デ−タ処理装置 | |
| JPS61141059A (ja) | 端末装置 | |
| JPH06259172A (ja) | バッテリ動作型の情報処理装置 | |
| JPS61148554A (ja) | Ｃ−ｍｏｓ使用のメモリ装置 | |
| JPH05257827A (ja) | 半導体ディスク装置を有する計算機システム | |
| JPS593796A (ja) | メモリ内デ−タのチエツク方法 | |
| JPH06113483A (ja) | 無停電電源装置のバッテリ容量監視方式 | |
| JPS60138624A (ja) | バツテリバツクアツプしたｒａｍを有する制御装置 | |
| JPH06103480B2 (ja) | 停電処理装置 | |
| JPS60140413A (ja) | メモリバツクアツプ回路 | |
| JPS62254222A (ja) | 停電時保護装置 |