JPH06259172A

JPH06259172A - バッテリ動作型の情報処理装置

Info

Publication number: JPH06259172A
Application number: JP5049419A
Authority: JP
Inventors: Yoshitake Kurokawa; 能毅黒川; Kiyokazu Nishioka; 清和西岡; Hideki Kamimaki; 秀樹神牧; Yoshifumi Shin; 善文新
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1993-03-10
Filing date: 1993-03-10
Publication date: 1994-09-16

Abstract

(57)【要約】【目的】バッテリ動作を行う情報処理装置において、
中断処理時間が短く、中断処理時消費電力も少なくでき
ると共に、中断時に電源バッテリが不足を起こしても、
中断状態時のデータの保存を確実に行えるようにするこ
と。【構成】装置の通常動作時に中断コマンドが到来する
と、現在のＣＰＵ１０１のレジスタ状態をＲＡＭ１０４
の所定領域に書き込んだ後、ＲＡＭを含む必要最小限の
回路要素には電力供給を維持させ他の回路要素には電力
供給を停止させた中断状態に移行する。また、この中断
状態においてバッテリ１０７の電力不足が検出される
と、情報処理装置を一時的に起動させて、ＲＡＭ内のデ
ータを自動的に不揮発性記録媒体１０５に退避・格納さ
せる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、携帯用のパーソナルコ
ンピュータ、ワードプロセッサ、ワークステーション端
末機、ペン入力コンピュータ等のバッテリ動作型の情報
処理装置に係り、特に、バッテリ動作を行う情報処理装
置の特徴となっている、リジューム（resume）機能を好
適化した情報処理装置に関する。

【０００２】

【従来の技術】従来より、コンピュータを一時的に使用
しないときにＣＰＵ（中央演算処理装置）を止めるとい
う処理の中断、及び、この中断状態から再び使用する際
にＣＰＵを止める以前の状態へ復元する復帰が、リジュ
ーム制御処理として行われている。この処理の中断、復
帰機能が無いコンピュータでは、一時的にコンピュータ
を使用しない場合、そのまま放置しておくと動作時の消
費電力がそのままかかり、消費電力が嵩む。また、全て
のソフトウェアを終了して電源を切り、再使用したいと
きに全てのソフトウェアを立ち上げ直すと、これらの処
理の為に消費電力が多くなる。このように、これら処理
の中断、復帰の機能を付加して使用することにより、消
費電力の削減効果がある。

【０００３】従来より、このような処理の中断方法、復
帰方法としては、次のような手法が知られている。ＣＰＵクロックのみを止める方法（特開昭５８−２０
５２２６号公報）。ＣＰＵの状態をＣＰＵ外部に読み出してメモリに退避
させ、ＣＰＵの電源を切る方法（特開平３−２７４１９
号公報）。ＣＰＵ、メモリの内容をハードディスクなどのような
不揮発性媒体に記録して、ＣＰＵ、メモリの電源を切る
方法（特開昭５６−１０８１１９号公報、特開昭５７−
９４８２１号公報）。

【０００４】上記３つの手法において重要なファクター
は次の２点である。すなわち、ＣＰＵが止まっている中
断状態の時にかかる消費電力（以下、これを中断中消費
電力と称す）と、通常使用時の状態からＣＰＵが止まっ
ている中断状態へ移行する処理に必要な時間と消費電力
（以下、これを中断処理時間および中断処理時消費電力
と称す）である。この２つの観点から上記３つの手法に
優劣をつけ、中断中消費電力が優れているものから並べ
ると，，の順となり、中断処理時間および中断処
理時消費電力が少ないものから並べると，，の順
となる。

【０００５】このような処理の中断は、近年バッテリ動
作型の小型情報処理装置においては、消費電力削減のた
めの有効手段として多用されている。

【０００６】

【発明が解決しようとする課題】ところで、前記の手
法は消費電力削減効果の面で優れていて、中断中消費電
力を０とする事も可能である。よって、バッテリの電力
不足によるデータの消滅、ファイルシステム破壊なども
起こらない。しかしながら、前記の手法は、退避する
メモリ量に比例した中断処理時間および中断処理時消費
電力がかかるため、情報処理装置におけるメモリの大容
量化が進行すると、中断処理時間が長くなり、また、中
断処理時消費電力も増加する。従って、第一に、中断処
理時間が長くなることによって、中断機能が使いにくく
なり、第二に、短い間に中断と復帰を行うと、消費電力
削減効果が無いばかりか、逆に消費電力を増やすという
問題がある。

【０００７】そこで、前記，の手法を使用して、中
断処理時間を短くし、中断処理時消費電力を少なくする
ことも考えられる。しかしながら、これら，の手法
では、中断中消費電力を０とする事はできない。このた
め、最悪事態としてバッテリ駆動での中断時にバッテリ
の電力が無くなる可能性があり、この場合には、データ
が消滅し、更にファイルシステム破壊の虞もあるという
問題がある。

【０００８】このように従来の方法では、前記の手法
であっても、メモリの大容量化が進むと中断処理時間が
長くなり、また、短い時間の中断を行うと消費電力も増
えてしまうという問題があり、一方、前記，の手法
では、処理の中断時にバッテリが電力不足を起こしたと
きに対処できないという問題があった。

【０００９】従って、本発明の解決すべき技術的課題は
上記した従来技術のもつ問題点を解消することにあり、
その目的とするところは、中断処理時間が短くかつ中断
処理時消費電力も少なくでき、また、中断時に電源バッ
テリが電力不足を起こしてもデータの保存を確実に行い
得る機能をもつバッテリ動作型の情報処理装置を提供す
ることにある。

【００１０】

【課題を解決するための手段】本発明は上記した目的を
達成するため、中央演算処理装置（以下、ＣＰＵと称
す）と、メモリ制御手段と、ＲＡＭと、ＲＯＭと、電力
供給無しでデータを保持できる、例えば外部記憶装置，
内部ディスク記憶装置，不揮発性半導体メモリ等のデー
タ記憶手段と、各種コマンドの入力手段と、電力を供給
するバッテリと、該バッテリの電力を各部へ選択的に供
給可能とすると共に、前記バッテリの電力が不足したこ
とを検知可能なバッテリ制御手段と、を有するバッテリ
動作型の情報処理装置において、前記入力手段からの中
断指令が前記ＣＰＵに到来すると、ＣＰＵは現在処理中
のジョブを中断して自身の現在の内部レジスタ情報等の
データを前記ＲＡＭの所定領域に退避・格納させ、然る
後、前記ＣＰＵからの指令により前記バッテリ制御手段
が、前記ＲＡＭを含む必要最小限の回路要素には電力供
給を維持させ他の回路要素へは電力供給を停止させて、
情報処理装置を中断状態へ移行させ、また、上記した情
報処理装置の中断状態において前記バッテリ制御手段が
前記バッテリの電力が不足したことを検知すると、バッ
テリ制御手段は、前記した電力供給を停止させた各回路
要素への電力供給を再開させて、これによって起動され
た前記ＣＰＵが、前記ＲＡＭ内のデータを、電力供給無
しでデータを保持できる前記データ記憶手段へ退避・格
納させるように、構成される。

【００１１】

【作用】本発明によるバッテリ動作型の情報処理装置
は、例えば、前記入力手段から中断コマンドの入力を受
けとり、中断コマンド受信を前記ＣＰＵへ知らせるため
の中断処理開始割込信号と、現在情報処理装置が中断状
態であることを示す中断ステータス信号と、前記入力手
段から復帰コマンドを受け取ったときに、復帰処理のた
めの電源制御をスタートさせる復帰処理電源制御信号と
を発信する中断処理制御部と、前記バッテリ制御手段か
らのバッテリＬｏｗ信号と前記中断処理制御部からの前
記中断ステータス信号とによって、退避動作を開始させ
るための退避制御トリガ信号を発信する退避条件判定部
と、上記の退避制御トリガ信号を受け取り、前記バッテ
リ制御手段へ退避処理電源制御信号と、前記ＣＰＵへ退
避処理開始割込信号とを発信する退避制御部と、を持
ち、前記入力手段から情報処理装置に中断処理を行わせ
る中断コマンドの入力を前記中断処理制御部が受けた際
には、中断処理制御部は前記中断処理開始割込信号を発
信して前記ＣＰＵに割込みをかけ、この割込みを受けた
ＣＰＵは自身の現在の内部レジスタ情報等のデータを前
記ＲＡＭに退避・格納させ、然る後、ＣＰＵからの指令
により前記バッテリ制御手段が、前記ＲＡＭを含む必要
最小限の回路要素には電力供給を維持させると共に、前
記ＣＰＵ、前記メモリ制御手段、前記ＲＯＭ、前記デー
タ記憶手段への電力供給を停止させて、情報処理装置を
中断状態へ移行させ、また、上記した情報処理装置の中
断状態において前記バッテリの電力が不足すると、前記
バッテリ制御手段からのバッテリＬｏｗ信号を検出した
前記退避条件判定部が前記退避制御トリガ信号を前記退
避制御部へ発信して、退避制御部が前記退避処理電源制
御信号を前記バッテリ制御手段に発信し、この退避処理
電源制御信号を受けたバッテリ制御手段が、前記ＣＰ
Ｕ、メモリ制御手段、ＲＯＭ、データ記憶手段への電力
供給を再開させて、これによって起動され且つ前記退避
処理開始割込信号を受けたＣＰＵが、前記ＲＡＭ内のデ
ータを、電力供給無しでデータを保持できる前記データ
記憶手段へ自動的に退避・格納させる。

【００１２】斯様に本発明では、中断コマンドの到来に
よって、現在のＣＰＵのレジスタ状態等をＲＡＭの所定
領域に書き込んだ後、ＲＡＭを含む必要最小限の回路要
素には電力供給を維持させて他の回路要素へは電力供給
を停止させた中断状態に移行させるので、前記した中断
処理時間や中断処理時消費電力を少なくでき、また、中
断状態においてバッテリの電力不足が検出されると、Ｒ
ＡＭ内のデータを電力供給無しでデータを保持できるデ
ータ記憶手段へ自動的に退避・格納させるので、中断状
態においてバッテリの寿命が尽きても、必要データの保
存が確実に行えることとなる。

【００１３】

【実施例】以下、本発明を図示した各実施例によって説
明する。図１は、本発明の第１実施例に係るバッテリ動
作型の情報処理装置の構成を示すブロック図、図２は、
本実施例によるＣＰＵの立ち上げ処理フローを示すフロ
ーチャート図である。

【００１４】図１において、１０１はＣＰＵ（中央演算
処理装置）、１０２はメモリ制御ユニット、１０３はＲ
ＯＭ、１０４はＲＡＭ、１０５は、例えば磁気ディスク
記憶装置，光ディスク記憶装置，光磁気ディスク記憶装
置，ＩＣカードメモリ装置等の不揮発性の記憶媒体を用
いる外部記憶装置、１０８はアドレス／データバス、１
０６はキーボード等の入力装置、１０７はバッテリ（１
次電池または２次電池）、１１２はバッテリ制御装置、
１１３と１２０は電源線であり、また、１０９は中断処
理制御部、１１０は退避条件判定部、１１１は退避制御
部である。また図１において、１１４は中断処理開始命
令信号、１１５は中断処理開始割込信号、１１６は中断
処理電源制御信号、１１７は中断ステータス信号、１１
８は復帰処理開始命令信号、１１９は復帰処理電源制御
信号、１２１はバッテリＬｏｗ信号、１２２は退避制御
トリガ信号、１２３は退避処理電源制御信号、１２４は
退避処理開始割込信号、１２５は電源切断信号である。

【００１５】上記構成による本実施例の情報処理装置の
動作を次に説明する。この情報処理装置の通常動作時
は、少なくともＣＰＵ１０１、メモリ制御ユニット１０
２、ＲＯＭ１０３、ＲＡＭ１０４、外部記憶装置１０
５、アドレス／データバス１０８、バッテリ制御装置１
１２、入力装置１０６、中断処理制御部１０９等に、バ
ッテリ１０７からの電力がバッテリ制御装置１１２を介
して供給されている状態となっている（通常動作に必要
な情報処理装置の全ての回路構成要素に電源が供給され
た状態にある）。このとき、入力装置１０６において中
断コマンドがオペレータによって入力されると、入力装
置１０６から中断処理制御部１０９へ中断処理開始命令
信号１１４が発信され、この信号１１４を受けた中断処
理制御部１０９からＣＰＵ１０１へ中断処理開始割込信
号１１５が発信される。これにより、中断処理開始割込
信号１１５を受けたＣＰＵ１０１が現在処理中のジョブ
を中断し、現在のレジスタ状態をＲＡＭ１０４上のスタ
ック領域に退避させて、ＲＯＭ１０３内の中断処理ルー
チンへと処理を移す。ＣＰＵ１０１は、このルーチンで
前記の退避先スタックのアドレスをＲＡＭ１０４上の予
め決められた場所に書き込み、最後に、ＣＰＵ１０１、
メモリ制御ユニット１０２、ＲＯＭ１０３、外部記憶装
置１０５の電源を落すための中断処理電源制御信号１１
６をバッテリ制御装置１１２へ発信する。そしてこの
後、上記中断処理電源制御信号１１６を受信したバッテ
リ制御装置１１２が、ＣＰＵ１０１、メモリ制御ユニッ
ト１０２、ＲＯＭ１０３、外部記憶装置１０５の電源を
落して、装置（情報処理装置）は中断状態へと移行す
る。なお、この中断状態においては、少なくとも入力装
置１０６のうち復帰コマンドを入力する部分、中断処理
制御部１０９、バッテリ制御装置１１２、ＲＡＭ１０４
には電源が供給されている（ＲＡＭ１０４を含む必要最
小限の回路要素には電源が供給されている）。

【００１６】上記した装置の中断状態において、オペレ
ータにより入力装置１０６において復帰コマンドが入力
されると、入力装置１０６から中断処理制御部１０９へ
復帰処理開始命令信号１１８が発信され、この信号１１
８を受けた中断処理制御部１０９からバッテリ制御装置
１１２へ復帰処理電源制御信号１１９が発信される。こ
れにより、復帰処理電源制御信号１１９を受けたバッテ
リ制御装置１１２が、ＣＰＵ１０１、メモリ制御ユニッ
ト１０２、ＲＯＭ１０３、外部記憶装置１０５の電源を
投入する。そして、この電源投入に伴いＣＰＵ１０１が
図２に示したＲＯＭ１０３上の立ち上げ処理ルーチンを
実行する。すなわち、ＣＰＵ１０１は、この立ち上げ処
理ルーチンで、前記中断するための処理時に退避先スタ
ックのアドレスの書き込みを行った場所を読み（図２の
ステップ２０６）、アドレスが書き込まれていれば、復
帰処理であると判定（ステップ２０７）してＲＯＭ１０
３内の復帰処理ルーチンへと処理を移す（ステップ２０
８）。この復帰処理ルーチンでは、前記の中断・退避さ
せたＣＰＵ１０１のレジスタ状態を元に戻し（ステップ
２０９）、処理を再開する。

【００１７】また、バッテリ１０７の電力が不足した状
態となった場合、これがバッテリ制御装置１１２内の電
圧検出手段によって検知されて、バッテリ制御装置１１
２から、バッテリ残量が少なくなったことを示すバッテ
リＬｏｗ信号１２１が発信される。このバッテリＬｏｗ
信号１２１と前記中断状態時に中断処理制御部１０９よ
り発信されている中断ステータス信号１１７とが退避条
件判定部１１０に入り、両方の信号１１７，１２１が共
に真であるとき、退避条件判定部１１０から退避制御ト
リガ信号１２２が退避制御部１１１へと発信される。こ
の退避制御トリガ信号１２２を受けた退避制御部１１１
は、バッテリ制御装置１１２へ退避処理電源制御信号１
２３を発信し、この信号１２３を受けたバッテリ制御装
置１１２が、ＣＰＵ１０１、メモリ制御ユニット１０
２、ＲＯＭ１０３、外部記憶装置１０５の電源を投入す
る。そして、この電源投入に伴いＣＰＵ１０１が、図２
に示したＲＯＭ１０３上の立ち上げ処理ルーチンを実行
する。すなわちこのとき、先ずＣＰＵ１０１は、退避制
御部１１１から出ている退避処理開始割込信号１２４を
チェックし、立ち上げであるのか、退避処理であるのか
の判定を行う（図２のステップ２０１）。そして、この
退避処理開始割込信号１２４が真であれば、ＲＯＭ１０
３内の退避処理ルーチンに処理を移し（ステップ２０
２）、この退避処理ルーチンでは、外部記憶装置１０５
が立ち上がるのを確認し（ステップ２０３）、次に、Ｒ
ＡＭ１０４の内容を順次読み出し、ＲＡＭ１０４から読
み出したデータを外部記憶装置１０５の所定の領域に書
き出していく（ステップ２０４）。この外部記憶装置１
０５への書き出しが全て終了した後に、ＣＰＵ１０１は
電源切断信号１２５をバッテリ制御装置１１２に発信し
（ステップ２０５）、これにより、バッテリ制御装置１
１２が全ての電源を切断し、外部記憶装置１０５への退
避処理ルーチンが終了する。

【００１８】上記した退避状態からの復帰処理は、次の
ように行われる。いま、バッテリ１０７の交換後（もし
くは、２次電池であればバッテリ１０７の充電後）に電
源を再投入する操作を行うと、ＣＰＵ１０１は図２に示
したＲＯＭ１０３上の立ち上げ処理ルーチンを実行す
る。この立ち上げ処理では、ＣＰＵ１０１は、外部記憶
装置１０５中における前記ＲＡＭ内データを退避・格納
した領域の一部（退避領域の先頭）を読み（図２のステ
ップ２１１）、退避処理が行われているか否かの判定を
する（ステップ２１２）。そして、退避処理が行われて
いた場合には、外部記憶装置１０５に退避・格納された
データを順次読み出して、これをＲＡＭ１０４の所定の
領域に書き出していき（ステップ２１４）、外部記憶装
置１０５に退避・格納されたデータを全てＲＡＭ１０４
に書き出した後に、外部記憶装置１０５の退避処理が行
われているかの判定をするために使用した領域（退避領
域の先頭部分）を消去し（ステップ２１５）、然る後、
復帰処理のルーチンへ処理を移して（前記したステップ
２０８）、処理の復帰を完了する。

【００１９】図３は、図１の中断処理制御部１０９の１
具体例を示す論理回路図である。中断処理制御部１０９
に関連する５本の信号（前記した信号１１４，１１５，
１１７，１１８，１１９）をアクティブハイの信号とす
ると、中断処理制御部１０９は、２個のＮＯＴゲートと
フリップフロップとによって実現される。このフリップ
フロップの真理値表は図４に示された如きものとなり、
この真理値表に準ずる論理であれば差し支えない。図３
に示した回路において、中断処理開始命令信号１１４が
「Ｈ（ハイ）」となった場合、フリップフロップのＱ出
力は「Ｈ」、Ｑ￣（反転Ｑ）出力は「Ｌ（ロー）」とな
る。よって、中断処理開始割込信号１１５、中断ステー
タス１１７信号が真となり、復帰処理電源制御信号１１
９は偽となる。この後、中断処理開始命令信号１１４が
「Ｌ」となってもフリップフロップは状態の保持を行っ
ているため、前記３信号の状態は保持される。また、復
帰処理開始命令信号１１８が「Ｈ」となった場合、フリ
ップフロップのＱ出力は「Ｌ」、Ｑ￣（反転Ｑ）出力は
「Ｈ」となる。よって、中断処理開始割込信号１１５、
中断ステータス信号１１７が偽となり、復帰処理電源制
御信号１１９は真となる。この後、中断処理開始命令信
号１１８が「Ｌ」となっても前記３信号の状態はフリッ
プフロップによって保持される。

【００２０】図５は、図１の退避条件判定部１１０の１
具体例を示す図である。退避条件判定部１１０に関連す
る３本の信号（前記した信号１１７，１２１，１２２）
をアクティブハイとすると、退避条件判定部１１０は１
個のＡＮＤゲートによって実現される。図５から明らか
なように、中断ステータス信号１１７とバッテリＬｏｗ
信号１２１の両方が「Ｈ」となったとき、退避制御トリ
ガ信号１２２が「Ｈ」となる。

【００２１】図６は、図１の退避制御部１１１の１具体
例を示す図である。退避制御部１１１に関連する３本の
信号（前記した信号１２２，１２３，１２４）をアクテ
ィブハイとすると、退避制御部１１１は、入力されたト
リガ信号をその後保持する１個のラッチ回路で実現され
る。図６に示すように、退避制御トリガ信号１２２がラ
ッチに入り、退避処理開始割込信号１２４となる。なお
本例では、退避処理電源制御信号１２３の信号線には、
退避制御トリガ信号１２２用の信号線が直接接続され
る。

【００２２】図７は、図１のバッテリ制御装置１１２の
１具体例を示すブロック図である。本例のバッテリ制御
装置１１２は、２個のＯＲゲートと、６個の後述する電
源ＯＮ／ＯＦＦスイッチと、電源の電圧を監視し、入力
電圧がある予め決定しておいたスレッショルド電圧より
低下した場合、出力信号の値を真とする電圧検出器とに
よって構成されている。また、この図７中で使用されて
いる電源ＯＮ／ＯＦＦスイッチは、図８に示す如き論理
回路によって構成されている。

【００２３】このバッテリ制御装置１１２においては、
電源ＯＮ信号または復帰処理電源制御信号１１９または
退避処理電源制御信号１２３が真の場合は、バッテリ１
０７から情報処理装置の全ての回路構成要素（前記した
外部記憶装置１０５を含む）に電力供給が行われる。ま
た、中断処理電源制御信号１１６が真の場合は、ＣＰＵ
１０１、メモリ制御ユニット１０２、ＲＯＭ１０３、外
部記憶装置１０５の電源を切断すると共に、ＲＡＭ１０
４、入力装置１０６にはバッテリ１０７より電源を供給
する。さらにまた、電源切断信号１２５が真の場合は、
情報処理装置の全ての回路構成要素（前記した外部記憶
装置１０５を含む）の電源を切断する。

【００２４】以上詳述したように本実施例によれば、中
断コマンドの到来によって、現在のＣＰＵのレジスタ状
態等をＲＡＭ１０４の所定領域に書き込んだ後、ＲＡＭ
１０４を含む必要最小限の回路要素には電力供給を維持
させ他の回路要素には電力供給を停止させた中断状態に
移行するので、前記した中断処理時間を短くでき、か
つ、前記した中断処理時消費電力も少なくなり、消費電
力の削減に大いに寄与する。また、中断状態においてバ
ッテリ１０７の電力不足が検出されると、ＲＡＭ１０４
のデータを自動的に外部記憶装置（不揮発性記録媒体）
に退避・格納させるので、中断状態時のバッテリ電力不
足による事故が防止され、情報処理装置のデータの破壊
を回避できる。

【００２５】次に、本発明の第２実施例を図９〜図１１
によって説明する。図９は本実施例によるバッテリ駆動
型の情報処理装置の構成を示すブロック図であり、本実
施例と前記第１実施例との相違は、サブバッテリ７０１
を付加し、前記バッテリ１０７をメインバッテリとして
使用するようにした点にある。図９において、７０１は
バッテリ（メインバッテリ）１０７よりも小容量のサブ
バッテリ７０１、７０３はサブバッテリ用の電源線であ
る。また、７０２はバッテリ制御装置で、メインバッテ
リ１０７とサブバッテリ７０１とを切り替えて使用し、
各部に対し選択的に電源を供給可能であると共に、第１
実施例と同様に、メインバッテリ１０７の電圧低下を検
知して前記バッテリＬｏｗ信号１２１を発信するように
なっている。

【００２６】前記したように第１実施例では、装置の中
断状態時にバッテリＬｏｗ信号１２１が発せられると、
ＲＡＭ１０３内に格納されたデータを外部記憶装置１０
５へ退避・格納させる処理を、バッテリ１０７の残存電
力を使用して行っていた。これに対し本実施例では、装
置の中断状態時にバッテリ（メインバッテリ）１０７の
消耗によってバッテリＬｏｗ信号１２１が発せられる
と、サブバッテリ７０１からの電力供給で、外部記憶装
置１０５へのデータの退避・格納処理を行うようにして
いる。

【００２７】図１０は、本実施例によるバッテリ制御装
置７０２の１具体例を示すブロック図である。図１０に
示すように本例では、前記図７と比較して、サブバッテ
リ電力供給線が増え、これに伴い、電源ＯＮ／ＯＦＦス
イッチ内の構成が図１１のように変更される。図１０の
バッテリ制御装置７０２においては、電源ＯＮ信号また
は復帰処理電源制御信号１１９が真の場合は、メインバ
ッテリ１０７から情報処理装置の全ての回路構成要素
（前記した外部記憶装置１０５を含む）に電力供給が行
われる。また、中断処理電源制御信号１１６が真の場合
は、ＣＰＵ１０１、メモリ制御ユニット１０２、ＲＯＭ
１０３、外部記憶装置１０５の電源を切断すると共に、
ＲＡＭ１０４、入力装置１０６にはメインバッテリ１０
７より電源を供給する。また、電源切断信号１２５が真
の場合は、情報処理装置の全ての回路構成要素（前記し
た外部記憶装置１０５を含む）の電源を切断する。そし
て、退避処理電源制御信号１２３が真となったら、サブ
バッテリ７０１によって、情報処理装置の全ての回路構
成要素（前記した外部記憶装置１０５を含む）に電力を
供給する。

【００２８】前記第１実施例では、通常バッテリ１０７
は劣化し、バッテリ容量の減少が起こるため前記したス
レッショルド電圧の設定が難しい。しかし本実施例で
は、サブバッテリ７０１が退避処理専用となるため、メ
インバッテリ１０７に退避用電力を残す必要が無くな
り、スレッショルド電圧の設定が簡単になるという特徴
ががある。

【００２９】次に、本発明の第３実施例を図１２によっ
て説明する。図１２は本実施例によるバッテリ駆動型の
情報処理装置の構成を示すブロック図であり、本実施例
と前記第１実施例との相違は、第１実施例における前記
外部記憶装置１０５を内蔵ハードディスク装置９０１に
代替したことにある。本実施例では、前記第１実施例に
おいて外部記憶装置１０５が行っていたＲＡＭ１０４か
らの退避データの保存を、内蔵ハードディスク装置９０
１が行うようになっており、他の動作は第１実施例と同
様である。斯様に本実施例では、前記第１実施例の効果
が、外部記憶装置１０５を持たずに内蔵ハードディスク
装置９０１を持つ情報処理装置でも得られるという特徴
がある。

【００３０】次に、本発明の第４実施例を図１３によっ
て説明する。図１３は本実施例によるバッテリ駆動型の
情報処理装置の構成を示すブロック図であり、本実施例
と前記第１実施例との相違は、第１実施例における前記
外部記憶装置１０５を、情報処理装置に内蔵されたフラ
ッシュメモリもしくはＥＥＰＲＯＭ等の不揮発性半導体
メモリ１００１に代替したことにある。本実施例では、
前記第１実施例において外部記憶装置１０５が行ってい
たＲＡＭ１０４からの退避データの保存を、フラッシュ
メモリもしくはＥＥＰＲＯＭ等の不揮発性半導体メモリ
１００１が行うようになっており、他の動作は第１実施
例と同様である。斯様に本実施例では、前記第１，第３
実施例の効果が、外部記憶装置１０５や内蔵ハードディ
スク装置９０１を持たない情報処理装置でも得られると
いう特徴がある。

【００３１】次に、本発明の第５実施例を図１４によっ
て説明する。図１４は、本実施例による情報処理装置１
１００を他の情報処理装置１２００とネットワーク接続
した様子を示す概略構成図である。本実施例の情報処理
装置１１００は、図示していないが、前記した各実施例
においてＲＡＭ１０４からの退避データの保存するため
に用意された外部記憶装置１０５、内蔵ハードディスク
装置９０１、不揮発性半導体メモリ１００１を持たない
こと以外は、前記した各実施例の情報処理装置と同等の
機能をもつものとなっている。本実施例では、前記した
各実施例においては情報処理装置自身が管理していたデ
ータ記憶手段（外部記憶装置１０５、内蔵ハードディス
ク装置９０１、または不揮発性半導体メモリ１００１）
にＲＡＭ１０４上のデータを退避・格納させるのではな
く（退避データの保存を本発明による情報処理装置上で
は行わず）、ネットワーク１３００によって接続された
他の情報処理装置１２００上で行うようにしている。す
なわち、本実施例の情報処理装置１１００が中断状態に
あるときバッテリ不足が生じると、これによって情報処
理装置１１００が一時起動してＲＡＭ１０４上のデータ
を読み出し、読み出したデータをネットワーク１３００
へ発信し、このデータをネットワーク接続された他の情
報処理装置１２００が受けて、該情報処理装置１２００
が管理する記憶装置１２０１に保存するようになってい
る。斯様に構成をとる本実施例では、前記各実施例の効
果が、ＲＡＭ、ＲＯＭ以外の記憶手段を持たない情報処
理装置でも得られるという特徴がある。

【００３２】

【発明の効果】以上の如く本発明のバッテリ動作型の情
報処理装置によれば、中断コマンドの到来によって、現
在のＣＰＵのレジスタ状態等をＲＡＭの所定領域に書き
込んだ後、ＲＡＭを含む必要最小限の回路要素には電力
供給を維持させ他の回路要素には電力供給を停止させた
中断状態に移行するので、前記した中断処理時間を短く
でき、かつ、前記した中断処理時消費電力も少なくな
り、消費電力の削減に大いに寄与できる。また、中断状
態においてバッテリの電力不足が検出されると、ＲＡＭ
のデータを自動的に不揮発性記録媒体に退避・格納させ
るので（中断された状態が保持されるので）、処理の中
断状態時にバッテリが電力不足を起こした際にも、バッ
テリの電力不足による主記憶上などのデータの消滅、処
理中であるファイルの破壊などを確実に防止できる。

【図面の簡単な説明】

【図１】本発明の第１実施例に係るバッテリ動作型の情
報処理装置の構成を示すブロック図である。

【図２】本発明の第１実施例によるＣＰＵの立ち上げ処
理フローを示すフローチャート図である。

【図３】図１の中断処理制御部の１具体例を示す論理回
路図である。

【図４】図３中のフリップフロップの真理値表を示す説
明図である。

【図５】図１の退避条件判定部の１具体例を示す論理回
路図である。

【図６】図１の退避制御部の１具体例を示す論理回路図
である。

【図７】図１のバッテリ制御部の１具体例を示すブロッ
ク図である。

【図８】図７の電源ＯＮ／ＯＦＦスイッチの構成を示す
論理回路図である。

【図９】本発明の第２実施例に係るバッテリ動作型の情
報処理装置の構成を示すブロック図である。

【図１０】図９のバッテリ制御部の１具体例を示すブロ
ック図である。

【図１１】図１０の電源ＯＮ／ＯＦＦスイッチの構成を
示す論理回路図である。

【図１２】本発明の第３実施例に係るバッテリ動作型の
情報処理装置の構成を示すブロック図である。

【図１３】本発明の第４実施例に係るバッテリ動作型の
情報処理装置の構成を示すブロック図である。

【図１４】本発明の第５実施例による情報処理装置を他
の情報処理装置とネットワーク接続した様子を示す概略
構成図である。

【符号の説明】

１０１中央演算処理装置（ＣＰＵ）１０２メモリ制御ユニット１０３ＲＯＭ１０４ＲＡＭ１０５外部記憶装置１０６入力装置１０７バッテリ１０８アドレス／データバス１０９中断処理制御部１１０退避条件判定部１１１退避制御部１１２バッテリ制御装置１１３電源線１１４中断処理開始命令信号１１５中断処理開始割込信号１１６中断処理電源制御信号１１７中断ステータス信号１１８復帰処理開始命令信号１１９復帰処理電源制御信号１２０バッテリ電源線１２１バッテリＬｏｗ信号１２２退避制御トリガ信号１２３退避処理電源制御信号１２４退避処理開始割込信号１２５電源切断信号７０１サブバッテリ７０２バッテリ制御装置９０１内蔵ハードディスク装置１００１不揮発性半導体メモリ１１００情報処理装置１２００他の情報処理装置１３００ネットワーク

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号庁内整理番号ＦＩ技術表示箇所Ｇ０６Ｆ 1/00 ３７０Ｄ 7165−5Ｂ 7165−5ＢＧ０６Ｆ 1/00 ３３５Ｅ (72)発明者神牧秀樹神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所マイクロエレクトロニクス機器開発研究所内 (72)発明者新善文神奈川県海老名市下今泉810番地株式会社日立製作所オフィスシステム事業部内

Claims

【特許請求の範囲】

【請求項１】中央演算処理装置と、メモリ制御手段
と、ＲＡＭと、ＲＯＭと、電力供給無しでデータを保持
できるデータ記憶手段と、各種コマンドの入力手段と、
電力を供給するバッテリと、該バッテリの電力を各部へ
選択的に供給可能とすると共に前記バッテリの電力が不
足したことを検知可能なバッテリ制御手段とを有するバ
ッテリ動作型の情報処理装置であって、前記入力手段からの中断指令が前記中央演算処理装置に
到来すると、中央演算処理装置は現在処理中のジョブを
中断して自身の現在の内部レジスタ情報等のデータを前
記ＲＡＭの所定領域に退避・格納させ、然る後、前記中
央演算処理装置からの指令により前記バッテリ制御手段
が、前記ＲＡＭを含む必要最小限の回路要素には電力供
給を維持させ他の回路要素へは電力供給を停止させて、
情報処理装置を中断状態へ移行させ、また、上記した情報処理装置の中断状態において前記バ
ッテリ制御手段が前記バッテリの電力が不足したことを
検知すると、バッテリ制御手段は、前記した電力供給を
停止させた各回路要素への電力供給を再開させて、これ
によって起動された前記中央演算処理装置が、前記ＲＡ
Ｍ内のデータを、電力供給無しでデータを保持できる前
記データ記憶手段へ退避・格納させるようにしたことを
特徴とするバッテリ動作型の情報処理装置。
【請求項２】中央演算処理装置と、メモリ制御手段
と、ＲＡＭと、ＲＯＭと、電力供給無しでデータを保持
できるデータ記憶手段と、各種コマンドの入力手段と、
電力を供給するバッテリと、該バッテリの電力を各部へ
選択的に供給可能とすると共に前記バッテリの電力が不
足するとバッテリＬｏｗ信号を発信するバッテリ制御手
段とを有するバッテリ動作型の情報処理装置であって、前記入力手段から中断コマンドの入力を受けとり、中断
コマンド受信を前記中央演算処理装置へ知らせるための
中断処理開始割込信号と、現在情報処理装置が中断状態
であることを示す中断ステータス信号と、前記入力手段
から復帰コマンドを受け取ったときに、復帰処理のため
の電源制御をスタートさせる復帰処理電源制御信号とを
発信する中断処理制御部と、前記バッテリ制御手段からの前記バッテリＬｏｗ信号と
前記中断処理制御部からの前記中断ステータス信号とに
よって、退避動作を開始させるための退避制御トリガ信
号を発信する退避条件判定部と、上記の退避制御トリガ信号を受け取り、前記バッテリ制
御手段へ退避処理電源制御信号と、前記中央演算処理装
置へ退避処理開始割込信号とを発信する退避制御部と、
を設け、前記入力手段から情報処理装置に中断処理を行わせる中
断コマンドの入力を前記中断処理制御部が受けた際に
は、中断処理制御部は前記中断処理開始割込信号を発信
して前記中央演算処理装置に割込みをかけ、この割込み
を受けた前記中央演算処理装置は自身の現在の内部レジ
スタ情報等のデータを前記ＲＡＭに退避・格納させ、然
る後、前記中央演算処理装置からの指令により前記バッ
テリ制御手段が、前記ＲＡＭを含む必要最小限の回路要
素には電力供給を維持させると共に、前記中央演算処理
装置、前記メモリ制御手段、前記ＲＯＭ、前記データ記
憶手段への電力供給を停止させて、情報処理装置を中断
状態へ移行させ、また、上記した情報処理装置の中断状態において前記バ
ッテリの電力が不足すると、前記バッテリＬｏｗ信号を
検出した前記退避条件判定部が前記退避制御トリガ信号
を前記退避制御部へ発信して、退避制御部が前記退避処
理電源制御信号を前記バッテリ制御手段に発信し、この
退避処理電源制御信号を受けたバッテリ制御手段が、前
記中央演算処理装置、前記メモリ制御手段、前記ＲＯ
Ｍ、前記データ記憶手段への電力供給を再開させて、こ
れによって起動され且つ前記退避処理開始割込信号を受
けた前記中央演算処理装置が、前記ＲＡＭ内のデータ
を、電力供給無しでデータを保持できる前記データ記憶
手段へ退避・格納させるようにしたことを特徴とするバ
ッテリ動作型の情報処理装置。
【請求項３】請求項１または２記載において、前記電力供給無しでデータを保持できる前記データ記憶
手段は、情報処理装置に接続された外部記憶装置である
ことを特徴とするバッテリ動作型の情報処理装置。
【請求項４】請求項１または２記載において、前記電力供給無しでデータを保持できる前記データ記憶
手段は、情報処理装置に内蔵された内蔵ディスク記憶装
置であることを特徴とするバッテリ動作型の情報処理装
置。
【請求項５】請求項１または２記載において、前記電力供給無しでデータを保持できる前記データ記憶
手段は、情報処理装置内の不揮発性半導体メモリである
ことを特徴とするバッテリ動作型の情報処理装置。
【請求項６】中央演算処理装置と、メモリ制御手段
と、ＲＡＭと、ＲＯＭと、各種コマンドの入力手段と、
電力を供給するバッテリと、該バッテリの電力を各部へ
選択的に供給可能とすると共に前記バッテリの電力が不
足したことを検知可能なバッテリ制御手段とを有するバ
ッテリ動作型の情報処理装置であって、前記入力手段からの中断指令が前記中央演算処理装置に
到来すると、中央演算処理装置は現在処理中のジョブを
中断して自身の現在の内部レジスタ情報等のデータを前
記ＲＡＭの所定領域に退避・格納させ、然る後、前記中
央演算処理装置からの指令により前記バッテリ制御手段
が、前記ＲＡＭを含む必要最小限の回路要素には電力供
給を維持させ他の回路要素へは電力供給を停止させて、
情報処理装置を中断状態へ移行させ、また、上記した情報処理装置の中断状態において前記バ
ッテリ制御手段が前記バッテリの電力が不足したことを
検知すると、バッテリ制御手段は、前記した電力供給を
停止させた各回路要素への電力供給を再開させて、これ
によって起動された前記中央演算処理装置が、前記ＲＡ
Ｍ内のデータを、この情報処理装置にネットワークを介
し接続された他の情報処理装置へ退避・格納させるよう
にしたことを特徴とするバッテリ動作型の情報処理装
置。
【請求項７】請求項１乃至６の何れか一つに記載にお
いて、前記したＲＡＭからのデータの退避処理動作時に使用す
るサブバッテリを付加して、前記した情報処理装置の中
断状態においてメインバッテリの電力の不足を検知する
と、前記バッテリ制御手段が電源をメインバッテリから
サブバッテリへ切り替え、このサブバッテリの電力を、
前記中断状態時に電源供給を停止された各回路要素へ供
給するようにしたことを特徴とするバッテリ動作型の情
報処理装置。