JP3133492B2 - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JP3133492B2 JP3133492B2 JP04183605A JP18360592A JP3133492B2 JP 3133492 B2 JP3133492 B2 JP 3133492B2 JP 04183605 A JP04183605 A JP 04183605A JP 18360592 A JP18360592 A JP 18360592A JP 3133492 B2 JP3133492 B2 JP 3133492B2
- Authority
- JP
- Japan
- Prior art keywords
- evacuation
- battery
- power
- power supply
- contents
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、リジューム機能を具備
したパーソナルコンピュータ等の情報処理装置に関す
る。
したパーソナルコンピュータ等の情報処理装置に関す
る。
【０００２】
【従来の技術】近年、パーソナルコンピュータ（以下
「ＰＣ」と称する）の小型化に伴い、携帯型のＰＣが開
発されるようになってきた。この携帯型のＰＣは、ＡＣ
電源の無い移動先でも使用できるように、ＰＣ内部にバ
ッテリを装備している。
「ＰＣ」と称する）の小型化に伴い、携帯型のＰＣが開
発されるようになってきた。この携帯型のＰＣは、ＡＣ
電源の無い移動先でも使用できるように、ＰＣ内部にバ
ッテリを装備している。
【０００３】ところで、この携帯型のＰＣとして、オペ
レータが電源を投入する毎にアプリケーションソフトを
起動する操作や必要なデータを読出しする操作を省ける
ようにするため、電源オフ時のＰＣ内部の状態（ＣＰＵ
のレジスタやメモリの内容）を一時的に半導体メモリに
退避させ、電源オン操作により半導体メモリの内容を元
に戻す機能（リジューム機能）を具備したものが知られ
ている。
レータが電源を投入する毎にアプリケーションソフトを
起動する操作や必要なデータを読出しする操作を省ける
ようにするため、電源オフ時のＰＣ内部の状態（ＣＰＵ
のレジスタやメモリの内容）を一時的に半導体メモリに
退避させ、電源オン操作により半導体メモリの内容を元
に戻す機能（リジューム機能）を具備したものが知られ
ている。
【０００４】また、そのリジューム機能は、通常、バッ
テリによってバックアップされた半導体メモリにデータ
を退避することによって実現されている。
テリによってバックアップされた半導体メモリにデータ
を退避することによって実現されている。
【０００５】
【発明が解決しようとする課題】しかしながら、バッテ
リによってバックアップされた半導体メモリは、バッテ
リの残量が少なくなり、半導体メモリに出力される電圧
がある電圧以下まで低下すると、メモリの内容は消えて
しまう。
リによってバックアップされた半導体メモリは、バッテ
リの残量が少なくなり、半導体メモリに出力される電圧
がある電圧以下まで低下すると、メモリの内容は消えて
しまう。
【０００６】従って、出力電圧がある電圧以下まで低下
した場合には、その後に電源をオンしても電源をオフし
た状態には戻らず、更にそれまでに入力した必要なデー
タも消えてしまい、リジューム機能の信頼性に欠けると
いう問題があった。
した場合には、その後に電源をオンしても電源をオフし
た状態には戻らず、更にそれまでに入力した必要なデー
タも消えてしまい、リジューム機能の信頼性に欠けると
いう問題があった。
【０００７】また、バックアップ中にバッテリ交換のた
めに不用意にバッテリが抜かれた場合も、上述したのと
同様の問題が生ずる。
めに不用意にバッテリが抜かれた場合も、上述したのと
同様の問題が生ずる。
【０００８】一方、磁気ディスク装置等の不揮発性記憶
媒体にデータを退避することも考えられるが、アクセス
速度が半導体メモリと比較してかなり遅いため、電源オ
フの毎に不揮発性記憶媒体にデータを退避していたので
は、アクセスに時間がかかり実用的ではない。
媒体にデータを退避することも考えられるが、アクセス
速度が半導体メモリと比較してかなり遅いため、電源オ
フの毎に不揮発性記憶媒体にデータを退避していたので
は、アクセスに時間がかかり実用的ではない。
【０００９】そこで、本発明は、上記事情に鑑みてなさ
れたものであり、リジューム機能の信頼性向上を図り、
しかも実用性に優れる情報処理装置を提供することを目
的としている。
れたものであり、リジューム機能の信頼性向上を図り、
しかも実用性に優れる情報処理装置を提供することを目
的としている。
【００１０】
【課題を解決するための手段】上記目的を達成するため
の本発明の情報処理装置は、電池により駆動する情報処
理装置であって、レジスタを有するＣＰＵと、前記電池
から前記情報処理装置に対して電源を供給する第一の電
源ラインと、半導体メモリと、前記電池から前記半導体
メモリをバックアップする電源を供給する第二の電源ラ
インと、前記ＣＰＵのレジスタの内容を半導体メモリに
退避し、前記第一の電源ラインをオフする第一の退避手
段と、前記電池の容量を検出し、当該電池がローバッテ
リーであると検出した場合、ローバッテリーの割込み信
号を送信する検出回路と、不揮発性記憶媒体と、前記第
一の退避手段による退避が実行されている状態におい
て、前記検出回路からの割り込み信号を受信した場合、
当該情報処理装置の電源をオンして、前記半導体メモリ
に退避した前記レジスタの内容を、前記不揮発性記憶媒
体へ退避する第二の退避手段と、前記第一の電源ライン
のスイッチ手段と、前記第二の退避手段による退避が実
行されている状態において、前記スイッチ手段により電
源がオンされた場合、前記半導体メモリに退避した前記
レジスタの内容を読み取り、第一の退避手段による退避
内容が正常に保持されているかどうかを判別する判別手
段と、前記第一の退避手段または前記第二の退避手段に
よる退避内容に基づいて、前記処理状態に復帰する復帰
手段を具備し、前記判別手段が前記第一の退避手段によ
る退避内容が正常に保持されていると判別した場合、前
記復帰手段による復帰は前記半導体メモリに退避したレ
ジスタの内容に基づいて行われ、前記判別手段が前記第
一の退避手段による退避内容が正常に保持されていない
と判別した場合、前記復帰手段による復帰は前記不揮発
性記憶媒体に退避したレジスタの内容に基づいて行われ
ることを特徴とするものである。
の本発明の情報処理装置は、電池により駆動する情報処
理装置であって、レジスタを有するＣＰＵと、前記電池
から前記情報処理装置に対して電源を供給する第一の電
源ラインと、半導体メモリと、前記電池から前記半導体
メモリをバックアップする電源を供給する第二の電源ラ
インと、前記ＣＰＵのレジスタの内容を半導体メモリに
退避し、前記第一の電源ラインをオフする第一の退避手
段と、前記電池の容量を検出し、当該電池がローバッテ
リーであると検出した場合、ローバッテリーの割込み信
号を送信する検出回路と、不揮発性記憶媒体と、前記第
一の退避手段による退避が実行されている状態におい
て、前記検出回路からの割り込み信号を受信した場合、
当該情報処理装置の電源をオンして、前記半導体メモリ
に退避した前記レジスタの内容を、前記不揮発性記憶媒
体へ退避する第二の退避手段と、前記第一の電源ライン
のスイッチ手段と、前記第二の退避手段による退避が実
行されている状態において、前記スイッチ手段により電
源がオンされた場合、前記半導体メモリに退避した前記
レジスタの内容を読み取り、第一の退避手段による退避
内容が正常に保持されているかどうかを判別する判別手
段と、前記第一の退避手段または前記第二の退避手段に
よる退避内容に基づいて、前記処理状態に復帰する復帰
手段を具備し、前記判別手段が前記第一の退避手段によ
る退避内容が正常に保持されていると判別した場合、前
記復帰手段による復帰は前記半導体メモリに退避したレ
ジスタの内容に基づいて行われ、前記判別手段が前記第
一の退避手段による退避内容が正常に保持されていない
と判別した場合、前記復帰手段による復帰は前記不揮発
性記憶媒体に退避したレジスタの内容に基づいて行われ
ることを特徴とするものである。
【００１１】
【作用】このように構成された本発明によれば、リジュ
ーム機能により処理状態の情報が半導体メモリに退避さ
れる。検出回路は、半導体メモリを駆動する電池の出力
電圧値を検出する。退避手段は、検出回路が検出した電
圧値が所定値以下に低下すると、半導体メモリに退避し
ていた内容を更に不揮発性記憶媒に退避する。これによ
り、リジューム機能により半導体メモリに退避した電源
オフ時の処理状態の情報が、電池の出力電圧低下により
失われることを防止できる。また、電池の出力電圧値が
所定値以上の通常状態の場合は、アクセス速度が比較的
速い半導体メモリに退避しているので、実用性に優れた
ものとなる。
ーム機能により処理状態の情報が半導体メモリに退避さ
れる。検出回路は、半導体メモリを駆動する電池の出力
電圧値を検出する。退避手段は、検出回路が検出した電
圧値が所定値以下に低下すると、半導体メモリに退避し
ていた内容を更に不揮発性記憶媒に退避する。これによ
り、リジューム機能により半導体メモリに退避した電源
オフ時の処理状態の情報が、電池の出力電圧低下により
失われることを防止できる。また、電池の出力電圧値が
所定値以上の通常状態の場合は、アクセス速度が比較的
速い半導体メモリに退避しているので、実用性に優れた
ものとなる。
【００１２】
【実施例】以下、本発明の実施例を図面を参照して詳述
する。
する。
【００１３】図１は本発明の情報処理装置の一実施例を
示す概略構成図である。
示す概略構成図である。
【００１４】本装置は、情報処理等を行う本体側１と、
この本体側１に電源を供給する電源側２とから構成され
ている。本体側１は、退避手段としてのＣＰＵ１０，半
導体メモリ１１及び不揮発性記憶媒体（例えば、ハード
ディスク装置，フラッシュメモリ等）１２を具備し、電
源側２は、電池としてのバッテリ部２０，バッテリ状態
検出回路２１，電源回路２２，パワースイッチ２３及び
電源制御回路２４を具備している。
この本体側１に電源を供給する電源側２とから構成され
ている。本体側１は、退避手段としてのＣＰＵ１０，半
導体メモリ１１及び不揮発性記憶媒体（例えば、ハード
ディスク装置，フラッシュメモリ等）１２を具備し、電
源側２は、電池としてのバッテリ部２０，バッテリ状態
検出回路２１，電源回路２２，パワースイッチ２３及び
電源制御回路２４を具備している。
【００１５】次に、上記各部の詳細を説明する。
【００１６】前記電源回路２２は、バッテリ部２０から
の電源をパワースイッチ２３がオン状態の場合のみ本体
側１に供給する第１の電源ラインＬａと、常時本体側１
に供給している第２の電源ラインＬｂとを有している。
第１の電源ラインＬａには、本体側１の半導体メモリ１
１をバックアップするための回路以外の回路が接続され
ている。第２の電源ラインＬｂには、本体側１の半導体
メモリ１１をバックアップするための回路等が接続され
ている。
の電源をパワースイッチ２３がオン状態の場合のみ本体
側１に供給する第１の電源ラインＬａと、常時本体側１
に供給している第２の電源ラインＬｂとを有している。
第１の電源ラインＬａには、本体側１の半導体メモリ１
１をバックアップするための回路以外の回路が接続され
ている。第２の電源ラインＬｂには、本体側１の半導体
メモリ１１をバックアップするための回路等が接続され
ている。
【００１７】前記バッテリ部２０は、ユーザが交換可能
なメインバッテリ（例えば公称７．２Ｖ）２０ａと、ユ
ーザが交換不可能なサブバッテリ（例えば公称７．２
Ｖ）２０ｂとを具備している。また、バッテリ部２０
は、本体側１，電源回路２２の他にバッテリ状態検出回
路２１及び電源制御回路２４にも電源を供給し、バッテ
リ状態検出回路２１がバッテリ部２０の出力電圧を常時
検出できるようにし、電源制御回路２４がパワースイッ
チ２３の状態を常時監視できるようにしている。また、
通常はメインバッテリ２０ａから本体側１及び各回路２
１，２２，２４に電源が供給され、メインバッテリ２０
ａが抜かれている場合のみ、サブバッテリ２０ｂから本
体側１及び各回路２１，２２，２４に電源が供給される
ようになっている。
なメインバッテリ（例えば公称７．２Ｖ）２０ａと、ユ
ーザが交換不可能なサブバッテリ（例えば公称７．２
Ｖ）２０ｂとを具備している。また、バッテリ部２０
は、本体側１，電源回路２２の他にバッテリ状態検出回
路２１及び電源制御回路２４にも電源を供給し、バッテ
リ状態検出回路２１がバッテリ部２０の出力電圧を常時
検出できるようにし、電源制御回路２４がパワースイッ
チ２３の状態を常時監視できるようにしている。また、
通常はメインバッテリ２０ａから本体側１及び各回路２
１，２２，２４に電源が供給され、メインバッテリ２０
ａが抜かれている場合のみ、サブバッテリ２０ｂから本
体側１及び各回路２１，２２，２４に電源が供給される
ようになっている。
【００１８】また、各バッテリ２０ａ，２０ｂは、ＡＣ
電源から充電可能なものであり、充電後の電源オフにお
ける後述するリジューム機能動作中では図２に示すよう
に出力電圧が低下する特性を示すものである。この出力
電圧特性は、同図に示すように、出力電圧の低下が急激
な第１の領域Ｅ1 と、出力電圧の低下が緩やか第２の領
域Ｅ2 と、第１の領域Ｅ1 と同様に出力電圧の低下が急
激な第３の領域Ｅ3 とを有している。メインバッテリ２
０ａは、電源オフにおけるリジューム機能動作中で約１
週間の寿命を有するものであり、サブバッテリ２０ｂ
は、同じ条件でメインバッテリ２０ａより短く約数十分
の寿命を有するものである。なお、「電源オン／オフ」
とは、以下、前記電源回路２２からの第１の電源ライン
Ｌａのオン／オフをいうものとする。
電源から充電可能なものであり、充電後の電源オフにお
ける後述するリジューム機能動作中では図２に示すよう
に出力電圧が低下する特性を示すものである。この出力
電圧特性は、同図に示すように、出力電圧の低下が急激
な第１の領域Ｅ1 と、出力電圧の低下が緩やか第２の領
域Ｅ2 と、第１の領域Ｅ1 と同様に出力電圧の低下が急
激な第３の領域Ｅ3 とを有している。メインバッテリ２
０ａは、電源オフにおけるリジューム機能動作中で約１
週間の寿命を有するものであり、サブバッテリ２０ｂ
は、同じ条件でメインバッテリ２０ａより短く約数十分
の寿命を有するものである。なお、「電源オン／オフ」
とは、以下、前記電源回路２２からの第１の電源ライン
Ｌａのオン／オフをいうものとする。
【００１９】前記バッテリ状態検出回路２１は、バッテ
リ部２０の出力電圧値を検出し、その検出した電圧値が
許容値（例えば７．０Ｖ）Ｖ1 以下になると（図２参
照）、アラーム信号（Low Battery の割り込み信号）を
電源制御回路２４に送信するようになっている。この許
容値Ｖ1 は、図２に示すように、出力電圧の低下が緩や
かな第２の領域Ｅ2 に属する値とし、かつ、後述する第
２の退避動作を行っても半導体メモリ１１の内容が消え
る限界電圧（例えば６．５Ｖ）Ｖ2 までは低下しない値
としている。この許容値Ｖ1 を第２の領域Ｅ2 に属する
値とすることにより、検出動作が確実に行えるようにし
ている。
リ部２０の出力電圧値を検出し、その検出した電圧値が
許容値（例えば７．０Ｖ）Ｖ1 以下になると（図２参
照）、アラーム信号（Low Battery の割り込み信号）を
電源制御回路２４に送信するようになっている。この許
容値Ｖ1 は、図２に示すように、出力電圧の低下が緩や
かな第２の領域Ｅ2 に属する値とし、かつ、後述する第
２の退避動作を行っても半導体メモリ１１の内容が消え
る限界電圧（例えば６．５Ｖ）Ｖ2 までは低下しない値
としている。この許容値Ｖ1 を第２の領域Ｅ2 に属する
値とすることにより、検出動作が確実に行えるようにし
ている。
【００２０】前記パワースイッチ２３は、オペレータの
操作により電源をオン／オフするためのものである。
操作により電源をオン／オフするためのものである。
【００２１】前記電源制御回路２４は、バッテリ部２０
の状態が通常状態か又は異常状態かに応じて、電源回路
２２をオン／オフ制御するものである。以下、「通常状
態」とは、出力電圧値が許容値Ｖ1 を越えている状態を
いい、「異常状態」とは、出力電圧値が許容値Ｖ1 以下
の状態をいうものとする。
の状態が通常状態か又は異常状態かに応じて、電源回路
２２をオン／オフ制御するものである。以下、「通常状
態」とは、出力電圧値が許容値Ｖ1 を越えている状態を
いい、「異常状態」とは、出力電圧値が許容値Ｖ1 以下
の状態をいうものとする。
【００２２】通常状態における電源制御回路２４の動作
は、電源がオフ状態の場合と、電源がオン状態の場合と
がある。電源がオフ状態の場合には、パワースイッチ２
３がオンされたか否かをチェックし、オンされていなけ
ればそのチェックを続け、パワースイッチ２３がオンさ
れると、電源回路２２の第１の電源ラインＬａをオン
し、バックアップフラグをクリアするようになってい
る。また、電源がオン状態の場合には、パワースイッチ
２３がオフされたか否かをチェックし、オフされていな
ければそのチェックを続け、パワースイッチ２３がオフ
されると、ＣＰＵ１０に対して電源オフ要求を送信し、
ＣＰＵ１０からの電源オフ命令に基づき、電源回路２２
の第１の電源ラインＬａをオフするようになっている。
は、電源がオフ状態の場合と、電源がオン状態の場合と
がある。電源がオフ状態の場合には、パワースイッチ２
３がオンされたか否かをチェックし、オンされていなけ
ればそのチェックを続け、パワースイッチ２３がオンさ
れると、電源回路２２の第１の電源ラインＬａをオン
し、バックアップフラグをクリアするようになってい
る。また、電源がオン状態の場合には、パワースイッチ
２３がオフされたか否かをチェックし、オフされていな
ければそのチェックを続け、パワースイッチ２３がオフ
されると、ＣＰＵ１０に対して電源オフ要求を送信し、
ＣＰＵ１０からの電源オフ命令に基づき、電源回路２２
の第１の電源ラインＬａをオフするようになっている。
【００２３】また、異常状態における電源制御回路２４
の動作は、電源がオフ状態の場合に、バッテリ状態検出
回路２１からアラーム信号を受信すると、バックアップ
フラグがセットされているか否かを判断し、バックアッ
プフラグがセットされていない場合は、電源回路２２の
第１の電源ラインＬａを一時的にオンし、データ退避要
求をＣＰＵ１０に送信し、ＣＰＵ１０から電源オフ命令
がなされた場合には、電源回路２２の第１の電源ライン
Ｌａをオフし、バックアップフラグをセットするように
なっている。バックアップフラグをセットすることによ
り、再度バックアップ作業を行わないようにしている。
の動作は、電源がオフ状態の場合に、バッテリ状態検出
回路２１からアラーム信号を受信すると、バックアップ
フラグがセットされているか否かを判断し、バックアッ
プフラグがセットされていない場合は、電源回路２２の
第１の電源ラインＬａを一時的にオンし、データ退避要
求をＣＰＵ１０に送信し、ＣＰＵ１０から電源オフ命令
がなされた場合には、電源回路２２の第１の電源ライン
Ｌａをオフし、バックアップフラグをセットするように
なっている。バックアップフラグをセットすることによ
り、再度バックアップ作業を行わないようにしている。
【００２４】前記ＣＰＵ１０は、通常の情報処理を行う
他に、電源制御回路２４を制御してリジューム機能を実
現するものであり、信頼性の高いリジューム機能を実現
するために、通常状態における電源制御回路２４の動作
に対応した第１の退避動作，異常状態における電源制御
回路２４の動作に対応した第２の退避動作及び退避した
情報の読出し動作を行うようになっている。
他に、電源制御回路２４を制御してリジューム機能を実
現するものであり、信頼性の高いリジューム機能を実現
するために、通常状態における電源制御回路２４の動作
に対応した第１の退避動作，異常状態における電源制御
回路２４の動作に対応した第２の退避動作及び退避した
情報の読出し動作を行うようになっている。
【００２５】ＣＰＵ１０による第１の退避動作は、電源
制御回路２４から電源オフ要求が送信された場合に、Ｃ
ＰＵ１０内のレジスタの内容等を半導体メモリ１１に退
避するものである。この第１の退避動作が終了すると、
電源制御回路２４に電源オフ命令を送信するようになっ
ている。
制御回路２４から電源オフ要求が送信された場合に、Ｃ
ＰＵ１０内のレジスタの内容等を半導体メモリ１１に退
避するものである。この第１の退避動作が終了すると、
電源制御回路２４に電源オフ命令を送信するようになっ
ている。
【００２６】ＣＰＵ１０による第２の退避動作は、電源
制御回路２４からデータ退避要求が送信された場合は、
電源回路２２の第２の電源ラインＬｂによりバッテリバ
ックアップされている半導体メモリ１１からＣＰＵ１０
内のレジスタの内容等を読出して、不揮発性記憶媒体１
２に更に退避するものである。この第２の退避動作が終
了すると、電源制御回路２４に電源オフ命令を送信する
ようになっている。
制御回路２４からデータ退避要求が送信された場合は、
電源回路２２の第２の電源ラインＬｂによりバッテリバ
ックアップされている半導体メモリ１１からＣＰＵ１０
内のレジスタの内容等を読出して、不揮発性記憶媒体１
２に更に退避するものである。この第２の退避動作が終
了すると、電源制御回路２４に電源オフ命令を送信する
ようになっている。
【００２７】ＣＰＵ１０による読出し動作は、電源回路
２２の第１の電源ラインＬａのオンに基づき、リジュー
ム機能が正常に動作しているか否かを判断し、正常でな
い場合には不揮発性記憶媒体１２から、正常の場合には
半導体メモリ１１から正常にリジューム機能を実現する
ために必要な情報を読出して、ＣＰＵ１０内のレジスタ
等にセットするものである。リジューム機能が正常に動
作しているか否かの判断は、例えばバッテリバックアッ
プされた半導体メモリ１１の内容が正常か否かで判断す
る。
２２の第１の電源ラインＬａのオンに基づき、リジュー
ム機能が正常に動作しているか否かを判断し、正常でな
い場合には不揮発性記憶媒体１２から、正常の場合には
半導体メモリ１１から正常にリジューム機能を実現する
ために必要な情報を読出して、ＣＰＵ１０内のレジスタ
等にセットするものである。リジューム機能が正常に動
作しているか否かの判断は、例えばバッテリバックアッ
プされた半導体メモリ１１の内容が正常か否かで判断す
る。
【００２８】次に、上記構成の本実施例の動作について
図３及び図４のフローチャートに従って説明する。図３
はバッテリ部２０の状態が通常状態の場合のフローチャ
ートを示し、図４はバッテリ部２０の状態が異常状態の
場合のフローチャートを示す。また、図３，図４中、
Ａ，Ｂはステップの接続を示す。
図３及び図４のフローチャートに従って説明する。図３
はバッテリ部２０の状態が通常状態の場合のフローチャ
ートを示し、図４はバッテリ部２０の状態が異常状態の
場合のフローチャートを示す。また、図３，図４中、
Ａ，Ｂはステップの接続を示す。
【００２９】まず、バッテリ部２０の状態が通常状態の
場合について図３のフローチャートに従って説明する。
場合について図３のフローチャートに従って説明する。
【００３０】電源がオフ状態にある場合には、電源側２
の電源制御回路２４は、オペレータによりパワースイッ
チ２３がオンされたか否かをチェックし（Ｓ１）、オン
されていなければそのチェックを続け、パワースイッチ
２３がオンされると、電源回路２２からの第１の電源ラ
インＬａをオンし（Ｓ２）、バックアップフラグをクリ
アする（Ｓ３）。
の電源制御回路２４は、オペレータによりパワースイッ
チ２３がオンされたか否かをチェックし（Ｓ１）、オン
されていなければそのチェックを続け、パワースイッチ
２３がオンされると、電源回路２２からの第１の電源ラ
インＬａをオンし（Ｓ２）、バックアップフラグをクリ
アする（Ｓ３）。
【００３１】一方、本体側１は、前記ステップＳ２にお
ける第１の電源ラインＬａのオンにより起動され（Ｓ
４）、ＣＰＵ１０は、リジューム機能が正常に動作して
いるか否か（半導体メモリ１１の内容が正常か否か）を
判断する（Ｓ５）。ＣＰＵ１０は、半導体メモリ１１の
内容が正常でないと判断した場合には、不揮発性記憶媒
体１２からデータを読出し（Ｓ６）、そのデータをＣＰ
Ｕ１０内のレジスタ等にセットする（Ｓ７）。これによ
り処理作業の再開が可能となる。また、ＣＰＵ１０は、
半導体メモリ１１の内容が正常と判断した場合には、半
導体メモリ１１からデータを読出し（Ｓ８）、そのデー
タをＣＰＵ１０内のレジスタ等にセットする（Ｓ７）。
これにより処理作業の再開が可能となる。
ける第１の電源ラインＬａのオンにより起動され（Ｓ
４）、ＣＰＵ１０は、リジューム機能が正常に動作して
いるか否か（半導体メモリ１１の内容が正常か否か）を
判断する（Ｓ５）。ＣＰＵ１０は、半導体メモリ１１の
内容が正常でないと判断した場合には、不揮発性記憶媒
体１２からデータを読出し（Ｓ６）、そのデータをＣＰ
Ｕ１０内のレジスタ等にセットする（Ｓ７）。これによ
り処理作業の再開が可能となる。また、ＣＰＵ１０は、
半導体メモリ１１の内容が正常と判断した場合には、半
導体メモリ１１からデータを読出し（Ｓ８）、そのデー
タをＣＰＵ１０内のレジスタ等にセットする（Ｓ７）。
これにより処理作業の再開が可能となる。
【００３２】また、電源がオン状態にある場合には、電
源側２の電源制御回路２４は、オペレータによりパワー
スイッチ２３がオフされたか否かをチェックし（Ｓ
９）、オフされていなければそのチェックを続け、パワ
ースイッチ２３がオフされると、ＣＰＵ１０に対して電
源オフ要求を送信する（Ｓ１０）。
源側２の電源制御回路２４は、オペレータによりパワー
スイッチ２３がオフされたか否かをチェックし（Ｓ
９）、オフされていなければそのチェックを続け、パワ
ースイッチ２３がオフされると、ＣＰＵ１０に対して電
源オフ要求を送信する（Ｓ１０）。
【００３３】本体側１のＣＰＵ１０は、前記ステップＳ
１０における電源オフ要求に基づき、ＣＰＵ１０内のレ
ジスタの内容等を半導体メモリ１１に退避する（第１の
退避動作）。これにより処理作業が中断する。ＣＰＵ１
０は、この第１の退避動作が終了すると、電源制御回路
２４に電源オフ命令を送信する（Ｓ１２）。
１０における電源オフ要求に基づき、ＣＰＵ１０内のレ
ジスタの内容等を半導体メモリ１１に退避する（第１の
退避動作）。これにより処理作業が中断する。ＣＰＵ１
０は、この第１の退避動作が終了すると、電源制御回路
２４に電源オフ命令を送信する（Ｓ１２）。
【００３４】電源側２の電源制御回路２４は、ＣＰＵ１
０から電源オフ命令を受信したか否かを判断し（Ｓ１
３）、電源オフ命令を受信したと判断した場合には、電
源回路２２の第１の電源ラインＬａをオフする（Ｓ１
４）。
０から電源オフ命令を受信したか否かを判断し（Ｓ１
３）、電源オフ命令を受信したと判断した場合には、電
源回路２２の第１の電源ラインＬａをオフする（Ｓ１
４）。
【００３５】次に、バッテリ部２０の状態が異常状態の
場合について図４のフローチャートに従って説明する。
場合について図４のフローチャートに従って説明する。
【００３６】前記ステップＳ１４により電源がオフ状態
の場合には、リジューム機能の動作により、バッテリ部
２０の出力電圧が除々に低下してくる。バッテリ状態検
出回路２１は、バッテリ部２０の出力電圧値を常時検出
し、その検出した電圧値が許容値Ｖ1 以下に低下する
と、アラーム信号（Low Battery の割り込み信号）を電
源制御回路２４に送信する。電源制御回路２４は、バッ
テリ状態検出回路２１からアラーム信号を受信したか否
か（Low Battery の割り込みがあったか否か）を判断し
（Ｓ１５）、アラーム信号を受信すると、バックアップ
フラッグがセットされているか否かを判断し（Ｓ１
６）、バックアップフラッグがセットされていない場合
は、電源回路２２からの第１の電源ラインＬａを一時的
にオンし（Ｓ１７）、データ退避要求をＣＰＵ１０に送
信する（Ｓ１８）。なお、前記ステップＳ１５でアラー
ム信号を受信していない場合及び前記ステップＳ１６で
バックアップフラッグがセットされている場合は（符号
Ｂ）、図３に示す前記ステップＳ１に進む。
の場合には、リジューム機能の動作により、バッテリ部
２０の出力電圧が除々に低下してくる。バッテリ状態検
出回路２１は、バッテリ部２０の出力電圧値を常時検出
し、その検出した電圧値が許容値Ｖ1 以下に低下する
と、アラーム信号（Low Battery の割り込み信号）を電
源制御回路２４に送信する。電源制御回路２４は、バッ
テリ状態検出回路２１からアラーム信号を受信したか否
か（Low Battery の割り込みがあったか否か）を判断し
（Ｓ１５）、アラーム信号を受信すると、バックアップ
フラッグがセットされているか否かを判断し（Ｓ１
６）、バックアップフラッグがセットされていない場合
は、電源回路２２からの第１の電源ラインＬａを一時的
にオンし（Ｓ１７）、データ退避要求をＣＰＵ１０に送
信する（Ｓ１８）。なお、前記ステップＳ１５でアラー
ム信号を受信していない場合及び前記ステップＳ１６で
バックアップフラッグがセットされている場合は（符号
Ｂ）、図３に示す前記ステップＳ１に進む。
【００３７】一方、本体側１は、前記ステップＳ１７に
おける第１の電源ラインＬａのオンにより起動され（Ｓ
１９）、ＣＰＵ１０は、半導体メモリ１１からＣＰＵ１
０内のレジスタの内容等を読出して、不揮発性記憶媒体
１２に退避する（第２の退避動作）（Ｓ２０）。ＣＰＵ
１０は、この第２の退避動作が終了すると、電源制御回
路２４に電源オフ命令を送信する（Ｓ２１）。
おける第１の電源ラインＬａのオンにより起動され（Ｓ
１９）、ＣＰＵ１０は、半導体メモリ１１からＣＰＵ１
０内のレジスタの内容等を読出して、不揮発性記憶媒体
１２に退避する（第２の退避動作）（Ｓ２０）。ＣＰＵ
１０は、この第２の退避動作が終了すると、電源制御回
路２４に電源オフ命令を送信する（Ｓ２１）。
【００３８】電源側２の電源制御回路２４は、ＣＰＵ１
０からの電源オフ命令を受信したか否かを判断し（Ｓ２
２）、電源オフ命令を受信したと判断した場合には、電
源回路２２からの第１の電源ラインＬａをオフし（Ｓ２
３）、バックアップフラグをセットし（Ｓ２４）、再度
バックアップ作業が行われるのを防止する。ＣＰＵ１０
の第２の退避動作により、バッテリ部２０の出力電圧値
は、許容値Ｖ1 より更に低下するが、半導体メモリ１１
の内容が消える限界電圧Ｖ2 までは低下しない値とな
る。その後、オペレータによる充電又は充電されたメイ
ンバッテリ２０ａへの交換により（Ｓ２５）、バッテリ
部２０の出力電圧値は、公称値（７．２Ｖ）に近い値と
なって通常状態に復帰し、前記ステップＳ１以降の操作
が可能となる。
０からの電源オフ命令を受信したか否かを判断し（Ｓ２
２）、電源オフ命令を受信したと判断した場合には、電
源回路２２からの第１の電源ラインＬａをオフし（Ｓ２
３）、バックアップフラグをセットし（Ｓ２４）、再度
バックアップ作業が行われるのを防止する。ＣＰＵ１０
の第２の退避動作により、バッテリ部２０の出力電圧値
は、許容値Ｖ1 より更に低下するが、半導体メモリ１１
の内容が消える限界電圧Ｖ2 までは低下しない値とな
る。その後、オペレータによる充電又は充電されたメイ
ンバッテリ２０ａへの交換により（Ｓ２５）、バッテリ
部２０の出力電圧値は、公称値（７．２Ｖ）に近い値と
なって通常状態に復帰し、前記ステップＳ１以降の操作
が可能となる。
【００３９】このような上記実施例の情報処理装置によ
れば、リジューム機能により半導体メモリ１１に退避し
た電源オフ時の処理状態の情報が、バッテリ部２０の出
力電圧低下により失われることを防止できるので、リジ
ューム機能の信頼性向上が図れる。また、バッテリ部２
０の状態が通常状態の場合は、電源オフ時の処理状態の
情報をアクセス速度が比較的速い半導体メモリ１１に退
避しているので、実用性に優れたものとなる。また、バ
ックアップ中にメインバッテリ２０ａが不用意に抜かれ
ても、サブバッテリ２０ｂから電源を必要な回路に供給
しているので、リジューム機能の信頼性向上がより図れ
る。
れば、リジューム機能により半導体メモリ１１に退避し
た電源オフ時の処理状態の情報が、バッテリ部２０の出
力電圧低下により失われることを防止できるので、リジ
ューム機能の信頼性向上が図れる。また、バッテリ部２
０の状態が通常状態の場合は、電源オフ時の処理状態の
情報をアクセス速度が比較的速い半導体メモリ１１に退
避しているので、実用性に優れたものとなる。また、バ
ックアップ中にメインバッテリ２０ａが不用意に抜かれ
ても、サブバッテリ２０ｂから電源を必要な回路に供給
しているので、リジューム機能の信頼性向上がより図れ
る。
【００４０】なお、本発明は上記実施例に限定されず、
その要旨を変更しない範囲内で種々に変形実施できる。
例えば、本体側１のＣＰＵ１０で電源側２のバッテリ状
態検出回路２１若しくは電源制御回路２４の一方が有す
る機能又は双方の回路２１，２４が有する機能をファー
ムウェアで実現してもよい。
その要旨を変更しない範囲内で種々に変形実施できる。
例えば、本体側１のＣＰＵ１０で電源側２のバッテリ状
態検出回路２１若しくは電源制御回路２４の一方が有す
る機能又は双方の回路２１，２４が有する機能をファー
ムウェアで実現してもよい。
【００４１】
【発明の効果】以上詳述した本発明によれば、電池の出
力電圧値が通常状態の場合は、リジューム機能に基づき
処理状態の情報を、アクセス速度が比較的速い半導体メ
モリに退避し、半導体メモリを駆動する電池の出力電圧
値が所定値以下に低下した場合に、不揮発性記憶媒体に
更に退避するようにしているので、リジューム機能の信
頼性向上を図り、しかも実用性に優れる情報処理装置を
提供することができる。
力電圧値が通常状態の場合は、リジューム機能に基づき
処理状態の情報を、アクセス速度が比較的速い半導体メ
モリに退避し、半導体メモリを駆動する電池の出力電圧
値が所定値以下に低下した場合に、不揮発性記憶媒体に
更に退避するようにしているので、リジューム機能の信
頼性向上を図り、しかも実用性に優れる情報処理装置を
提供することができる。
【図１】本発明の情報処理装置の一実施例を示す概略構
成図である。
成図である。
【図２】本実施例におけるバッテリ部の電圧出力特性を
示すグラフである。
示すグラフである。
【図３】本実施例の動作を示すフローチャートである。
【図４】本実施例の動作を示すフローチャートである。
１０ ＣＰＵ（退避手段） １１ 半導体メモリ １２ 不揮発性記憶媒体 ２０ バッテリ部（電池） ２１ バッテリ状態検出回路
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 12/16 G06F 1/00
Claims (3)
- 【請求項１】 電池により駆動する情報処理装置であっ
て、 レジスタを有するＣＰＵと、 前記電池から前記情報処理装置に対して電源を供給する
第一の電源ラインと、 半導体メモリと、 前記電池から前記半導体メモリをバックアップする電源
を供給する第二の電源ラインと、 前記ＣＰＵのレジスタの内容を半導体メモリに退避し、
前記第一の電源ラインをオフする第一の退避手段と、 前記電池の容量を検出し、当該電池がローバッテリーで
あると検出した場合、ローバッテリーの割込み信号を送
信する検出回路と、 不揮発性記憶媒体と、 前記第一の退避手段による退避が実行されている状態に
おいて、前記検出回路からの割り込み信号を受信した場
合、当該情報処理装置の電源をオンして、前記半導体メ
モリに退避した前記レジスタの内容を、前記不揮発性記
憶媒体へ退避する第二の退避手段と、 前記第一の電源ラインのスイッチ手段と、 前記第二の退避手段による退避が実行されている状態に
おいて、前記スイッチ手段により電源がオンされた場
合、前記半導体メモリに退避した前記レジスタの内容を
読み取り、第一の退避手段による退避内容が正常に保持
されているかどうかを判別する判別手段と、 前記第一の退避手段または前記第二の退避手段による退
避内容に基づいて、前記処理状態に復帰する復帰手段を
具備し、 前記判別手段が前記第一の退避手段による退避内容が正
常に保持されていると判別した場合、前記復帰手段によ
る復帰は前記半導体メモリに退避したレジスタの内容に
基づいて行われ、 前記判別手段が前記第一の退避手段による退避内容が正
常に保持されていないと判別した場合、前記復帰手段に
よる復帰は前記不揮発性記憶媒体に退避したレジスタの
内容に基づいて行われる ことを特徴とする情報処理装
置。 - 【請求項２】 前記不揮発性記憶媒体は、ハードディス
ク装置であることを特徴とする請求項１記載の情報処理
装置。 - 【請求項３】 前記不揮発性記憶媒体は、フラッシュメ
モリであることを特徴とする請求項１記載の情報処理装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04183605A JP3133492B2 (ja) | 1992-07-10 | 1992-07-10 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04183605A JP3133492B2 (ja) | 1992-07-10 | 1992-07-10 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0628267A JPH0628267A (ja) | 1994-02-04 |
| JP3133492B2 true JP3133492B2 (ja) | 2001-02-05 |
Family
ID=16138729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04183605A Expired - Fee Related JP3133492B2 (ja) | 1992-07-10 | 1992-07-10 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3133492B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2988866B2 (ja) * | 1996-02-29 | 1999-12-13 | 株式会社東芝 | コンピュータシステム |
| JP4682725B2 (ja) * | 2005-07-11 | 2011-05-11 | 株式会社デンソーウェーブ | 携帯情報端末 |
| JP5524551B2 (ja) | 2009-09-16 | 2014-06-18 | キヤノン株式会社 | メモリコントローラおよびその制御方法 |
| JP6000863B2 (ja) * | 2013-01-24 | 2016-10-05 | 株式会社半導体エネルギー研究所 | 半導体装置、及びその駆動方法 |
-
1992
- 1992-07-10 JP JP04183605A patent/JP3133492B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0628267A (ja) | 1994-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6336174B1 (en) | Hardware assisted memory backup system and method | |
| US4763333A (en) | Work-saving system for preventing loss in a computer due to power interruption | |
| US8266398B2 (en) | Method and apparatus for preserving memory contents during a power outage | |
| US5475271A (en) | Power source control system for electronic device and expansion unit connected thereto | |
| JP2779813B2 (ja) | コンピューター | |
| US6643209B2 (en) | Apparatus for using volatile memory for long-term storage | |
| EP0825519B1 (en) | Method for controlling operation of optical disk drive | |
| KR920008442B1 (ko) | 레쥼기능을 가지며, 내부전원을 사용하여 동작하는 컴퓨터 | |
| JPH0458047B2 (ja) | ||
| US5832285A (en) | Battery powered computer capable of switching to a suspend mode based on the connection status of an external device | |
| US5469565A (en) | Personal computer for disabling resume mode upon replacement of HDD | |
| EP0834796A1 (en) | A computer system and control method for saving power | |
| US5435005A (en) | Method and system for controlling resuming operation of an AC-driven computer system using an external memory | |
| JPH08110821A (ja) | コンピューター | |
| JPH113151A (ja) | 情報処理装置のハイバーネーション制御方法及びバッテリ駆動可能な電子機器 | |
| US6442702B1 (en) | On-vehicle computer having function of protecting vehicular battery | |
| JP3133492B2 (ja) | 情報処理装置 | |
| US5408421A (en) | Portable battery back-up data cartridge | |
| JPH06231053A (ja) | データ退避方式 | |
| JP2740685B2 (ja) | 記憶装置のバックアップ回路 | |
| JP2000040037A (ja) | データ保護装置、データ保護方法、及び記憶媒体 | |
| JPH113292A (ja) | データバックアップ方法およびシステム | |
| JPH0736574A (ja) | 電子機器の初期化装置及び方法 | |
| JPH10161781A (ja) | 情報処理装置のデータ消失防止方式 | |
| JPH06259172A (ja) | バッテリ動作型の情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071124 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |