JPS5835799A - Ｒａｍバツクアツプエラ−検知方式 - Google Patents
Ｒａｍバツクアツプエラ−検知方式Info
- Publication number
- JPS5835799A JPS5835799A JP56131764A JP13176481A JPS5835799A JP S5835799 A JPS5835799 A JP S5835799A JP 56131764 A JP56131764 A JP 56131764A JP 13176481 A JP13176481 A JP 13176481A JP S5835799 A JPS5835799 A JP S5835799A
- Authority
- JP
- Japan
- Prior art keywords
- ram
- backup
- data
- guaranteed
- battery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はマイクロコンピュータシステムにおけｂａＡＭ
のバックアップのエラーを検出するＲＡＭバックアップ
エラー検知方式に関する。
のバックアップのエラーを検出するＲＡＭバックアップ
エラー検知方式に関する。
マイクロコンピュータシステムでは電源を切った時もＲ
ＡＭのデータを保持するためにＣＭＯ５−ＲＡＭ ＯＮ
源にバックアップ用電源として、電池を接続したが、非
常に大容量のコンデンサを通常時に充電されるよう接続
してＲＡＭバックアップしているものがある。しかし、
何れの場合も保持機能には限界があシ、一定時間以上ｉ
ｔ源断を続けると／噌ツクアツプエツーとなってＲＡＭ
のデータを保証できなくなる。しかしながら従来ではＲ
ＡＭの内容が信頼できるものであるか否かのチェックが
伺ら行われていな％Ａため、復電時にバックアップニス
−のデータを使用してゾログラムを実行してしまうと言
うトラブルが発生する。
ＡＭのデータを保持するためにＣＭＯ５−ＲＡＭ ＯＮ
源にバックアップ用電源として、電池を接続したが、非
常に大容量のコンデンサを通常時に充電されるよう接続
してＲＡＭバックアップしているものがある。しかし、
何れの場合も保持機能には限界があシ、一定時間以上ｉ
ｔ源断を続けると／噌ツクアツプエツーとなってＲＡＭ
のデータを保証できなくなる。しかしながら従来ではＲ
ＡＭの内容が信頼できるものであるか否かのチェックが
伺ら行われていな％Ａため、復電時にバックアップニス
−のデータを使用してゾログラムを実行してしまうと言
うトラブルが発生する。
そこで本発明は上記問題点を回避すべく成されたもので
あって、バックアップエラーの発生を確実に検知して、
保証されていないデータでのプログラム実行を禁止する
ことができるＲＡＭバックアップエラー検知方式を提供
するものである。本発明は、バックアップＲＡＭの特定
番地に所定のデータパターンを記入し、バックアップ状
態検知時に前記特定番地の内容を読み出してそれが記入
時のデータ具り−ンと同じであるか否かを照合してバッ
クアップのエラーを検知することを特徴とするものでち
って、以下本発明の具体的な一実施例を図■に基づいて
説明する。
あって、バックアップエラーの発生を確実に検知して、
保証されていないデータでのプログラム実行を禁止する
ことができるＲＡＭバックアップエラー検知方式を提供
するものである。本発明は、バックアップＲＡＭの特定
番地に所定のデータパターンを記入し、バックアップ状
態検知時に前記特定番地の内容を読み出してそれが記入
時のデータ具り−ンと同じであるか否かを照合してバッ
クアップのエラーを検知することを特徴とするものでち
って、以下本発明の具体的な一実施例を図■に基づいて
説明する。
第１図はマイクロコンピュータの基本構成を示し、（１
）はＣＰＵ、（２）は’Ｒ−ＯＭ、 （３）はＲＡＭ、
（４）はＩ１０装置、（５）はＣＰ、Ｕ（１）と各装置
ｔ （２） （３） （４）問を接続するパスラインで
あって、ここで前記ＲＯＭ（２）には例えば学習者がＩ
１０装置（４）を介して学習を行うよう学習プログラム
が書き込まれており、ＲＡＭ（３）にはその時々の処理
データが書き込まれる。またＲ Ａ Ｍ （３＞の電源
は第２図（ａ）又は（ｂ）のように電池（６）または大
容１にのコンデンサ（７）でバックアップされている。
）はＣＰＵ、（２）は’Ｒ−ＯＭ、 （３）はＲＡＭ、
（４）はＩ１０装置、（５）はＣＰ、Ｕ（１）と各装置
ｔ （２） （３） （４）問を接続するパスラインで
あって、ここで前記ＲＯＭ（２）には例えば学習者がＩ
１０装置（４）を介して学習を行うよう学習プログラム
が書き込まれており、ＲＡＭ（３）にはその時々の処理
データが書き込まれる。またＲ Ａ Ｍ （３＞の電源
は第２図（ａ）又は（ｂ）のように電池（６）または大
容１にのコンデンサ（７）でバックアップされている。
なお、（８）け電池（６）又はコンデンサ（７）からの
電流が商用電源整流平滑′卿路側（９）Ｋ流入しないよ
う防止するダイオード、θＧ＃′ｉ充電電流制限用抵抗
、（ＩＯ＃″ｉ抵抗Ｑ１のバイパス用ダイオードである
。
電流が商用電源整流平滑′卿路側（９）Ｋ流入しないよ
う防止するダイオード、θＧ＃′ｉ充電電流制限用抵抗
、（ＩＯ＃″ｉ抵抗Ｑ１のバイパス用ダイオードである
。
次にＲＯＭ （２）のプログラムの要部を４３図に示す
ＣＰ Ｕ （１）の動作説明図に基づいて説明する。こ
こで説明の都合上、学習者が学習途中で学習を中断すへ
く電源スイッチ〔図示せず〕をオフしてＲＡＭ（３）が
バックアップ状態に入ったものとする。
ＣＰ Ｕ （１）の動作説明図に基づいて説明する。こ
こで説明の都合上、学習者が学習途中で学習を中断すへ
く電源スイッチ〔図示せず〕をオフしてＲＡＭ（３）が
バックアップ状態に入ったものとする。
先ず、学習を再開すべく電源スィッチをオンして電源が
入れられる（ ａ −１，）と、ＲＡＭ（３）の特定番
地の内容を続み出して、この銃み出し内容を電源スィッ
チをオフする以前ＫＲＡＭ（３）の前記特定番地に書き
込んだ所定のデータパターンと照合しくａ７２）、次い
で（ａ−２）の照合結果が一致しているか否かを判定し
く ａ−３）、（ａ−ａ ）で一致と判定された場合に
は次いでＩ１０装置（４）の操作をチェックしてＲＡ
Ｍ （３）にバックアップされているデータを用いて（
ａ−１）以前で実行されて中断された学習を（ａ −１
）を実施した学習者が継続する意志があるか否かを読み
取り、（ａ−４〕、（ａ −４）の続み取り結果をヤ」
定しく ａ −５）、（ａ −５）で継続と判定された
場合には（ａ−１）に達するまでバックアップされてい
たＲ Ａ Ｍ（３）の内容を用いて中断された学習プロ
グラムを継続して実行する。
入れられる（ ａ −１，）と、ＲＡＭ（３）の特定番
地の内容を続み出して、この銃み出し内容を電源スィッ
チをオフする以前ＫＲＡＭ（３）の前記特定番地に書き
込んだ所定のデータパターンと照合しくａ７２）、次い
で（ａ−２）の照合結果が一致しているか否かを判定し
く ａ−３）、（ａ−ａ ）で一致と判定された場合に
は次いでＩ１０装置（４）の操作をチェックしてＲＡ
Ｍ （３）にバックアップされているデータを用いて（
ａ−１）以前で実行されて中断された学習を（ａ −１
）を実施した学習者が継続する意志があるか否かを読み
取り、（ａ−４〕、（ａ −４）の続み取り結果をヤ」
定しく ａ −５）、（ａ −５）で継続と判定された
場合には（ａ−１）に達するまでバックアップされてい
たＲ Ａ Ｍ（３）の内容を用いて中断された学習プロ
グラムを継続して実行する。
また、（ａ−１）に達するまでに前記バックアップエラ
ーが発生している場合には、（ａ−３）において不一致
と判定されて（ｂ−１）が実行される。（ｂ−１）では
ＲＡＭ（３）の前記特定番地に前記所定のデータパター
ンが書き込まれる。次いで学習プログラムを実行するに
必要なデータをＲＡＭ（３）にセットしていわゆるＲＡ
Ｍデータ初期セットを実行（ｂ−２）Ｌ、初期セットさ
れたＲＡＭ（３）の内容に基づいて作業を実行（ａ−６
）する。また、（ａ−５）で非継続となつ九場合は（ｂ
−１）と（ｂ−２）を実行してから（ａ −６）を実行
する。
ーが発生している場合には、（ａ−３）において不一致
と判定されて（ｂ−１）が実行される。（ｂ−１）では
ＲＡＭ（３）の前記特定番地に前記所定のデータパター
ンが書き込まれる。次いで学習プログラムを実行するに
必要なデータをＲＡＭ（３）にセットしていわゆるＲＡ
Ｍデータ初期セットを実行（ｂ−２）Ｌ、初期セットさ
れたＲＡＭ（３）の内容に基づいて作業を実行（ａ−６
）する。また、（ａ−５）で非継続となつ九場合は（ｂ
−１）と（ｂ−２）を実行してから（ａ −６）を実行
する。
なお、ＲＡＭ（３）の特定番地への所定のデータパター
ンの書き込みは、ＲＡＭ（３）を構成する各ＲＡＭチッ
プ毎に１ケ所以上書き込んでおくことが望ましい０ この上うに構成したため、電源スィッチをオフした時刻
ｔからバックアップが開始されて第３図のようにパック
アンプ電圧が徐々に、低下し、パックアンプ電圧がＲＡ
Ｍ （３）のデータ保証下限電圧ＥＬに達するまでは
（ａ−１）’の復電によって（’ａ−３）で一致を検出
して時刻ｔからの学習を継続して行うことが可能で、ま
たバックアップ電圧が前記データ保証下限電圧ＥＬ以下
に低下した後は、（ａ−１）の復電によってＲＡＭ（３
）のパックアップエ２−が発生している場合には（ａ−
３）で不一致と判定されて（ｂ−２）で初期セットされ
た上でないと（ａ−６）を実行しないため、従来のよう
に保証されないデータを使用してトラブルを起すような
ことがない。
ンの書き込みは、ＲＡＭ（３）を構成する各ＲＡＭチッ
プ毎に１ケ所以上書き込んでおくことが望ましい０ この上うに構成したため、電源スィッチをオフした時刻
ｔからバックアップが開始されて第３図のようにパック
アンプ電圧が徐々に、低下し、パックアンプ電圧がＲＡ
Ｍ （３）のデータ保証下限電圧ＥＬに達するまでは
（ａ−１）’の復電によって（’ａ−３）で一致を検出
して時刻ｔからの学習を継続して行うことが可能で、ま
たバックアップ電圧が前記データ保証下限電圧ＥＬ以下
に低下した後は、（ａ−１）の復電によってＲＡＭ（３
）のパックアップエ２−が発生している場合には（ａ−
３）で不一致と判定されて（ｂ−２）で初期セットされ
た上でないと（ａ−６）を実行しないため、従来のよう
に保証されないデータを使用してトラブルを起すような
ことがない。
なお、第３図の７０−チャートには図示されていないが
、（ａ−６）以後にＣＰ Ｕ （１）は停電に対処する
ために作業継続のためのデータをＲＡＭ（３）Ｋ記入し
つつ作業を実行させ、上記実施側では（ａ−４）と（Ｊ
ｌ−５）でＩ１０装置（４）からの学習者の指示をヤ］
定するよう構成されたが、仁の部分を、復電の隙に停電
直前の作業内容から自動的に作業を′継続するか否かを
１’ｌＪ定するよう構成することによって、停電が発生
しても復電時にマイクロコンピュータを継続動作させる
ことができる。
、（ａ−６）以後にＣＰ Ｕ （１）は停電に対処する
ために作業継続のためのデータをＲＡＭ（３）Ｋ記入し
つつ作業を実行させ、上記実施側では（ａ−４）と（Ｊ
ｌ−５）でＩ１０装置（４）からの学習者の指示をヤ］
定するよう構成されたが、仁の部分を、復電の隙に停電
直前の作業内容から自動的に作業を′継続するか否かを
１’ｌＪ定するよう構成することによって、停電が発生
しても復電時にマイクロコンピュータを継続動作させる
ことができる。
以上説明のように本発明のパックアップエラー検知方式
によると、パックアップエ２−が発生して保証できなく
なったデータによってマイクロコンピュータの作業が乱
されるような事態を未然に防止できるものである。
によると、パックアップエ２−が発生して保証できなく
なったデータによってマイクロコンピュータの作業が乱
されるような事態を未然に防止できるものである。
図面は本発明の具体的な一実施例を示し、４！ｌ１５１
ｖｔｉマイクロコンピュータの構成図、第２図（ａ）（
ｂ）はＲＡＭのバックアップ電源回路図、第３図は第１
図の要部フローチャート図、第４図はバックアップ電圧
の低下状台説明図である。 （１）・・・ＣＰＵ、（２）・・・ＲＯＭ 、 （３）
−ＲＡＭ 、 （６） ・・・電池、（９）・−・商用
電源整流平滑回路 代理人 森木義弘 第２図 （’？）
ルン第３図 第４図
ｖｔｉマイクロコンピュータの構成図、第２図（ａ）（
ｂ）はＲＡＭのバックアップ電源回路図、第３図は第１
図の要部フローチャート図、第４図はバックアップ電圧
の低下状台説明図である。 （１）・・・ＣＰＵ、（２）・・・ＲＯＭ 、 （３）
−ＲＡＭ 、 （６） ・・・電池、（９）・−・商用
電源整流平滑回路 代理人 森木義弘 第２図 （’？）
ルン第３図 第４図
Claims (1)
- １、バックアップＲＡＭの特定番地圧所定のデータパタ
ーンを記入し、バックアップ状物検知時に前記特定番地
の内容を読み出してそれが記入時のデータパターンと同
じであるか否かを照合してバックアップのエラーを検知
することを特徴とするＲＡＭバックアップエラー検知方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56131764A JPS5835799A (ja) | 1981-08-21 | 1981-08-21 | Ｒａｍバツクアツプエラ−検知方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56131764A JPS5835799A (ja) | 1981-08-21 | 1981-08-21 | Ｒａｍバツクアツプエラ−検知方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5835799A true JPS5835799A (ja) | 1983-03-02 |
Family
ID=15065616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56131764A Pending JPS5835799A (ja) | 1981-08-21 | 1981-08-21 | Ｒａｍバツクアツプエラ−検知方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5835799A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59178699A (ja) * | 1983-03-29 | 1984-10-09 | Shimadzu Corp | デ−タ処理装置 |
| JPS59178700A (ja) * | 1983-03-29 | 1984-10-09 | Shimadzu Corp | デ−タ処理装置 |
| JPS6289153A (ja) * | 1985-10-15 | 1987-04-23 | Hochiki Corp | 記憶装置 |
| JPS6346557A (ja) * | 1986-08-14 | 1988-02-27 | Hitachi Electronics Eng Co Ltd | バツテリ・バツクアツプ・メモリのチエツク方法 |
| JPH01147649A (ja) * | 1987-12-03 | 1989-06-09 | Hioki Ee Corp | バックアップメモリの適否判別方法 |
| US8529691B2 (en) | 2011-05-09 | 2013-09-10 | Yoshino Gypsum Co., Ltd. | Joint filler composition |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52119637A (en) * | 1976-04-01 | 1977-10-07 | Ohashi Kagaku Kougiyou Kk | Paint composite of nylon powder |
| JPS5562600A (en) * | 1978-11-02 | 1980-05-12 | Mitsubishi Electric Corp | Availability decision method of power failure security in volatile semiconductor memory |
| JPS55142498A (en) * | 1979-04-25 | 1980-11-07 | Casio Comput Co Ltd | Initial set system |
| JPS56111195A (en) * | 1980-02-01 | 1981-09-02 | Toshiba Corp | Memory system |
| JPS573121A (en) * | 1980-06-07 | 1982-01-08 | Omron Tateisi Electronics Co | Detection system for voltage lowering of memory protecting battery |
-
1981
- 1981-08-21 JP JP56131764A patent/JPS5835799A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52119637A (en) * | 1976-04-01 | 1977-10-07 | Ohashi Kagaku Kougiyou Kk | Paint composite of nylon powder |
| JPS5562600A (en) * | 1978-11-02 | 1980-05-12 | Mitsubishi Electric Corp | Availability decision method of power failure security in volatile semiconductor memory |
| JPS55142498A (en) * | 1979-04-25 | 1980-11-07 | Casio Comput Co Ltd | Initial set system |
| JPS56111195A (en) * | 1980-02-01 | 1981-09-02 | Toshiba Corp | Memory system |
| JPS573121A (en) * | 1980-06-07 | 1982-01-08 | Omron Tateisi Electronics Co | Detection system for voltage lowering of memory protecting battery |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59178699A (ja) * | 1983-03-29 | 1984-10-09 | Shimadzu Corp | デ−タ処理装置 |
| JPS59178700A (ja) * | 1983-03-29 | 1984-10-09 | Shimadzu Corp | デ−タ処理装置 |
| JPS6289153A (ja) * | 1985-10-15 | 1987-04-23 | Hochiki Corp | 記憶装置 |
| JPS6346557A (ja) * | 1986-08-14 | 1988-02-27 | Hitachi Electronics Eng Co Ltd | バツテリ・バツクアツプ・メモリのチエツク方法 |
| JPH01147649A (ja) * | 1987-12-03 | 1989-06-09 | Hioki Ee Corp | バックアップメモリの適否判別方法 |
| US8529691B2 (en) | 2011-05-09 | 2013-09-10 | Yoshino Gypsum Co., Ltd. | Joint filler composition |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000509875A (ja) | 不揮発性メモリ・システム内でのプログラミング電圧保護 | |
| EP0886211B1 (en) | Initial program load | |
| JPS5835799A (ja) | Ｒａｍバツクアツプエラ−検知方式 | |
| JPS5911998B2 (ja) | デ−タチエツク方式 | |
| JPH0724917Y2 (ja) | バックアップ電源回路 | |
| JPS63266511A (ja) | 電源制御方式 | |
| JPH0126086B2 (ja) | ||
| JPS60138655A (ja) | 不揮発性メモリの保護方法 | |
| JPH0373015B2 (ja) | ||
| JP2740685B2 (ja) | 記憶装置のバックアップ回路 | |
| JPH0628267A (ja) | 情報処理装置 | |
| JPS61125650A (ja) | 制御システム | |
| JPS61285559A (ja) | バツテリ−バツクアツプ装置 | |
| JPH05233474A (ja) | 記憶内容保護方式 | |
| JPS6310463B2 (ja) | ||
| JPS62281781A (ja) | 故障情報モニタリング方法 | |
| JPH0436426B2 (ja) | ||
| JPH04118705A (ja) | プログラマブルコントローラ | |
| JPH0553618A (ja) | プログラマブルコントローラ | |
| JPS6219952A (ja) | バツテリバツクアツプメモリ | |
| JP2556442B2 (ja) | 電源監視装置 | |
| JP2002091632A (ja) | コンピュータ装置 | |
| JPS6228820A (ja) | エレベ−タの制御装置 | |
| JPS62123757A (ja) | 不揮発性メモリ内蔵１チツプマイクロコンピユ−タ | |
| JPS6274139A (ja) | 情報デ−タ書込み制御装置 |