JPS6219952A - バツテリバツクアツプメモリ - Google Patents
バツテリバツクアツプメモリInfo
- Publication number
- JPS6219952A JPS6219952A JP60158591A JP15859185A JPS6219952A JP S6219952 A JPS6219952 A JP S6219952A JP 60158591 A JP60158591 A JP 60158591A JP 15859185 A JP15859185 A JP 15859185A JP S6219952 A JPS6219952 A JP S6219952A
- Authority
- JP
- Japan
- Prior art keywords
- battery
- voltage
- memory
- data
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、バッテリバックアップメモリに関する。
［従来の技術］
バッテリバックアップされたメモリは、システムの電源
が切られても、そのメモリに記憶された内容が保持され
る。つまり、電源を一吐、νＪつだ後に、電源を再投入
すると、電源を切る前の情報を得ることができる。
が切られても、そのメモリに記憶された内容が保持され
る。つまり、電源を一吐、νＪつだ後に、電源を再投入
すると、電源を切る前の情報を得ることができる。
ところで、システムの電源を切った後に、そのバックア
ップバッテリを交換した場合には、記憶内容を保持する
ことができないことがあるという −問題がある。
ップバッテリを交換した場合には、記憶内容を保持する
ことができないことがあるという −問題がある。
そして、システムの電源を切った後に、そのバックアッ
プバッテリを交換し、システムの？ｆｔ源を再投入する
と、メモリの内容が電源を切るｍｌの状態と同じか否か
を、確実に判断することができないという問題がある。
プバッテリを交換し、システムの？ｆｔ源を再投入する
と、メモリの内容が電源を切るｍｌの状態と同じか否か
を、確実に判断することができないという問題がある。
これは、電源を再投入したときに、バッテリの交換に関
係なくメモリとして使用できるからである。
係なくメモリとして使用できるからである。
システムの電源再投入時に、メモリの内容が正常に保持
されたものであるか否かを判断する方法としては、ＲＡ
Ｍの特定の番地に特定のパターンデータを書込んでおき
、電源の再投入時に、その番地を読出し、特定のパター
データと比較する方法がある。
されたものであるか否かを判断する方法としては、ＲＡ
Ｍの特定の番地に特定のパターンデータを書込んでおき
、電源の再投入時に、その番地を読出し、特定のパター
データと比較する方法がある。
しかし、この方法は、バッテリ交換時の初期値が不定で
あるために、メモリの内容が保持されていることを保証
することができないという問題がある。
あるために、メモリの内容が保持されていることを保証
することができないという問題がある。
上記問題は、バックアップバッテリの電圧が低下した場
合も同様である。
合も同様である。
［発明の目的］
本発明は、上記従来例の問題点に看目してなされたもの
で、システムの電源を切ってから再投入するまでに、そ
のバックアップ八ツテリ電圧に異常が生じたことを確実
に検出することができるバッテリバックアップメモリを
提供することを目的とするものである。
で、システムの電源を切ってから再投入するまでに、そ
のバックアップ八ツテリ電圧に異常が生じたことを確実
に検出することができるバッテリバックアップメモリを
提供することを目的とするものである。
［発明のａ要］
システムの電源を切ってから再投入するまでに、バック
アップバッテリ電圧に異常が生じたことを確実に検出で
きるようにするために、そのバフテリ交換時の電圧の立
上り（または、バッテリ電圧低下の状態）を検出し、そ
の立上り（またはバッテリ電圧低下の状態）を記憶した
後は、所定データ（たとえばオール「１」）のみ読める
ようにするものである。そして、電源投入後に書込みを
行なうことによって、上記状態をリセットするようにす
るものである。
アップバッテリ電圧に異常が生じたことを確実に検出で
きるようにするために、そのバフテリ交換時の電圧の立
上り（または、バッテリ電圧低下の状態）を検出し、そ
の立上り（またはバッテリ電圧低下の状態）を記憶した
後は、所定データ（たとえばオール「１」）のみ読める
ようにするものである。そして、電源投入後に書込みを
行なうことによって、上記状態をリセットするようにす
るものである。
［発明の実施例］
第１図は、本発明の一実施例を示す回路図である。
バッテリバックアップメモリ１０と、バッテリＢと、バ
ッテリバックアップメモリ１０を除いたコンピュータシ
ステム２０と、ダイオード２１゜２２とが設けられてい
る。ここで、コンピュータシステム２０で使用する電源
の電圧をＭＡとし。
ッテリバックアップメモリ１０を除いたコンピュータシ
ステム２０と、ダイオード２１゜２２とが設けられてい
る。ここで、コンピュータシステム２０で使用する電源
の電圧をＭＡとし。
バッテリＢの電圧をＶＢとし、バッテリバックアップメ
モリ１０に供給されている電圧をＶＣとする。
モリ１０に供給されている電圧をＶＣとする。
第２図は、八・ンテリバックアップメモリ１０の具体例
を示す回路図である。
を示す回路図である。
ＣＭＯ３ＲＡＭＩ １は、バッテリバックアップメモリ
１０における記憶素子の一例であり、ハフテリ交換検出
回路１２は、バッテリＢの電圧ＶＢの変化を検出するこ
とによって、バッテリ交換を検出する回路である。
１０における記憶素子の一例であり、ハフテリ交換検出
回路１２は、バッテリＢの電圧ＶＢの変化を検出するこ
とによって、バッテリ交換を検出する回路である。
フリップフロップ１３は、上記バッテリ交換検出回路１
２とともに、バッテリの交換を記憶する回路である。上
記の他に、ＯＲ回路１４．１５と、バッテリ電圧ｖＡの
低下を直ちに検出し、チップイネーブル信号のレベルを
上げることによって、コンピュータシステム２０の電源
切断時の、誤動作を防止するトランジスタ１６とが設け
られている。なお、ツェナーダイオード２３と抵抗２４
とは、上記チップイネーブル信号を発生させるものであ
り、符号２５はプルアップ抵抗である。
２とともに、バッテリの交換を記憶する回路である。上
記の他に、ＯＲ回路１４．１５と、バッテリ電圧ｖＡの
低下を直ちに検出し、チップイネーブル信号のレベルを
上げることによって、コンピュータシステム２０の電源
切断時の、誤動作を防止するトランジスタ１６とが設け
られている。なお、ツェナーダイオード２３と抵抗２４
とは、上記チップイネーブル信号を発生させるものであ
り、符号２５はプルアップ抵抗である。
次に、第２図に示した実施例の動作について説明する。
第３図は、第２図に示す実施例のタイムチャートである
。
。
コンピュータシステム２０の電源を切った後にバッテリ
Ｂを交換すると、バッテリ電圧ＶＢは、一旦、「０」に
なった後に、次第に上昇する。
Ｂを交換すると、バッテリ電圧ＶＢは、一旦、「０」に
なった後に、次第に上昇する。
第３図において、時刻ＴＩでは、バフテリ電圧ＶＢが本
来の電圧にほぼ回復した状態であり、このときに、フリ
ップフロップ１３の入力端子１３ａの電圧は、抵抗１２
ａを介して、バッテリＶＢと同様である。
来の電圧にほぼ回復した状態であり、このときに、フリ
ップフロップ１３の入力端子１３ａの電圧は、抵抗１２
ａを介して、バッテリＶＢと同様である。
一方、このときに、フリップフロップ１３の入力端子１
３ｂの電圧は、ようめくと昇を開始するので、はぼｒＯ
Ｊである。これは、入力端子１３ｂの電圧は、抵抗１２
ｂとコンデンサ１２ｃとによって定まる時定回路のため
に、電圧上昇に遅れを生じるためである。
３ｂの電圧は、ようめくと昇を開始するので、はぼｒＯ
Ｊである。これは、入力端子１３ｂの電圧は、抵抗１２
ｂとコンデンサ１２ｃとによって定まる時定回路のため
に、電圧上昇に遅れを生じるためである。
したがって、時刻Ｔｌにおいては、フリップフロップ１
３の出力端子１３ｃは「１」となる。
３の出力端子１３ｃは「１」となる。
この状！、！Ｉでその後、時刻Ｔ２において、アウトプ
ットイネーブル信号が「０」になったとする。
ットイネーブル信号が「０」になったとする。
このアウトプットイネーブル信号によって、ＯＲ回路１
４の一方の入力端子が「０」になるが、フリップフロッ
プ１３の出力端子Ｌ３ｃの電圧が「１」であルタメニ、
ＣＭＯ３ＲＡＭＩ １の７ウトプツトイネーブル端子の
電圧はｒＱＪにならない、このとき、データバストの出
力データは、プルアップ抵抗２５によって「１」になる
。
４の一方の入力端子が「０」になるが、フリップフロッ
プ１３の出力端子Ｌ３ｃの電圧が「１」であルタメニ、
ＣＭＯ３ＲＡＭＩ １の７ウトプツトイネーブル端子の
電圧はｒＱＪにならない、このとき、データバストの出
力データは、プルアップ抵抗２５によって「１」になる
。
したがって、バッテリＢを交換した後に、バックアップ
メモリ１０からデータを読出しても、オール「１」であ
るために（つまり、読出しが禁止されるために）、コン
ピュータシステム２０内の図示しないＣＰＵが、メイン
電源オフ時にバッテリを交換したことを判断することが
できる。
メモリ１０からデータを読出しても、オール「１」であ
るために（つまり、読出しが禁止されるために）、コン
ピュータシステム２０内の図示しないＣＰＵが、メイン
電源オフ時にバッテリを交換したことを判断することが
できる。
そして、読出しデータがオールｒｌＪである間に、時刻
Ｔ３において、書込みを行なうためにライトイネーブル
信号を「０」にすると、ＯＲ回路１５を介して、ＣＭＯ
ＳＲＡＭＩ １のライトイネーブル端子の電圧が「０」
になるとともに、フリップフロップ１３の入力端子１３
ａの電圧が「Ｏ」になる（なお、このときに、チップセ
レクト信号が「０」になっている）、このために、フリ
ップフロップ１３の出力端子１３ｃの゛電圧が「０」に
なり、この状態が保持される。したがって、この後は、
アウトプットイネーブル信号が「０」になれば、ＣＭＯ
３ＲＡＭＩ １の７ウトプツトイネーブル端子もｒＯＪ
になる。
Ｔ３において、書込みを行なうためにライトイネーブル
信号を「０」にすると、ＯＲ回路１５を介して、ＣＭＯ
ＳＲＡＭＩ １のライトイネーブル端子の電圧が「０」
になるとともに、フリップフロップ１３の入力端子１３
ａの電圧が「Ｏ」になる（なお、このときに、チップセ
レクト信号が「０」になっている）、このために、フリ
ップフロップ１３の出力端子１３ｃの゛電圧が「０」に
なり、この状態が保持される。したがって、この後は、
アウトプットイネーブル信号が「０」になれば、ＣＭＯ
３ＲＡＭＩ １の７ウトプツトイネーブル端子もｒＯＪ
になる。
すなわち、バッテリＢを交換した後は、一旦。
占込みを行なうと、バッテリＢの読出し禁Ｗが解除され
る。この後は、バッテリ交換後に占込んだ新たなデータ
を読出すことができる。
る。この後は、バッテリ交換後に占込んだ新たなデータ
を読出すことができる。
第４図は、本発明の他の実施例を示す回路図であり、バ
ッテリ装着中にそのバッテリ電圧が異常に低下したこと
を検出する回路図である。
ッテリ装着中にそのバッテリ電圧が異常に低下したこと
を検出する回路図である。
なお、第４図において、第２図に示す部品と同じものに
ついては、同じ符号を付し、その説明を省略しである。
ついては、同じ符号を付し、その説明を省略しである。
この実施例が第２図に示す実施例と異なる点は、バッテ
リバックアップメモリｌｏａにおいて、バッテリ交換検
出回路１２の代りに、バー２テリ電圧低下検出回路１７
を使用しである点である。
リバックアップメモリｌｏａにおいて、バッテリ交換検
出回路１２の代りに、バー２テリ電圧低下検出回路１７
を使用しである点である。
八ツテリ電圧低下検出回路１７は、ツェナーダイオード
１７ａと、時定回路を構成する抵抗１７ｂ 、コンデン
サ１７ｃと、トランジスタ１７ｄと、インバータ１７ｅ
とを有する。
１７ａと、時定回路を構成する抵抗１７ｂ 、コンデン
サ１７ｃと、トランジスタ１７ｄと、インバータ１７ｅ
とを有する。
次に、第４図に示す実施例の動作について説明する。
コンピュータシステム２０の電源を切っている間に、バ
ッテリ電圧ＶＢが所定の電圧以下になると、トランジス
タ１７ｄのベース−エミッタ電流が少なくなる。このと
きに、そのコレクタ電圧が「１」になるようにし、これ
によって、バッテリ電圧ＶＢの低下を検出できるように
、各回路定数を設定しておく。
ッテリ電圧ＶＢが所定の電圧以下になると、トランジス
タ１７ｄのベース−エミッタ電流が少なくなる。このと
きに、そのコレクタ電圧が「１」になるようにし、これ
によって、バッテリ電圧ＶＢの低下を検出できるように
、各回路定数を設定しておく。
したがって、バッテリ電圧ＶＢが上記所定電圧以下にな
ると、上記コレクタ電圧が「１」になり、この信号「１
」がインバータ１７ｅで反転するので、フリップフロッ
プ１３の入力端子１３ｂの値が「０」になる、このため
に、フリップフロップ１３の出力端子１３Ｃの電圧が「
１」になり、ＣＭＯ５ＲＡＭＩ １からのデータ読出し
が禁仕−される。すなわち、第２図に示す実施例におけ
る時刻Ｔ２の場合と同様に、メモリデータがオール１と
しか読取れないので、電圧低下を知ることができる。
ると、上記コレクタ電圧が「１」になり、この信号「１
」がインバータ１７ｅで反転するので、フリップフロッ
プ１３の入力端子１３ｂの値が「０」になる、このため
に、フリップフロップ１３の出力端子１３Ｃの電圧が「
１」になり、ＣＭＯ５ＲＡＭＩ １からのデータ読出し
が禁仕−される。すなわち、第２図に示す実施例におけ
る時刻Ｔ２の場合と同様に、メモリデータがオール１と
しか読取れないので、電圧低下を知ることができる。
また、バッテリ交換の検出および記憶を行なう回路と、
バッテリ゛１［圧の低下の検出および記憶を行なう回路
との両者を有するようにしてもよい。
バッテリ゛１［圧の低下の検出および記憶を行なう回路
との両者を有するようにしてもよい。
そして、上記検出結果を読取る手段（ステータスリード
手段）を追加すれば、バッテリ交換が行なわれたのか、
またはバッテリ電圧の低下が生じたのかを判別すること
ができる。これによって、オペレータに与えるメツセー
ジを変え、それぞれの場合に応じた処理を適切に行なう
ことができる。
手段）を追加すれば、バッテリ交換が行なわれたのか、
またはバッテリ電圧の低下が生じたのかを判別すること
ができる。これによって、オペレータに与えるメツセー
ジを変え、それぞれの場合に応じた処理を適切に行なう
ことができる。
［発明の効果］
本発明によれば、システムの電源を切ってから再投入す
るまでに、そのバックアンプ八ツテリ電圧に異常が生じ
たことを、−確実に検出することができゐという効果を
有する。
るまでに、そのバックアンプ八ツテリ電圧に異常が生じ
たことを、−確実に検出することができゐという効果を
有する。
第１図は２本発明の一実施例を示すブロック図である。
第２図は、上記実施例をより具体的に示す回路図である
。 第３図は、第２図に示す実施例の動作を示すタイムチャ
ートである。 第４図は１本発明の他の実施例を示す回路図である。 １０ 、ｌｏａ・・・バフテリバックアップメモリ、１
１・・・ＣＭＯ３ＲＡＭ。 １２・・・バッテリ交換検出回路、 １３・・・フリップフロップ、 １７・・・バッテリ電圧低下検出回路。 特許出願人 株式会社アスキー 第４図
。 第３図は、第２図に示す実施例の動作を示すタイムチャ
ートである。 第４図は１本発明の他の実施例を示す回路図である。 １０ 、ｌｏａ・・・バフテリバックアップメモリ、１
１・・・ＣＭＯ３ＲＡＭ。 １２・・・バッテリ交換検出回路、 １３・・・フリップフロップ、 １７・・・バッテリ電圧低下検出回路。 特許出願人 株式会社アスキー 第４図
Claims (2)
- （１）バッテリを交換したことを検出しこの検出を記憶
するバッテリ交換検出記憶手段と； 前記バッテリの交換検出記憶によって、メモリの読出し
を禁止する読出禁止手段と； 前記メモリへの書込みによって、前記読出し禁止を解除
する解除手段と； を有することを特徴とするバッテリバックアップメモリ
。 - （２）バッテリの電圧が所定値以下になったことを検出
しこの検出を記憶する電圧低下検出記憶手段と； 前記バッテリの電圧低下記憶によって、メモリの読出し
を禁止する読出禁止手段と； 前記メモリへの書込みによって、前記読出し禁止を解除
する解除手段と； を有することを特徴とするバッテリバックアップメモリ
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60158591A JPS6219952A (ja) | 1985-07-18 | 1985-07-18 | バツテリバツクアツプメモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60158591A JPS6219952A (ja) | 1985-07-18 | 1985-07-18 | バツテリバツクアツプメモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6219952A true JPS6219952A (ja) | 1987-01-28 |
Family
ID=15675028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60158591A Pending JPS6219952A (ja) | 1985-07-18 | 1985-07-18 | バツテリバツクアツプメモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6219952A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5843700B2 (ja) * | 1979-06-18 | 1983-09-28 | 日本ビクター株式会社 | スペクトル表示装置 |
-
1985
- 1985-07-18 JP JP60158591A patent/JPS6219952A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5843700B2 (ja) * | 1979-06-18 | 1983-09-28 | 日本ビクター株式会社 | スペクトル表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5382839A (en) | Power supply control circuit for use in IC memory card | |
| JPS5911998B2 (ja) | デ−タチエツク方式 | |
| JPS62258154A (ja) | デ−タ・バツクアツプ装置 | |
| JPS6219952A (ja) | バツテリバツクアツプメモリ | |
| JPH0822422A (ja) | メモリ装置 | |
| JPS5835799A (ja) | Ｒａｍバツクアツプエラ−検知方式 | |
| JPS6315954Y2 (ja) | ||
| KR0122339B1 (ko) | 칩마운트 시스템의 메모리 기억장치 | |
| JPH0436426B2 (ja) | ||
| JPS60138655A (ja) | 不揮発性メモリの保護方法 | |
| JP2554117B2 (ja) | 車種データ処理装置 | |
| KR890001224B1 (ko) | 마이크로프로세서를 이용한 시스템에 있어서 리세트 및 데이타 보호회로 | |
| JPS6231372B2 (ja) | ||
| KR0125579Y1 (ko) | 메모리 밧데리 백업회로 | |
| JPH04118705A (ja) | プログラマブルコントローラ | |
| JPH02224044A (ja) | プログラム記憶装置 | |
| JPS6234358Y2 (ja) | ||
| JPS6145494A (ja) | 半導体記憶装置 | |
| JPH0944416A (ja) | コンピュータによるデータ処理システムの停電時のデータ保護方法と停電時のデータ保護機能を備えたデータ処理システム | |
| JPS63116250A (ja) | メモリ制御回路 | |
| JPS61285559A (ja) | バツテリ−バツクアツプ装置 | |
| JP2530742B2 (ja) | メモリカ―ド | |
| JPS5864700A (ja) | 記憶保護回路 | |
| JPS613221A (ja) | メモリ回路の停電補償回路 | |
| JPS62157955A (ja) | メモリプロテクト回路 |