JPS62123757A - 不揮発性メモリ内蔵１チツプマイクロコンピユ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電源電圧の遮断時、或いは低下時等の電源電
圧異常時においても、データメモリの内容及び中央演算
処理部の状態を保持し、電源電圧の正常値への復帰時に
は電源電圧異常発生時の状態からプログラムを実行し得
る機能を備えた不揮発性メモリ内蔵ｌ千ノブマイクロコ
ンピュータに関するものである。

〔従来技術〕

不揮発性メモリを持たない従来の１チップマイクロコン
ピュータは、第４図に示すように、中央演算処理部（Ｃ
ＰＵ）１３、プログラムメモリ　（ＲＯＭ）１４、揮発
性データメモリ　（ＲＡＭ）１５、及び入出力部１６か
ら成る。このコンピュータには、電源電圧が不用意に遮
断或いは低下する電源電圧異常により揮発性データメモ
リ１５のデータが消失されるのを防止するのに、上記電
源電圧異常時に電源として作動するバックアップ電池を
接続したものがある。この他、外部の不揮発性メモリ及
び電源電圧検出回路と接続され、上記電源電圧異常時に
プログラムに応じて必要なデータを不揮発性メモリに書
き込むことにより、データを保持する構成のものがある
。

ところが、上記従来の構造では、一方のバックアップ電
池を設けたものは、データを長時間保持する場合に大容
量の電池が必要となり、また、保持時間が不定の場合に
も容量が大きめの電池が必要となり、不経済であると同
時に大型化する。他方、外部に不揮発性メモリ及び電源
電圧検出回路を設けたものは、電源電圧異常を電源電圧
検出回路を通じて１チップマイクロコンピュータのプロ
グラムにて読み取り、その上でデータ内容をプログラム
に応じて外部の不揮発性メモリに書き込むものであるた
め、構造及び動作が複雑になるという欠点を有していた
。

Ｃ発明の目的〕 本発明は、上記従来の問題点を考慮してなされたもので
あって、電源電圧が不用意に遮断或いは低下された際に
、プログラムによらず、自動的に揮発性データメモリの
内容及びＣＰＵの動作状態を内蔵した不揮発性メモリに
転送させ、小型かつ簡単な構成にて電源電圧異常による
データの消失を防止することができる不揮発性メモリ内
蔵１チップマイクロコンピュータの提供を目的とするも
のである。

〔発明の構成〕

本発明は、同一チップにプログラムメモリ、揮発性デー
タメモリ、入出力部、及びこれら三者と接続され制御と
演算を行う中央演算処理部を有する１チップマイクロコ
ンピュータにおいて、上記同一チップに、供給される電
源電圧が内部に設定した設定値以下となったときに異常
出力を送出する電源電圧検出回路と、上記異常出力を受
けることにより、中央演算処理部の動作状態及び揮発性
データメモリの内容を不揮発性メモリに転送するデータ
転送回路と、転送されて来たデータを記憶する不揮発性
メモリとを設け、電源電圧が遮断或いは低下された電源
電圧異常時に、外部回路或いは電池等のバックアップな
しに現行のデータを保持することができるように構成し
たことを特徴とするものである。

〔実施例〕

本発明の一実施例を第１図乃至第３図に基づいて以下に
説明する。

本発明に係る不揮発性メモリ内蔵ｌチップマイクロコン
ピュータの構成は第１図に示す如くである。即ち、ＣＰ
ＵＩ、読み出し専用メモリであるＲＯＭ２、読み書き可
能メモリであるＲＡＭ３、入出力部４、電源電圧の遮断
或いは低下等の電源電圧異常を検出する電源電圧検出回
路５、電源電圧異常時にＣＰＵＩに対して進行中の処理
動作の中断を指示し、データの転送を行うデータ転送回
路６、転送されて来たデータを記憶する不揮発性メモリ
７から成る。上記電源電圧検出回路５には、第２図に示
すように、コンパレータ８が設けられており、そのマイ
ナス入力端子は抵抗９を通じて電源と接続され、抵抗１
０を通じて接地されている。また、プラス入力端子は抵
抗１１を通じて電源と接続されており、ツェナダイオー
ド１２を介してアースされている。このツェナダイオー
ド１２はカソード側がアースされている。これによりＡ
点にはツェナダイオード１２にて決定される基準電位が
設定される。一方、Ｂ点は電源電圧をＶ、抵抗９及び抵
抗１０の抵抗値をそれぞれＲ１・Ｒ２とすると、ＶＸＲ
２／　（Ｒ１＋Ｒ２）によって与えられる電位となる。

上記の構成において、本マイクロコンピュータに供給さ
れる電源電圧が正常なときには、電源電圧検出回路５に
おけるＢ点の電位はＡ点の基準電位より高くなるため、
コンパレータ８出力は正常出力となっている。一方、第
３図に示すように、Ｂ点の電位が低下され、時刻Ｔを境
にＢ点の電位がＡ点の電位より低くなったときには、コ
ンパレータ８出力は反転され異常出力となる。この異常
出力を受けたデータ転送回路６によりＣＰＵＩに対し処
理動作の中断が指示され、その後、ＲＡＭ３の内容とＣ
ＰＵＩの動作状態、即ちレジスタ或いはフラグ類の状態
とが不揮発性メモリ７に転送され、ここで記憶される。

また電源電圧が正常値に復帰し、上記Ｂ点の電位がＡ点
の基準電位以上になったときには、逆に不揮発性メモリ
７の記憶内容がＣＰＵＩ及びＲＡＭ３へ転送され、電源
電圧の低下により中断された時点の動作が開始される。

尚、本マイクロコンピュータでは電源電圧異常時におい
て、必要であれば入出力部４の状態を記憶する構成とす
ることもできる。さらに、本発明において、ＣＰＵＩを
構成するレジスタ類、及びＲＡ　Ｍ　３を不揮発性メモ
リにて構成する方法も考えられるが、これには以下の欠
点がある。

（ｉ）　　不揮発性メモリは一般に寿命が短く、書き替
え頻度の高いＲＡＭ３及びレジスタ類には不向きである
。

（１１）　　上記の寿命の問題が解決されても、不揮発
性メモリは消去時間及び書き込み時間が長くかかるため
、ＲＡＭ３及びレジスタ類には使用できない。

従って、不揮発性メモリにて上述の機能を有する構成に
することは不可能であり、本発明のように１チップマイ
クロコンピュータに不揮発性メモリを備えた構成が必要
となる。

〔発明の効果〕

本発明の不揮発性メモリ内蔵１チップマイクロコンピュ
ータは、以上のように、１チップマイクロコンピュータ
の同−千ノプ上に、供給される電源電圧が内部に設定さ
れた基準値以下となったときに異常出力を送出する電源
電圧検出回路と、上記異常出力を受けることにより、中
央演算処理部に動作の中断を指示し、かつ中央演算処理
部の動作状態及び揮発性データメモリの内容を不揮発性
メモリに転送するデータ転送回路と、転送されて来たデ
ータを記憶する不揮発性メモリとを設けた構成である。

これにより、パンクアップ電池或いは外部回路を設ける
ことなく、小型かつ簡単な構成にて、電源電圧の低下或
いは遮断によるデータの消失を防止することができる。

従って、従来より困難であった、電源を０Ｎ１０ＦＦす
る頻度の高い機器への適用も容易に行うことができ、例
えば、電磁式カウンターの電子化を容易に図り得る等の
効果を奏する。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
第１図に示した電源電圧検出回路の回路図、第３図は第
２図におけるＡ点及びＢ点の電位を示すグラフ、第４図
は従来例を示すブロック図である。 １は中央演算処理部（ＣＰＵ）　、２はプログラムメモ
リ　（ＲＯＭ）　、３は揮発性データメモリ　（ＲＡＭ
）　、４は入出力部、５は電源電圧検出回路、６はデー
タ転送回路、７は不揮発性メモリ、８はコンパレータ、
９・１０・１１は抵抗、１２はツェナダイオードである
。 享１図 第２図 第３図

Claims (1)

【特許請求の範囲】
1. １、同一チップにプログラムメモリ、揮発性データメモ
   リ、入出力部、及びこれら三者と接続され、制御と演算
   を行う中央演算処理部を有する１チップマイクロコンピ
   ュータにおいて、上記同一チップに、供給される電源電
   圧が内部に設定した設定値以下となったときに異常出力
   を送出する電源電圧検出回路と、上記異常出力を受ける
   ことにより、中央演算処理部に動作の中断を指示し、か
   つ中央演算処理部の動作状態及び揮発性データメモリの
   内容を不揮発性メモリに転送するデータ転送回路と、転
   送されて来たデータを記憶する不揮発性メモリとを設け
   たことを特徴とする不揮発性メモリ内蔵１チップマイク
   ロコンピュータ。