JPH08235077A - メモリバックアップ回路 - Google Patents

Abstract

(57)【要約】 【目的】 主電源の遮断時に、メモリのデータ内容保持
の可否及びバックアップ用の補助電源の消耗状態を報知
をするメモリバックアップ回路を提供する。 【構成】 主電源１からの電力供給が遮断されたとき
に、補助電源５からの出力電圧によりメモリ６のデータ
内容を保持するメモリバックアップ回路において、補助
電源５からの出力電圧が基準的な出力電圧以下となった
とき、第１の検出信号を出力する第１のメモリ電圧監視
回路７ｂと、補助電源５からの出力電圧がメモリデータ
内容の保持可能電圧以下となったとき、第２の検出信号
を出力する第２のメモリ電圧監視回路７ａと、主電源１
が遮断されているときに、第１の検出信号が入力される
と、補助電源５の出力電圧が基準的な出力電圧以下に低
下した旨を報知し、第２の検出信号が入力されると、メ
モリデータ内容の保持が不可能になった旨を報知する報
知手段７ｃ，８とを備えたメモリバックアップ回路。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、メモリバックアップ用
の補助電源を有する計算機におけるメモリのデータ内容
の有効性を判定するメモリバックアップ回路に関する。

【０００２】

【従来の技術】各種計算機においては、主電源からの電
力供給停止に対応するため、コンデンサ，バッテリ等を
補助電源として使用して、短時間の主電源遮断ではＳＲ
ＡＭ等のＲＡＭメモリの内容が失われないようにしてい
る。

【０００３】しかし、従来の計算機では、補助電源によ
るバックアップ電圧がメモリ内容を保持するのに必要な
電圧を担保しているかを判定する手段がなく、したがっ
て、ＲＡＭ内容が正常に保持されているかを調べること
ができなかった。

【０００４】これに対し、例えば”特開平６−１１０７
９４号公報”において、コンデンサをバックアップ用補
助電源として使用したときに、メモリ内容が保持されて
いるかの判断を行うメモリバックアップ回路が提案され
ている。

【０００５】図５は、”特開平６−１１０７９４号公
報”に開示されるメモリバックアップ回路を示す構成図
である。このメモリバックアップ回路において、主電源
ＶＣＣから電力供給がされているときは、半導体スイッ
チ２１が接続されてＳＲＡＭ２２に電力が供給されてい
る。

【０００６】次に、主電源ＶＣＣが遮断されると、半導
体スイッチ２１は切り離され、コンデンサ２３からＳＲ
ＡＭ２２に対するバックアップ電力ＢＶＣＣの供給がな
される。

【０００７】そして、主電源ＶＣＣが回復すると、制御
回路２４によって、このときのバックアップ電力ＢＶＣ
ＣがＳＲＡＭ２２のメモリ内容を保持可能な最低電圧以
上であるか否か判定され、その判定結果が、当該計算機
全体の動作を制御するマイクロプロセッサ２５に通知さ
れる。

【０００８】

【発明が解決しようとする課題】しかし、上述したよう
に、特開平６−１１０７９４号公報に開示されるメモリ
バックアップ回路においては、主電源ＶＣＣの回復によ
って制御回路２４が動作し、バックアップ電力ＢＶＣＣ
の検査が行われる。したがって、この回路では、主電源
ＶＣＣ回復後でなければ、メモリ内容が保持されている
かの判定ができない問題点を有する。

【０００９】また、メモリバックアップ用の補助電源と
して、コンデンサでなく例えばバッテリを用いた場合、
計算機使用者はメモリ内容が無効になって初めてバッテ
リが消耗していることに気付くわけであり、メモリ内容
無効による計算機の状態保持不能という不都合を回避す
るのが困難である。

【００１０】本発明は、このような実情を考慮してなさ
れたもので、主電源からの電力供給の遮断時に、メモリ
のデータ内容が保持されているか否かの旨を報知し、ま
た、メモリバックアップ用の補助電源の消耗状態につい
て報知することが可能なメモリバックアップ回路を提供
することを目的とする。

【００１１】

【課題を解決するための手段】上記課題を解決するため
に、請求項１に対応する発明は、少なくともメモリと補
助電源とを備え、主電源からの電力供給が遮断されたと
きに、補助電源からの電力供給に切換えてその出力電圧
によりメモリのデータ内容を保持する計算機のメモリバ
ックアップ回路において、主電源からの電力供給が遮断
されているときに、補助電源からの出力電圧が補助電源
について定められた基準的な出力電圧以下となったこと
を検出し、第１の検出信号を出力する第１の電圧監視回
路と、主電源からの電力供給が遮断されているときに、
補助電源からの出力電圧がメモリデータ内容の保持可能
電圧以下となったことを検出し、第２の検出信号を出力
する第２の電圧監視回路と、第１の電圧監視回路から第
１の検出信号が入力されると、補助電源からの出力電圧
が基準的な出力電圧以下に低下した旨を報知し、また第
２の電圧監視回路から第２の検出信号が入力されると、
メモリデータ内容の保持が不可能となった旨を報知する
報知手段とを備えたメモリバックアップ回路である。

【００１２】また、請求項２に対応する発明は、請求項
１に対応する発明において、補助電源について定められ
た基準的な出力電圧は、補助電源の定格電圧に基づいて
算出し、メモリデータ内容の保持可能電圧は、メモリの
データ内容を保持するバッテリバックアップ回路の最低
動作電圧とするメモリバックアップ回路である。

【００１３】さらに、請求項３に対応する発明は、請求
項１に対応する発明において、補助電源について定めら
れた基準的な出力電圧は、補助電源の定格電圧に基づい
て算出し、メモリデータ内容の保持可能電圧は、メモリ
の保持保証電圧とするメモリバックアップ回路である。

【００１４】

【作用】したがって、まず、請求項１に対応する発明の
メモリバックアップ回路においては、主電源が遮断され
たとき、補助電源からの出力電圧によりメモリのデータ
内容が保持されるようになっている。

【００１５】このとき、補助電源の出力電圧が低下し、
補助電源について定められた基準的な出力電圧以下にな
ると、第１の電圧監視回路によって、この基準的な出力
電圧以下になったことが検出され、第１の検出信号が出
力される。

【００１６】さらに、上記出力電圧が低下し、メモリの
データ内容の保持可能電圧以下になると、第２の電圧監
視回路によって、この保持可能電圧以下になったことが
検出され、第２の検出信号が出力される。

【００１７】そして、報知手段は、第１の検出信号が入
力されると、補助電源からの出力電圧が基準的な出力電
圧以下に低下したことを報知し、第２の検出信号が入力
されると、メモリデータ内容の保持が不可能となったこ
とを報知する。

【００１８】したがって、当該計算機使用者は、これら
の報知内容によって補助電源の消耗状態及びメモリのデ
ータ内容保持状態について知ることができ、必要な処置
を施すことができる。

【００１９】また、請求項２に対応する発明のメモリバ
ックアップ回路においては、請求項１に対応する発明と
同様に作用する他、補助電源について定められた基準的
な出力電圧を、補助電源の定格電源に基づいて算出し、
例えば定格電圧以下のマージン領域に設定する。

【００２０】したがって、例えばバッテリなどの補助電
源が、消耗して電圧の著しい降下が始まったとき、これ
を検出することができ、計算機使用者は、補助電源の交
換あるいはチャージが必要であるのを知ることができ
る。

【００２１】また、メモリデータ内容の保持可能電圧を
バッテリバックアップ回路の最低動作電圧とすること
で、メモリデータ内容の保持にバッテリバックアップ回
路を用いるメモリバックアップ回路において、メモリデ
ータ内容の保持がなされているか否かを把握することが
できる。

【００２２】また、請求項３に対応する発明のメモリバ
ックアップ回路においては、請求項１に対応する発明と
同様に作用する他、補助電源について定められた基準的
な出力電圧を、請求項２に対応する発明と同様に設定
し、同様な作用・効果を生じる。また、メモリデータ内
容の保持可能電圧をメモリの保持保証電圧とすること
で、メモリデータ内容の保持がなされているか否かを把
握することができる。

【００２３】

【実施例】以下、本発明の実施例について説明する。図
１は本発明に係るメモリバックアップ回路の一実施例を
示す全体構成図であり、図２は同実施例のメモリバック
アップ回路における制御回路の一例を示す詳細構成図あ
る。

【００２４】このメモリバックアップ回路は、主電源１
に接続されるマイクロプロセッサ２及び電源低下検出回
路３及び半導体スイッチ４と、半導体スイッチ４に接続
される補助電源５及びＳＲＡＭ６及び制御回路７と、制
御回路７に接続される表示部８とによって構成されてい
る。

【００２５】主電源１は、本実施例を適用する計算機の
全回路が通常動作するのに十分な電圧・容量を持つ直流
電源である。この主電源１が遮断されると、主電源電圧
ＶCCは、０Ｖとなる。

【００２６】マイクロプロセッサ２は、プログラムに基
づいて演算処理及びＳＲＡＭ６等のメモリに読み書きを
行う当該計算機の制御主体である。主電源１有効時に
は、制御処理を実行するが、主電源電圧ＶCCが低下し、
電源低下検出回路３からのリセット信号が有効になると
不活性になる。

【００２７】電源低下検出回路３は、主電源電圧ＶCCが
低下し、ＳＲＡＭ６に読み書きができなくなる前にマイ
クロプロセッサ２に対し、これを不活性にする信号を出
力すると共に、半導体スイッチ４に対し、ＳＲＡＭ６の
メモリ駆動電圧を主電源電圧ＶCCから補助電源５の補助
電源電圧ＶB に切り替える信号を出力するようになって
いる。また、主電源電圧ＶCCが回復したときには、逆
に、マイクロプロセッサ２を活性化し、メモリ駆動電圧
を主電源電圧ＶCCに切り替えるようになっている。

【００２８】半導体スイッチ４は、電源低下検出回路３
からの切り替え信号に基づき、メモリ駆動電圧源を主電
源１から補助電源５へ、あるいは、補助電源５から主電
源１へと切り換えるようになっている。

【００２９】補助電源５は、少なくとも補助電源につい
て定められた基準的な出力電圧としての補助電源定格電
圧以上のとき、ＳＲＡＭ６のデータ内容を保持するのに
十分な電圧・容量を有するバッテリによって構成されて
いる。また、補助電源定格電圧とは、バッテリの有する
一定の定格電圧より低い側に、多少のマージンを持たせ
た電圧値のことである。ここで、補助電源電圧ＶB は、
主電源電圧ＶCCよりも低い。

【００３０】ＳＲＡＭ６は、マイクロプロセッサ１が制
御を実行するに必要なプログラム、データを記憶する。
これらのデータ等は主電源１有効時にはマイクロプロセ
ッサ２の動作により読み書き可能である。また、このＳ
ＲＡＭ６内にはバッテリバックアップ回路が内蔵されて
おり、メモリ駆動電圧がバックアップ回路最低動作電圧
を越えていれば、バッテリバックアップ回路の動作によ
って上記データ等は保持されている。

【００３１】制御回路７は、図示しない他の駆動電源あ
るいは内蔵されたバッテリあるいはメモリ駆動電圧その
もので動作し、メモリ駆動電圧を監視することにより、
主電源１遮断時の補助電源電圧ＶB を監視して、その結
果を表示部８に表示するようになっている。

【００３２】図２に示すように、この制御回路７は、第
１の電圧監視回路としての第１メモリ電圧監視回路７ａ
と、第２の電圧監視回路としての第２メモリ電圧監視回
路７ｂと、メモリ電圧判定回路７ｃとによって構成され
ている。

【００３３】第１メモリ電圧監視回路７ａは、メモリ駆
動電圧がバックアップ回路最低動作電圧以下になるとバ
ッテリオーケー信号BATOK0を無効にする。つまり、この
とき、バッテリオーケー信号出力BATOK0は、”Ｌ”レベ
ルから”Ｈ”レベルに変更される。

【００３４】第２メモリ電圧監視回路７ｂは、メモリ駆
動電圧が補助電源定格電圧以下になるとメモリアラーム
信号MEMALM0 を有効にする。つまり、このとき、メモリ
アラーム信号出力MEMALM0 は、”Ｈ”レベルから”Ｌ”
レベルに変更される。

【００３５】メモリ電圧判定回路７ｃは、バッテリオー
ケー信号出力BATOK0とメモリアラーム信号出力MEMALM0
とを入力とし、これらの各信号に基づいて、メモリ内容
オーケー信号MMEMOK1 とバッテリオーケー信号MBATOK1
とを出力するようになっている。

【００３６】ここで、図２に示されるように、メモリ内
容オーケー信号MMEMOK1 は、バッテリオーケー信号BATO
K0のＮＯＴであり、バッテリオーケー信号MBATOK1 は、
バッテリオーケー信号BATOK0のＮＯＴとメモリアラーム
信号MEMALM0 とのＡＮＤになっており、これらの関係は
図３に示す真理値表に従っている。

【００３７】表示部８は、図示しない他の駆動電源ある
いは内蔵されたバッテリあるいはメモリ駆動電圧そのも
ので動作し、制御回路７のメモリ電圧判定回路７ｃから
の信号に基づいて、状態表示を行うようになっている。

【００３８】このとき、表示部８は、メモリ内容オーケ
ー信号MMEMOK1 が”Ｈ”レベルであればメモリ内容オー
ケー表示を行い、”Ｌ”レベルであればメモリ内容アラ
ーム表示を行う。一方、バッテリオーケー信号MBATOK1
が”Ｈ”レベルであればバッテリオーケー表示を行
い、”Ｌ”レベルであればバッテリアラーム表示を行う
ようになっている。

【００３９】なお、上記において、メモリ電圧判定回路
７ｃと表示部８とから、報知手段である警告出力手段が
構成されている。次に、以上のように構成された本実施
例のメモリバックアップ回路の動作について、図４を用
いて説明する。

【００４０】図４は、メモリ駆動電圧低下時の様子を示
す図である。まず、何等かの理由で主電源１が遮断され
ると、メモリ駆動電圧は徐々に低下する。

【００４１】次に、マイクロプロセッサ２がＳＲＡＭ６
の内容を読み書きできなくなる前で、かつ、ＳＲＡＭ６
に対する必要な読み書きが終了した後に、電圧低下検出
回路３によって、マイクロプロセッサ２が不活性にされ
る。

【００４２】さらに、電圧低下検出回路３によって、半
導体スイッチ４が切り替えられ、メモリ駆動電圧は補助
電源５の補助電源電圧ＶB により供給されることにな
る。ここで、図４に示すように、メモリ駆動電圧が補助
電源５の定格電圧以上であれば、補助電源電圧ＶB には
問題がなく、ＳＲＡＭ６内のデータも保持されているこ
とになり、表示部８上の表示はバッテリーオーケー及び
メモリ内容オーケーとなっている。この場合、バッテリ
オーケー信号出力BATOK0は”Ｌ”レベル、メモリアラー
ム信号MEMALM0 は”Ｈ”レベルであって、図３の真理値
表のケース１に対応する。

【００４３】また、補助電源５の補助電源電圧ＶB は、
時間と共に低下する。図４に示すように、補助電源電圧
ＶB が補助電源定格電圧まで低下したとき、つまり、メ
モリ駆動電圧が補助電源定格電圧とバックアップ回路最
低動作電圧との間の値になったとき、第２メモリ電圧監
視回路７ｂにおけるメモリアラーム信号MEMALM0 が有効
となり、”Ｌ”レベルになる。

【００４４】したがって、表示部８上の表示はバッテリ
ーアラーム及びメモリ内容オーケーとなる。これは、Ｓ
ＲＡＭ６の内容が破壊されるまでには至っていないが、
補助電源５を交換あるいはチャージする必要のあること
を示している。

【００４５】また、この場合、バッテリオーケー信号出
力BATOK0及びメモリアラーム信号MEMALM0 は、共に”
Ｌ”レベルであり、図３の真理値表のケース２にそれぞ
れ対応している。

【００４６】さらに、図４に示すように、補助電源５の
補助電源電圧ＶB がバックアップ回路最低動作電圧以下
の値になったとき、第１メモリ電圧監視回路７ａにおけ
るバッテリオーケー信号出力BATOK0が無効となり、”
Ｈ”レベルになる。

【００４７】したがって、表示部８上の表示はバッテリ
ーアラーム及びメモリ内容アラームとなる。これは、補
助電源５を交換あるいはチャージが必要であるだけでな
く、ＳＲＡＭ６の内容をも破壊されていることを示して
いる。

【００４８】この場合、バッテリオーケー信号出力BATO
K0は”Ｈ”レベル、メモリアラーム信号MEMALM0 は”
Ｌ”レベルであって、図３の真理値表のケース３に対応
する。なお、図３の真理値表のケース４は、仮に補助電
源定格電圧よりもバックアップ回路最低動作電圧の方が
大きい場合で、かつ、補助電源電圧ＶB が補助電源定格
電圧とバックアップ回路最低動作電圧との間にある場合
を示すが、本実施例においてはこのような状態はありえ
ない。

【００４９】上述したように、本実施例によるメモリバ
ックアップ回路は、主電源１が遮断されているときに、
第２メモリ電圧監視回路７ｂによって、メモリ駆動電圧
が補助電源定格電圧以下になったことを検出し、第１メ
モリ電圧監視回路７ａによって、メモリ駆動電圧が補助
電源定格電圧以下になったことを検出し、これらの検出
結果に基づいて、メモリ電圧判定回路７ｃ及び表示部８
によってバッテリ警告表示及びメモリ内容警告表示を行
うようにしたので、計算機使用者は、主電源遮断があっ
たとき、メモリのデータ内容保持状態及び補助電源の消
耗状態を即時にかつ適格に把握することができ、これら
の状態に応じて、バッテリ交換、計算機の再立ち上げな
ど必要な処置を迅速に施すことができる。

【００５０】したがって、計算機使用者は、例えばメモ
リ内容が無効になって初めてバッテリの消耗に気付くと
いうこともなく、メモリ内容無効による計算機の状態保
持不能という不都合を容易に回避することができる。

【００５１】なお、本発明においては、ＳＲＡＭ６に相
当するメモリが、メモリ保持保証電圧以上の電圧を与え
られることによって、メモリ内容を保持する形式であっ
てもよい。このときは、上記実施例において図４のバッ
クアップ回路最低動作電圧は、メモリ保持保証電圧とな
る。

【００５２】また、本発明においては、補助電源５に
は、バッテリの代わりにコンデンサを用いてもよい。こ
のときは、補助電源定格電圧は、主電源１の定格電圧以
下で、かつ、ＳＲＡＭ６のバッテリバックアップ回路の
正常動作が保証される電圧もしくはメモリ保持保証電圧
以上の電圧値に設定する。

【００５３】さらに、本発明における実施例において
は、半導体スイッチ４等の電気的なスイッチの代わり
に、機械的な接点を備えたスイッチを用いてもよい。さ
らにまた、本発明における実施例においては、報知手段
の一要素として、視覚的なものである表示手段（表示部
８）を用いたが、これに限らず、聴覚的なものである例
えばスピーカ等による音声出力手段を用いるようにして
もよい。さらに、必要に応じて、これらを併用するよう
にしてもよい。なお、本発明は、上記各実施例に限定さ
れるものでなく、その要旨を逸脱しない範囲で種々に変
形することが可能である。

【００５４】

【発明の効果】以上詳記したように本発明によれば、メ
モリ電圧監視回路によりメモリ駆動電圧を監視するよう
にしたので、主電源からの電力供給の遮断時に、メモリ
のデータ内容が保持されているか否かの旨を報知し、ま
た、メモリバックアップ用の補助電源の消耗状態につい
て報知することが可能なメモリバックアップ回路を提供
することができる。

【図面の簡単な説明】

【図１】本発明に係るメモリバックアップ回路の一実施
例を示す全体構成図。

【図２】同実施例のメモリバックアップ回路における制
御回路の一例を示す詳細構成図。

【図３】図２の制御回路における同実施例のメモリ電圧
判定回路の入出力関係についての真理値表を示す図。

【図４】同実施例のメモリバックアップ回路におけるメ
モリ駆動電圧低下時の様子を示す図。

【図５】従来のメモリバックアップ回路を示す構成図。

【符号の説明】

１…主電源、２…マイクロプロセッサ、３…電源低下検
出回路、４…半導体スイッチ、５…補助電源、６…ＳＲ
ＡＭ、７…制御回路、７ａ…第１メモリ電圧監視回路、
７ｂ…第２メモリ電圧監視回路、７ｃ…メモリ電圧判定
回路、８…表示部。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 少なくともメモリと補助電源とを備え、
   主電源からの電力供給が遮断されたときに、前記補助電
   源からの電力供給に切換えてその出力電圧により前記メ
   モリのデータ内容を保持する計算機のメモリバックアッ
   プ回路において、 前記主電源からの電力供給が遮断されているときに、前
   記補助電源からの出力電圧が前記補助電源について定め
   られた基準的な出力電圧以下となったことを検出し、第
   １の検出信号を出力する第１の電圧監視回路と、 前記主電源からの電力供給が遮断されているときに、前
   記補助電源からの出力電圧が前記メモリデータ内容の保
   持可能電圧以下となったことを検出し、第２の検出信号
   を出力する第２の電圧監視回路と、 前記第１の電圧監視回路から前記第１の検出信号が入力
   されると、前記補助電源からの出力電圧が前記基準的な
   出力電圧以下に低下した旨を報知し、また前記第２の電
   圧監視回路から前記第２の検出信号が入力されると、前
   記メモリデータ内容の保持が不可能となった旨を報知す
   る報知手段とを備えたことを特徴とするメモリバックア
   ップ回路。
2. 【請求項２】 前記補助電源について定められた基準的
   な出力電圧は、補助電源の定格電圧に基づいて算出し、 前記メモリデータ内容の保持可能電圧は、前記メモリの
   データ内容を保持するバッテリバックアップ回路の最低
   動作電圧とすることを特徴とする請求項１記載のメモリ
   バックアップ回路。
3. 【請求項３】 前記補助電源について定められた基準的
   な出力電圧は、補助電源の定格電圧に基づいて算出し、 前記メモリデータ内容の保持可能電圧は、前記メモリの
   保持保証電圧とすることを特徴とする請求項１記載のメ
   モリバックアップ回路。