JP2540650B2

JP2540650B2 - メモリカ―ドおよびメモリカ―ドを用いるデ―タ処理システム

Info

Publication number: JP2540650B2
Application number: JP2136098A
Authority: JP
Inventors: 勝三酒井
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1990-05-25
Filing date: 1990-05-25
Publication date: 1996-10-09
Anticipated expiration: 2011-10-09
Also published as: JPH0430285A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、メモリカードに関し、特に、内蔵されたバ
ックアップバッテリにより主メモリに格納されたデータ
の消失を防止でき、データ処理装置本体への装着誤りを
防止できるメモリカードに関するものである。

〔従来の技術〕

半導体製造技術の飛躍的な発展により、安価に大容量
の半導体メモリが提供されるようになり、その結果、外
部メモリの大容量データファイルとして用いることが可
能な着脱自在のメモリカードが開発されるようになって
いる。

第６図は、従来のメモリカードの一例を示す回路ブロ
ック図である。第６図において、１はメモリカード全体
を示し、２はデータ処理装置本体に装着するためのコネ
クタである。また、３はカード内に内蔵される主メモリ
（大容量メモリ）であり、４はバックアップバッテリ、
５はダイオード、６は抵抗である。メモリカード１にお
いては、主メモリ３がコネクタ２を介して、例えば、デ
ータ処理装置のプロセッサ（CPU）のバスインタフェー
スと接続され、主メモリ３のリードあるいはライトが行
なわれる。メモリカード１がデータ処理装置本体から取
り外された時には、バックアップバッテリ４により主メ
モリ３に対して電源がダイオード５を介して供給され、
主メモリ３に格納されたデータが消失されないように構
成されている。コネクタ２の左欄に示される信号端子
は、主要な信号端子を示している。Vccは主メモリに対
する外部からの電源供給端子であり、ADD・BASはアドレ
スバスインタェース端子である。DATA・BASはデータバ
スインタフェース端子である。▲▼は主メモリをラ
イトあるいはリードするためのライトイネーブル端子で
あり、▲▼はメモリカードを選択するためのチップ
イネーブル端子である。GNDは接地端子であり、また、B
ATT・DETはバッテリ４の電圧が低下したことを検出する
ための端子である。

メモリカード１は、例えば、端末装置などのデータ処
理装置に装着されて、外部メモリのデータファイルとし
て使用されるが、端末装置から取り外された状態では、
内蔵されるバックアップバッテリ４により主メモリ３に
電源が供給され、主メモリ３に格納されているデータが
消去されないように保護される。また、端末装置に装着
された場合には、電源供給端子Vccから電源が供給され
る。バッテリ４の劣化の防止のためダイオード５により
バッテリ４には電源端子Vccからの電源で充電されない
ようになっている。抵抗６は、BATT・DET端子に対する
保護抵抗である。

なお、この種のメモリカードの規格に関する技術資料
としては、例えば、社団法人日本電子工業振興協会・パ
ーソナルコンピュータ業務委員会の「ICメモリカードガ
イドライン」（昭和61年９月発行）がある。

〔発明が解決しようとする課題〕

ところで、このようなメモリカードの使われ方は、メ
モリカードに格納されているデータを識別するため、メ
モリカードの筺体の外部にラベル等を貼り付けて、メモ
リカード自体を識別するようにしている。

しかし、このようなラベルの貼り付け作業は煩らしい
ものであり、誤って貼り付けてしまう場合もある。ま
た、メモリカードに格納しているデータ内容を変更する
と、それに対応させて貼り付けるラベルを変更しなけれ
ばならず、その管理が煩雑であり、運用上に問題があ
る。

メモリカードに格納されているデータ内容を確認する
ためには、当該メモリカードを端末装置に装着して、メ
モリカードに記憶している内容の一部のデータを読み出
して行うこととなるが、この場合、読み出すデータを適
切に選択しないと、データ内容を確認できない場合があ
る。また、メモリカードのコネクタは多芯コネクタであ
るため、装着および脱着の操作が手速く行えないという
問題がある。

メモリカードのバックアップ電源のバッテリについて
も、特にBATT・DET端子を通して外部からバッテリ４の
電圧が低下したことを検出しなければ、十分な放電容量
が残っているのか、あるいは電圧が低下し、危険な状態
になっているのかの判断が独立ではできない。したがっ
て、メモリカードを単独で放置しておいた場合には、デ
ータが消失してしまう可能性があり、メモリカードのデ
ータが保証されない虞れがあるという問題がある。

本発明は、前記従来技術の問題点を解決するためにな
されたものであり、本発明の目的は、メモリカードにお
いて、内蔵されたバックアップバッテリにより大容量メ
モリに格納されたデータの消失を防止し、データ処理装
置本体への装着誤りを防止することが可能となる技術を
提供することにある。

本発明の他の目的は、メモリカードにおいて、容易に
データ内容および内蔵されたバックアップバッテリの状
態を確認することが可能となるとともに、バックアップ
バッテリの消費電力を低減することが可能となる技術を
提供することにある。

本発明の前記目的並びにその他の目的及び新規な特徴
は、本明細書の記載及び添付図面によって明らかにす
る。

〔課題を解決するための手段〕

本願において開示される発明のうち、代表的なものの
概要を簡単に説明すれば、下記の通りである。

（１）データ処理装置に対し着脱自在なコネクタと、デ
ータ処理装置のデータファイルとして用いる大容量の主
メモリと、主メモリの記憶保持動作を保証するバックア
ップバッテリと、主メモリに格納されているデータの内
容を識別する識別データを格納するサブメモリと、サブ
メモリをリード／ライトし、データ入出力処理を行う制
御部と、前記サブメモリの内容を表示する表示部とを有
するメモリカードであって、前記メモリカードが前記デ
ータ処理装置から取り外されている場合に、前記バック
アップバッテリが前記制御部に電力を供給し、前記制御
部が、前記サブメモリに格納されている識別データを読
み出して前記表示部に表示することを特徴とする。

（２）前記（１）の手段において、コネクタと一体に形
成された基板に、主メモリ、制御部、バックアップバッ
テリ、サブメモリ、表示部を構成する各回路が搭載され
ていることを特徴とする。

（３）前記（１）または（２）の手段において、前記メ
モリカードが、バックアップバッテリの電圧低下を所定
の閾値電圧と比較して検出する低電圧検出機構を有し、
前記低電圧検出機構は、バックアップバッテリの電圧低
下を監視し、所定値以下の電圧低下を検出すると、表示
部の表示状態を変化させて警告表示を行うことを特徴と
する。

（４）前記（１）ないし前記（３）の手段のメモリカー
ドをデータ処理装置本体に装着し、メモリカードの主メ
モリをデータファイルとして用いるデータ処理システム
において、メモリカードがデータ処理装置本体に装着さ
れた時に、データ処理装置本体は、サブメモリに格納さ
れている識別データを読み込み、当該読み込んだ識別デ
ータと本来装着すべきメモリカードの所定の識別データ
とを比較し、前記比較結果が一致しない場合に、メモリ
カード装着誤りのメッセージを出力することを特徴とす
る。

（５）前記（１）ないし前記（３）の手段のメモリカー
ドをデータ処理装置本体に装着し、メモリカードの主メ
モリをデータファイルとして用いるデータ処理システム
において、メモリカードがデータ処理装置本体に装着さ
れた時に、データ処理装置本体は、サブメモリに格納さ
れている識別データを読み込み、当該読み込んだ識別デ
ータと本来装着すべきメモリカードの所定の識別データ
とを比較し、前記比較結果が一致した場合に、メモリカ
ードの主メモリに格納されているデータを読み込みデー
タ処理を行い、また、当該データ処理を行ったデータを
メモリカードの主メモリに書き込んだ時に、サブメモリ
に格納されている識別データをデータ更新を行ったこと
を示す識別データに更新することを特徴とする。

〔作用〕

前記（１）または（２）の手段によれば、メモリカー
ドに、主メモリとバックアップバッテリに加えて、サブ
メモリと、サブメモリをリード／ライトする制御部と、
サブメモリの内容を表示する表示部とが設けられ、サブ
メモリには、ラベルに記入していたメモリカードの主メ
モリに格納されているデータの内容を識別する識別コー
ドが格納される。

そして、メモリカードがデータ処理装置から取り外さ
れている場合に、制御部にはバックアップバッテリから
電力が供給され、制御部が、サブメモリに格納されてい
る識別データを読み出して表示部に表示する。

これにより、メモリカードの内容を常に識別すること
が可能となり、したがって、従来のラベルの機能はサブ
メモリと表示部により実現されるので、メモリカードに
ラベルを貼り付ける等の煩らわしさがなく、ラベル表記
とデータ内容の不一致がなくなる。

前記（３）の手段によれば、前記（１）または（２）
の手段のメモリカードに、更に、メモリカードに内蔵さ
れるバックアップバッテリの電圧を監視するための低電
圧検出機構が設けられる。

この低電圧検出機構は、バックアップバッテリの電圧
低下を監視し、所定値以下の電圧低下を検出すると、表
示部の表示状態を変化させて警告表示を行う。

これにより、バックアップバッテリの電圧の低下が、
表示部によりブリンク表示などの警告表示により報知さ
れるので、常時、バックアップバッテリの電圧低下を確
認することができ、データの消失に対する保証を確実に
行うことが可能となる。

前記（４）または（５）の手段によれば、前記（１）
ないし（３）の手段のメモリカードの主メモリをデータ
処理システムのデータファイルとして用いる際に、デー
タ処理装置本体が、データ処理装置本体に装着されたサ
ブメモリに格納されている識別データを読み込み、当該
読み込んだ識別データと本来装着すべきメモリカードの
所定の識別データとを比較し、前記比較結果が一致しな
い場合に、メモリカードの装着誤りのメッセージを出力
する。

また、前記比較結果が一致した場合に、メモリカード
の主メモリに格納されているデータを読み込みデータ処
理を行い、さらに、当該データ処理を行ったデータをメ
モリカードの主メモリに書き込んだ時に、サブメモリに
格納されている識別データをデータ更新を行ったことを
示す識別データに更新する。

これにより、メモリカードの装着誤りを確実に防止す
ることが可能となり、かつ、メモリカードの主メモリに
格納されているデータ内容を正確に確認することが可能
となる。

〔実施例〕

以下、本発明の一実施例を図面を用いて具体的に説明
する。

第１図は、本発明の一実施例にかかるメモリカードの
外観図である。第１図において、２は端末装置などのデ
ータ処理装置と接続するためのコネクタであり、10はメ
モリカードの全体を示し、13は表示部を示している。表
示部13は、例えば、駆動電力消費量の少ない液晶タイプ
の表示器，エレクトロクロミックタイプの表示器などが
用いられる。

第２図は、本発明の一実施例にかかるメモリカードの
内部回路構成を示す回路ブロック図である。第２図にお
いて、２はコネクタ、３は主メモリ、４はバックアップ
バッテリ、５はダイオード、６は抵抗である。これら
は、第６図で説明したメモリカードと同じ参照符号を付
加して説明したものと同様なものである。また、コネク
タ２における外部端子も同様である。Vccは主メモリに
対する外部からの電源供給端子であり、ADD・BASはアド
レスバスインタェース端子である。DATA・BASはデータ
バスインタフェース端子である。▲▼は主メモリを
ライトあるいはリードするためのライトイネーブル端子
であり、▲▼はメモリカードを選択するためのチッ
プイネーブル端子である。GNDは接地端子であり、ま
た、BATT・DETはバッテリ４の電圧が低下したことを検
出するための端子である。10はメモリカードの全体を示
し、11は表示部ユニット、12は外部インタフェース部を
含む制御部である。13は表示部、14はサブメモリであ
る。

メモリカード10の表示部ユニット11は、制御部12の制
御のもとにある表示部13とサブメモリ14とを有してい
る。サブメモリ14は、制御部12における外部インタフェ
ース部を介してリードあるいはライトできるように構成
されている。また、表示部13は制御部12を介してサブメ
モリ14に格納しているデータ内容を表示するように構成
されている。

サブメモリ14には、メモリカード10の内容を識別する
ための識別コードが格納される。サブメモリ14に格納さ
れている識別コードは、常時、表示部13により表示され
る。これにより、メモリカード10の内容は、表示部13の
表示内容を見ることにより、常に識別できる第３図は、本発明の他の一実施例にかかるメモリカー
ドの内部回路構成を示す回路ブロック図である。第３図
において、第２図の参照符号と同一の参照符号の要素
は、同じものを示している。この第３図のメモリカード
20においては、更に、低電圧検出機構15が設けられてい
る。低電圧検出機構15は、バックアップバッテリ４の電
圧を所定の閾値電圧との比較により監視し、主メモリ３
のデータ保証電圧（このデータ保証電圧は若干の余裕を
持たせて実際のデータ保証電圧より高く設定した電圧）
以下となった場合に、制御部12に対し警告表示を起動す
る起動信号を発生する。制御部12はこの起動信号によっ
て、表示部13を警告表示の表示モードとするため表示状
態をブリンク表示とする。これにより、ユーザにバック
アップバッテリ４の電圧低下を知らせるようにする。こ
のようなバックアップバッテリ４の電圧低下の警告表示
は、１つの値のみの閾値電圧（データ保証電圧）を基準
として、低電圧検出機構15により電圧低下を判別するの
でなく、２つの比較基準電圧値を設けておき、低電圧検
出機構15が順次に複数の比較基準電圧との比較により電
圧低下の検出を行うようにしてもよい。この場合、第１
段階の警告表示では、例えば、ブリンク表示のブリンク
の間隔を長くする。この段階では、余裕をもって内蔵バ
ッテリの交換を行うことができる。次の第２段階の警告
表示では、例えば、ブリンク表示のブリンクの間隔を短
くする。この第２段階の警告表示に入ってから、緊急に
内蔵バッテリの交換を行うようにすれば良い。このよう
な構成により、更にメモリカード20は、使い勝手が良く
なる。

また、このメモリカード20においては、特に、表示部
13に対する駆動電源の供給経路に表示制御スイッチ16を
設けている。この表示制御スイッチ16は、表示部13での
表示が不要な場合、例えば、当該メモリカードを端末装
置に装着している時、当該メモリカードを確実に管理し
ている時などにおいて、表示部13への駆動電源を停止し
て表示を止め、バックアップバッテリ４の電力消費を更
に少なくするようにする。なお、この場合、表示制御ス
イッチ16は、逆に表示が必要な場合のみ、表示させるよ
うな制御スイッチであると、バッテリの電圧低下が表示
されないので、当該メモリカードのユーザの管理のもと
に、表示が不要な場合にのみ表示を止めるようにする。
このため、表示スイッチ16としては、低電圧検出機構15
により、表示制御スイッチの有効／無効が制御される電
子スイッチを用いる。

第４図は、メモリカードがデータ処理装置に接続され
て用いられるデータ処理システムの全体のシステム構成
を示すブロック図である。データ処理装置とメモリカー
ドの接続関係を示している。第４図において、30はデー
タ処理装置の端末装置を示している。31はマイクロコン
ピュータ、32はマイクロコンピュータ31のもとに全体を
制御するための制御部、33はデータ等を入力するための
キーボード、34はデータあるいはプログラム等を格納す
るための主メモリ、35は入力データあるいは出力データ
を表示するためのディスプレイ装置の表示部を示してい
る。制御部32には、システム全体を制御するための各種
の信号の信号線が接続されているが、ここではアドレス
バスインタフェースADD・BASとデータバスインタフェー
スDATA・BASの信号線のみを示し、その他は省略してあ
る。メモリカード10と端末装置30とは、これらのバスイ
ンタフェースにより接続され、端末装置30からメモリカ
ード10に格納するデータがライトされ、また、メモリカ
ード10に格納されているデータが端末装置30の側にリー
ドされる。この時、サブメモリ14には、メモリカード10
に格納されるデータの内容を識別するための識別データ
が書き込まれ、以降、メモリカード10の表示部13にはサ
ブメモリ14に書込まれた識別データが表示されるように
なる。このようにサブメモリに識別データを格納し、メ
モリカードの主メモリに格納されているデータを常に確
認できるようにする処理の一例を第５図に示す。

第５図は、サブメモリに格納している識別データによ
りメモリカードに格納するデータを管理する処理の一例
を示すフローチャートである。第５図を参照して説明す
る。メモリカード50の表示部51には、「HITAC−DATA−
１」というラベル名の一種の表示がなされているが、こ
れは、サブメモリ14の識別コードの内容を表示されてい
る例を示している。ステップ41において、このメモリカ
ード50を端末装置にセットする。これは、装末装置のコ
ネクタにメモリカード50のコネクタを装着することによ
りセットする。次に、ステップ42において、端末装置本
体でのプログラムをスタートさせる。次に、ステップ43
において、最初にサブメモリ14の内容の識別コードＡを
端末装置本体の制御部内のバッファに取り込む。この識
別コードＡはメモリカード50の表示部51に表示された表
示内容を含んだデータである。次に、ステップ44におい
て、識別コードＡの内容をチェックする。取り込んだ識
別コードＡの内容が端末装置の要求しているラベル名の
識別コードと不一致ならば、エラー処理ルーチンに進
み、エラー処理を行う。エラー処理では、装着したメモ
リカードが相違している旨を表示するメモリカード装着
誤りのメッセージ表示を行い、合せて正しいメモリカー
ドのセットを促すメッセージを表示する。

ステップ44の判定処理で、取り込んだ識別コードＡの
内容が要求しているラベル名の識別コードと一致してい
ることが判定でき、Ａのラベル名がOKの場合には、ステ
ップ45に進む。次に、例えば、データ処理が終ってファ
イルに格納するデータＢを、メモリカードの主メモリ
（データファイル）に格納する処理を行う。これは、ス
テップ45において、端末装置の側の主メモリ34から、デ
ータＢをメモリカード50の主メモリに転送する処理によ
り行う。次に、ステップ46において、サブメモリの内容
の識別コードをＡ→Ａ′に更新する処理を行う。なお、
ここで、更新するサブメモリの識別コードＡ′はデータ
Ｂのタイトルラベル名とする。

次に、ステップ47において、プログラムをストップさ
せ、次のステップ48において、メモリカード50を端末装
置から取り外し可として、処理を終了する。これによ
り、メモリカード50は、端末装置から取り外しが可能と
なる。このとき以降、主メモリのデータ内容が変更され
たメモリカード60の表示部61においては、表示内容が変
わり、例えば「HITAC−DATA−２」という内容の表示が
なされている。

このように、サブメモリに格納する識別コードの内容
を、メモリカードの主メモリに格納されてるデータの更
新と合せて更新することにより、メモリカードに格納さ
れているデータ内容を正確に確認することができる。す
なわち、メモリカードをデータ処理装置本体に装着し、
メモリカードの主メモリをデータファイルとして用いて
データ処理を行う場合、メモリカードを端末装置（デー
タ処理装置）の本体に装着した時、装置本体は、メモリ
カードのサブメモリに格納されている識別データを読み
込み、装着すべきメモリカードの所定の識別データと一
致しない場合には、メモリカード装着誤りの旨のメッセ
ージを表示出力する。

また、メモリカードを装置本体に装着した時、データ
処理装置本体では、サブメモリに格納されている識別デ
ータを読み込み、装着すべきメモリカードの所定の識別
データと一致した場合において、メモリカードの主メモ
リからのデータを読み込みデータ処理を行う。また、デ
ータ処理を行ったデータをメモリカードの主メモリに書
き込む場合に、サブメモリに格納されている識別データ
を読み込み、装着すべきメモリカードの識別データを確
認して、正してメモリカードの識別データである場合
に、データをメモリカードの主メモリに書き込み、サブ
メモリの識別データをデータ更新を行った旨を示す識別
データに更新する。

以上、本発明を実施例にもとづき具体的に説明した
が、本発明は、前記実施例に限定されるものではなく、
その要旨を逸脱しない範囲において種々変更可能である
ことは言うまでもない。

〔発明の効果〕

本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記の通りであ
る。

（１）本発明によれば、サブメモリに、メモリカードの
主メモリに格納されているデータの内容を識別する識別
コードを格納し、この識別コードを制御部で読み出し表
示部に表示するようにしたので、メモリカードの主メモ
リに格納されているデータの内容を常時判別することが
可能となり、これにより、メモリカードの表面にラベル
等を貼る必要はなく、かつ、ラベルの貼り間違いが生ず
ることもなくなるので、使い勝手、操作性を向上させる
ことが可能となる。

（２）本発明によれば、メモリカードがデータ処理装置
から取り外された状態におけるバックアップバッテリの
消費電力が、主メモリに格納されたデータを保持するた
めの電力と、制御部がサブメモリに格納されている識別
コードを読み出して表示部に表示するための電力だけで
良いので、バックアップバッテリの消費電力を低減する
ことが可能となり、これにより、メモリカードに内蔵さ
れたバックアップバッテリの交換時期を長くすることが
可能となる。

（３）本発明によれば、メモリカードに内蔵されたバッ
テリの交換の時期が可視的に表示されるので、メモリカ
ードの運用上における操作性を向上させることが可能と
なる。

（４）本発明によれば、メモリカードの主メモリをデー
タ処理システムのデータファイルとして用いる際に、メ
モリカードの装着誤りを確実に防止することが可能とな
り、かつ、メモリカードの主メモリに格納されているデ
ータ内容を正確に確認することが可能となる。

【図面の簡単な説明】

第１図は、本発明の一実施例にかかるメモリカードの外
観図、第２図は、本発明の一実施例にかかるメモリカードの内
部回路構成を示す回路ブロック図、第３図は、本発明の他の一実施例にかかるメモリカード
の内部回路構成を示す回路ブロック図、第４図は、メモリカードがデータ処理装置に接続されて
用いられるデータ処理システムの全体のシステム構成を
示すブロック図、第５図は、サブメモリに格納している識別データにより
メモリカードに格納するデータを管理する処理の一例を
示すフローチャート、第６図は、従来のメモリカードの一例を示す回路ブロッ
ク図である。図中、１はメモリカード、２はコネクタ、３は主メモリ
（大容量メモリ）、４はバックアップバッテリ、５はダ
イオード、６は抵抗、10はメモリカード、11は表示部ユ
ニット、12は制御部、13は表示部、14はサブメモリ、15
は低電圧検出機構、30は端末装置（データ処理装置）、
31はマイクロコンピュータ、32は制御部、33はキーボー
ド、34は主メモリ、35は表示部（ディスプレイ装置）。

Claims

(57)【特許請求の範囲】

【請求項１】データ処理装置に対し着脱自在なコネクタ
と、データ処理装置のデータファイルとして用いる大容
量の主メモリと、主メモリの記憶保持動作を保証するバ
ックアップバッテリと、主メモリに格納されているデー
タの内容を識別する識別データを格納するサブメモリ
と、サブメモリをリード／ライトし、データ入出力処理
を行う制御部と、前記サブメモリの内容を表示する表示
部とを有するメモリカードであって、前記メモリカード
が前記データ処理装置から取り外されている場合に、前
記バックアップバッテリが前記制御部に電力を供給し、
前記制御部が、前記サブメモリに格納されている識別デ
ータを読み出して前記表示部に表示することを特徴とす
るメモリカード。
【請求項２】コネクタと一体に形成された基板に、主メ
モリ、制御部、バックアップバッテリ、サブメモリ、表
示部を構成する各回路が搭載されていることを特徴とす
る請求項１に記載されたメモリカード。
【請求項３】前記メモリカードが、バックアップバッテ
リの電圧低下を所定の閾値電圧と比較して検出する低電
圧検出機構を有し、前記低電圧検出機構は、バックアッ
プバッテリの電圧低下を監視し、所定値以下の電圧低下
を検出すると、表示部の表示状態を変化させて警告表示
を行うことを特徴とする請求項１または請求項２に記載
されたメモリカード。
【請求項４】請求項１ないし請求項３に記載されたメモ
リカードをデータ処理装置本体に装着し、メモリカード
の主メモリをデータファイルとして用いるデータ処理シ
ステムにおいて、メモリカードがデータ処理装置本体に
装着された時に、データ処理装置本体は、サブメモリに
格納されている識別データを読み込み、当該読み込んだ
識別データと本来装着すべきメモリカードの所定の識別
データとを比較し、前記比較結果が一致しない場合に、
メモリカード装着誤りのメッセージを出力することを特
徴とするデータ処理システム。
【請求項５】請求項１ないし請求項３に記載されたメモ
リカードをデータ処理装置本体に装着し、メモリカード
の主メモリをデータファイルとして用いるデータ処理シ
ステムにおいて、メモリカードがデータ処理装置本体に
装着された時に、データ処理装置本体は、サブメモリに
格納されている識別データを読み込み、当該読み込んだ
識別データと本来装着すべきメモリカードの所定の識別
データとを比較し、前記比較結果が一致した場合に、メ
モリカードの主メモリに格納されているデータを読み込
みデータ処理を行い、また、当該データ処理を行ったデ
ータをメモリカードの主メモリに書き込んだ時に、サブ
メモリに格納されている識別データをデータ更新を行っ
たことを示す識別データに更新することを特徴とするデ
ータ処理システム。