JPS62138943A - メモリ装置 - Google Patents
メモリ装置Info
- Publication number
- JPS62138943A JPS62138943A JP60279816A JP27981685A JPS62138943A JP S62138943 A JPS62138943 A JP S62138943A JP 60279816 A JP60279816 A JP 60279816A JP 27981685 A JP27981685 A JP 27981685A JP S62138943 A JPS62138943 A JP S62138943A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- backup
- power source
- electric power
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Stand-By Power Supply Arrangements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は大容量のコンデンサをバックアップＲＡＭの
バックアップ屯源として用いるバックアップ電源付きメ
モリ装置１ユ関するものである。
バックアップ屯源として用いるバックアップ電源付きメ
モリ装置１ユ関するものである。
＠５図は大容量のコンデンサを用いた従来のバックアッ
プ電源付きメモリ装置の＃Ｉｔ成を示す構成図である。
プ電源付きメモリ装置の＃Ｉｔ成を示す構成図である。
図において、１は電源バックアップされるバックアップ
メモリを構成するランダムアクセスメモリ（バックアッ
プＲＡＭ） 、２は大容量のコンデンサを用いたバック
アップ電源部（バックアップ電源手段）、３はランダム
アクセスメモリ（以下ｉＡＭと呼ぶ）、４はリードオン
リーメモリー（以下ＲＯＭと呼ぶ）、５は中央処理装置
（以下ＣＰＵと呼ぶ）、６は入出力制御装置（以下Ｉ１
０と呼ぶ）、７はデータ、アドレス全転送するパスライ
ン、８は第５図に示されるメモリ装置の各部に通常時、
電源を供給するメイン電源、９は電源ライン、１０はバ
ックアップＲＡＭＩへの電源ｔメイン１１ｒ、源、また
はバックアップ屯源に切り換えるセレクタである。
メモリを構成するランダムアクセスメモリ（バックアッ
プＲＡＭ） 、２は大容量のコンデンサを用いたバック
アップ電源部（バックアップ電源手段）、３はランダム
アクセスメモリ（以下ｉＡＭと呼ぶ）、４はリードオン
リーメモリー（以下ＲＯＭと呼ぶ）、５は中央処理装置
（以下ＣＰＵと呼ぶ）、６は入出力制御装置（以下Ｉ１
０と呼ぶ）、７はデータ、アドレス全転送するパスライ
ン、８は第５図に示されるメモリ装置の各部に通常時、
電源を供給するメイン電源、９は電源ライン、１０はバ
ックアップＲＡＭＩへの電源ｔメイン１１ｒ、源、また
はバックアップ屯源に切り換えるセレクタである。
次に上記構成から成るメモリ装置の作用、動作について
説明する。通常、ＲＯＭ４にはＣＰＵ５が実行するプロ
グラムが記憶され、バックアップメモリとしてのバック
アップＲＡＭ１にはそのプログラムにより書き換えＣ１
で、かつ通常使用時には書き換えない例えばタイマの設
定値、テレピチェーナ等のプリセット値、電話機等の短
縮ダイヤル数字等の重要なデータが記憶されている。
説明する。通常、ＲＯＭ４にはＣＰＵ５が実行するプロ
グラムが記憶され、バックアップメモリとしてのバック
アップＲＡＭ１にはそのプログラムにより書き換えＣ１
で、かつ通常使用時には書き換えない例えばタイマの設
定値、テレピチェーナ等のプリセット値、電話機等の短
縮ダイヤル数字等の重要なデータが記憶されている。
ＲＡＭ３は上記プログラムにより一時的にデータが格納
されるワークエリアとして記憶手段に用いられ、ｌ１０
６は各種周辺装置（図示せず）の制御に用いられる。
されるワークエリアとして記憶手段に用いられ、ｌ１０
６は各種周辺装置（図示せず）の制御に用いられる。
まず、メインα源８が投入されると、ＣＰＵ５が起動さ
れ、ＲＯＭＡ上のプログラムが走り出す。
れ、ＲＯＭＡ上のプログラムが走り出す。
このことによって、上記プログラムの先頭において、Ｒ
ＡＭ３、及びＩｌｏ ６の初期化を行い、以後のプログ
ラムの実行に備える。この場合、バックアップＲＡＭＩ
は、既に固定的に必要なデータが記憶されているので初
期化は行なわない。上記プログラムにより所定の動作終
了後、メイン電源がＯＦＦされると、ＣＰＵ５、ＲＯＭ
４、ＲＡＭ３、Ｉｌｏ ６の電源供給は停止され、プ
ログラムの実行が停止されるが、バックアップＲＡＭＩ
はセレクタ１０が切り換えられ、バックアップ電源部２
から電源が供給される。そのため、バックアップＲＡＭ
Ｉ内の記憶内容は保存される。
ＡＭ３、及びＩｌｏ ６の初期化を行い、以後のプログ
ラムの実行に備える。この場合、バックアップＲＡＭＩ
は、既に固定的に必要なデータが記憶されているので初
期化は行なわない。上記プログラムにより所定の動作終
了後、メイン電源がＯＦＦされると、ＣＰＵ５、ＲＯＭ
４、ＲＡＭ３、Ｉｌｏ ６の電源供給は停止され、プ
ログラムの実行が停止されるが、バックアップＲＡＭＩ
はセレクタ１０が切り換えられ、バックアップ電源部２
から電源が供給される。そのため、バックアップＲＡＭ
Ｉ内の記憶内容は保存される。
従来のバックアップ電源付きメモリ装置は以上のように
構成されているので、長期間にわたってメイン電源がオ
フされ、バックアップ電源部２が電圧低下すると、バッ
クアップＲＡＭＩの内容が書き換ってしまうことがある
。このような状■にもかかわらず、メイン電源？投入す
ると、プログラムは、書き換っていること全検出できず
、バックアップＲＡＭ１の内容が正しいものとして処理
してしまうという問題点があった。また、これｔ回避す
るために、バックアップＲＡＭＩＹ初期化するためのス
イッｆｋ設けて構成しようとすると、そのスイッチの使
用がユーザまかせとなり操作上、多くの問題点があった
。
構成されているので、長期間にわたってメイン電源がオ
フされ、バックアップ電源部２が電圧低下すると、バッ
クアップＲＡＭＩの内容が書き換ってしまうことがある
。このような状■にもかかわらず、メイン電源？投入す
ると、プログラムは、書き換っていること全検出できず
、バックアップＲＡＭ１の内容が正しいものとして処理
してしまうという問題点があった。また、これｔ回避す
るために、バックアップＲＡＭＩＹ初期化するためのス
イッｆｋ設けて構成しようとすると、そのスイッチの使
用がユーザまかせとなり操作上、多くの問題点があった
。
この発明は上記のような問題点全解消するためになされ
たもので、バックアップ電源手段の出力電圧を測定し、
バックアップメモリの内容が保障されない場合、自動的
にバックアップメモリの内容を初期化することにより、
ユーザの手ヲ煩わすことなくメモリ装置の誤動作を防止
できるバックアップ電源付きメモリ装置を得ることを目
的とする。
たもので、バックアップ電源手段の出力電圧を測定し、
バックアップメモリの内容が保障されない場合、自動的
にバックアップメモリの内容を初期化することにより、
ユーザの手ヲ煩わすことなくメモリ装置の誤動作を防止
できるバックアップ電源付きメモリ装置を得ることを目
的とする。
この発明に係るバックアップ電源付きメモリ装置は、バ
ックアップ電源手段の出力電圧を基＄電圧と比較判定す
る検出器を備え、上記比較判定の結果、上記出力電圧が
バックアップメモリの最少電源電圧以下である場合シー
、中央処理装置から該バックアップメモリを初期化する
ようにしたものである。
ックアップ電源手段の出力電圧を基＄電圧と比較判定す
る検出器を備え、上記比較判定の結果、上記出力電圧が
バックアップメモリの最少電源電圧以下である場合シー
、中央処理装置から該バックアップメモリを初期化する
ようにしたものである。
この発明におけるバックアップ電源付きメモリ装置は、
メイン１ＪＬ源投入時、バックアップ電源手段の出力電
圧が所定値に達していない事を検出器で検出し、バック
アノプメモリヲ自動的に中央処理装置から初期化するた
め、手動操作が不要となる。第１図はこの発明の一実施
例を示すメモリ装置の構成図であり、図Ｃ二おいて１は
電源バックアップされるバックアップメモリを構成する
ランダムアクセスメモリ（バックアップＲＡＭ）、２は
大容量コンデンサを有するバックアップ電源部（バック
アップ電源手段）、３はランダムアクセスメモリ （以
下ＲＡＭと呼ぶ）、４はリードオンリーメモリ （以下
ＲＯＭ’と呼ぶ）、５は中央処理装置（以下ＣＰＵと呼
ぶ）、６は入出力制御装置（以下Ｉ１０と呼ぶ）、７は
データ、アドレスを転送するパスライン、８は上述の各
部に電源χ供給するメイン電源、９はその供給のための
電源ライン、１０はバックアップＲＡＭＩの電源ン切り
換えるセレクタ、１１はこの発明の特徴？示すバックア
ップ電源電圧を検出する検出器であり、メイ７’ｌＥ源
ｏｒｒＢ時（＝おけるバックアップ電源部２内の大容量
コンデンサの′電圧？測定するものである。８２図は第
１図における検出器１１の詳細ｒｌｔＫの一例乞示す回
路図であり、２１は基準電圧と大容量コンデンサの電圧
を比較する比較検出回路、２２はラッチ回路、２３はバ
ックアップ′電源部２からの出力゛電源ライン、２４は
パワーオン番リセットライン、２５．２６は比較検出回
路２１の基準′１圧乞作り出す抵抗、２７は第１図に示
されるＩｌｏ ６に検出結果を知らせるための出力ラ
イン、２８はメイン電源ラインである。
メイン１ＪＬ源投入時、バックアップ電源手段の出力電
圧が所定値に達していない事を検出器で検出し、バック
アノプメモリヲ自動的に中央処理装置から初期化するた
め、手動操作が不要となる。第１図はこの発明の一実施
例を示すメモリ装置の構成図であり、図Ｃ二おいて１は
電源バックアップされるバックアップメモリを構成する
ランダムアクセスメモリ（バックアップＲＡＭ）、２は
大容量コンデンサを有するバックアップ電源部（バック
アップ電源手段）、３はランダムアクセスメモリ （以
下ＲＡＭと呼ぶ）、４はリードオンリーメモリ （以下
ＲＯＭ’と呼ぶ）、５は中央処理装置（以下ＣＰＵと呼
ぶ）、６は入出力制御装置（以下Ｉ１０と呼ぶ）、７は
データ、アドレスを転送するパスライン、８は上述の各
部に電源χ供給するメイン電源、９はその供給のための
電源ライン、１０はバックアップＲＡＭＩの電源ン切り
換えるセレクタ、１１はこの発明の特徴？示すバックア
ップ電源電圧を検出する検出器であり、メイ７’ｌＥ源
ｏｒｒＢ時（＝おけるバックアップ電源部２内の大容量
コンデンサの′電圧？測定するものである。８２図は第
１図における検出器１１の詳細ｒｌｔＫの一例乞示す回
路図であり、２１は基準電圧と大容量コンデンサの電圧
を比較する比較検出回路、２２はラッチ回路、２３はバ
ックアップ′電源部２からの出力゛電源ライン、２４は
パワーオン番リセットライン、２５．２６は比較検出回
路２１の基準′１圧乞作り出す抵抗、２７は第１図に示
されるＩｌｏ ６に検出結果を知らせるための出力ラ
イン、２８はメイン電源ラインである。
弔３図は第１図のバックアップ′電源部２の内部に有す
るコンデンサの時間とその端子間電圧の特性な示す特性
囚である。
るコンデンサの時間とその端子間電圧の特性な示す特性
囚である。
第４・図は第２図に示される検出器１１のデータにより
バックアップｌ（ＡＭＩの初期化全行う処理の一例を示
す７０−チヤトであり、図においてステップ４１では検
出器のデータを読み込み、ステップ４２ではその値によ
り初期化の必要性ビ判断し、ステップ４３ではバックア
ップＲＡＭ１の初期化を行う。
バックアップｌ（ＡＭＩの初期化全行う処理の一例を示
す７０−チヤトであり、図においてステップ４１では検
出器のデータを読み込み、ステップ４２ではその値によ
り初期化の必要性ビ判断し、ステップ４３ではバックア
ップＲＡＭ１の初期化を行う。
次（二励咋について第１図〜第４図を参照しながら説明
する。通常の′４源ＯＮの状態は従来方式と全く同一で
ありここではその説明を省略し、電源投入時の動作につ
いてのみ説明する。
する。通常の′４源ＯＮの状態は従来方式と全く同一で
ありここではその説明を省略し、電源投入時の動作につ
いてのみ説明する。
まず、メイン電源８が投入されると検出器１１およびバ
ックアツプ１源都２内部の大容量コンデンサにメイン電
源８の電圧が印加される。その後、メイン電源８の′電
圧が安定したのちは第２図に示される抵抗２５．２６１
−よって決定される規準電圧が安定する。一方、上述の
コンデンサの両端（＝電圧を加えた際の時間とコンデン
サ端子間゛ａ圧の関係は一般に第３因に示される特性と
なることが知られているので、メイン電源８の投入から
一定時間後に大容量のコンデンサから出力される電圧、
すなわち′電源ライン２３の電位は、メイン電源８投入
前の大容量コンデンサの端子間電圧（バンクアップ電源
２の電圧と同等）によって異なる。
ックアツプ１源都２内部の大容量コンデンサにメイン電
源８の電圧が印加される。その後、メイン電源８の′電
圧が安定したのちは第２図に示される抵抗２５．２６１
−よって決定される規準電圧が安定する。一方、上述の
コンデンサの両端（＝電圧を加えた際の時間とコンデン
サ端子間゛ａ圧の関係は一般に第３因に示される特性と
なることが知られているので、メイン電源８の投入から
一定時間後に大容量のコンデンサから出力される電圧、
すなわち′電源ライン２３の電位は、メイン電源８投入
前の大容量コンデンサの端子間電圧（バンクアップ電源
２の電圧と同等）によって異なる。
このため、規準電圧を一定とした場合、一定時間後の第
２図に示される比較検出回路２１の出力はメイン電源８
投入前の大容量コンデンサの端子間電圧によって一意に
定まる。このことは、第２因に示される検出器１１の回
路で説明すると、メイン電源投入後、一定期間続くパワ
ーオンリセットライン２４（二よりこの出力！ラッチ回
路２２でラッチしている。従って、パワーオンリセット
の期間と、大容量コンデンサの特性から抵抗２５．２６
の値乞設定しておくことにより、電源ＯＦＦ時のバック
アップＲＡＭＩの最少電源電圧（動作可能な最少電圧）
以上であるかどうか（二より、ラッチ回路２２の出力２
７ン１または０にすることができる。以上のように検出
器１１により、メイン電源８投入直後に、バックアップ
ＲＡＭ１のデータの有効性が検出されるので、プログラ
ムの先頭において第４図に示すような処理が行なわれる
。
２図に示される比較検出回路２１の出力はメイン電源８
投入前の大容量コンデンサの端子間電圧によって一意に
定まる。このことは、第２因に示される検出器１１の回
路で説明すると、メイン電源投入後、一定期間続くパワ
ーオンリセットライン２４（二よりこの出力！ラッチ回
路２２でラッチしている。従って、パワーオンリセット
の期間と、大容量コンデンサの特性から抵抗２５．２６
の値乞設定しておくことにより、電源ＯＦＦ時のバック
アップＲＡＭＩの最少電源電圧（動作可能な最少電圧）
以上であるかどうか（二より、ラッチ回路２２の出力２
７ン１または０にすることができる。以上のように検出
器１１により、メイン電源８投入直後に、バックアップ
ＲＡＭ１のデータの有効性が検出されるので、プログラ
ムの先頭において第４図に示すような処理が行なわれる
。
すなわち、まず、ステップ４１で検出器１１の出力デー
タ２７を読み込み、ステップ４２でそのデータからバッ
クアップＲＡＭＩのデータが保障されたものかどうか判
断し、保障されない場合はステップ４３でバックアップ
ＲＡＭＩの初期化を行う。
タ２７を読み込み、ステップ４２でそのデータからバッ
クアップＲＡＭＩのデータが保障されたものかどうか判
断し、保障されない場合はステップ４３でバックアップ
ＲＡＭＩの初期化を行う。
なお、上記実施例では第４図のステップ４３でバックア
ップＲＡＭＩの初期化を行う場合について説明したが、
飼えば、異常全知らせるランプの点灯等を行うようにし
てもよい。
ップＲＡＭＩの初期化を行う場合について説明したが、
飼えば、異常全知らせるランプの点灯等を行うようにし
てもよい。
以上のように、この発明（＝よればバックアップメモリ
のデータ有効性を検出器（二より検出するよう構成した
ので、手動操作！必要とせず、かつ誤動作のないバック
アップ電源付きメモリ装置が得られるという効果がある
。
のデータ有効性を検出器（二より検出するよう構成した
ので、手動操作！必要とせず、かつ誤動作のないバック
アップ電源付きメモリ装置が得られるという効果がある
。
第１因はこの発明の一実施例（＝よるメモリ装置を示す
構ｈｉ、図、第２因は第１因：二示される検出器の詳細
構成を示す回路図、第３図は第１図のバックアップ電源
（＝設けられたコンデンサに電圧を加えた際の時間と端
子間電圧の関係を示°ｒ特性囚、第４因は第１図のＣＰ
Ｕ５における処理の一例ン示すフローチャート、第５囚
従来のバックアップ電源付きメモリ装置を示す構成囚で
ある。 肉に〉いて、１はバックアップＲＡＭ、２はバックアン
プ電源部（バックアップ電源手段）、５は中央処理装置
、６は人出力制御装置、１１は検小器、２２はラッチ回
路である。 なお、図中、同一符号は同一、又は相当部分を示す。
構ｈｉ、図、第２因は第１因：二示される検出器の詳細
構成を示す回路図、第３図は第１図のバックアップ電源
（＝設けられたコンデンサに電圧を加えた際の時間と端
子間電圧の関係を示°ｒ特性囚、第４因は第１図のＣＰ
Ｕ５における処理の一例ン示すフローチャート、第５囚
従来のバックアップ電源付きメモリ装置を示す構成囚で
ある。 肉に〉いて、１はバックアップＲＡＭ、２はバックアン
プ電源部（バックアップ電源手段）、５は中央処理装置
、６は人出力制御装置、１１は検小器、２２はラッチ回
路である。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (2)
- （１）中央処理装置によつて制御される入出力制御装置
及びバックアップメモリを有し、該バックアップメモリ
への電源切断時にバックアップ電源手段により電源のバ
ックアップが行なわれるメモリ装置において、 上記バックアップ電源手段の出力電圧を測定し、この測
定された出力電圧と所定の基準電圧とを比較判定する検
出器を備え、上記中央処理装置は、上記電源切断時に上
記検出器における判定結果から上記バックアップ電源手
段の出力電圧が上記バックアップメモリの最少電源電圧
以下である場合に上記バックアップメモリを初期化する
ことを特徴とするメモリ装置。 - （２）検出器はラッチ回路を有し、該ラッチ回路によつ
て比較判定結果が保持されることを特徴とする特許請求
の範囲第１項記載のメモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60279816A JPS62138943A (ja) | 1985-12-12 | 1985-12-12 | メモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60279816A JPS62138943A (ja) | 1985-12-12 | 1985-12-12 | メモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62138943A true JPS62138943A (ja) | 1987-06-22 |
Family
ID=17616314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60279816A Pending JPS62138943A (ja) | 1985-12-12 | 1985-12-12 | メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62138943A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6454131U (ja) * | 1987-09-30 | 1989-04-04 | ||
| JPH0450957U (ja) * | 1990-09-06 | 1992-04-28 |
-
1985
- 1985-12-12 JP JP60279816A patent/JPS62138943A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6454131U (ja) * | 1987-09-30 | 1989-04-04 | ||
| JPH0450957U (ja) * | 1990-09-06 | 1992-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5382839A (en) | Power supply control circuit for use in IC memory card | |
| JPH0630541B2 (ja) | 動作停止及び復帰回路装置 | |
| JPS62138943A (ja) | メモリ装置 | |
| JPH0460245B2 (ja) | ||
| JPH0822422A (ja) | メモリ装置 | |
| JPH10105422A (ja) | 保護装置の制御回路 | |
| JPH05276560A (ja) | 給湯器のリモコンにおける瞬停時のデータ記憶方法 | |
| JPH0142002B2 (ja) | ||
| JP2508305B2 (ja) | 初期値決定装置 | |
| KR0136864Y1 (ko) | 메모리 백업 장치 | |
| JPH0736574A (ja) | 電子機器の初期化装置及び方法 | |
| JPS635781B2 (ja) | ||
| JPS6339013A (ja) | 電子計算機 | |
| JPH0527875A (ja) | 電子機器 | |
| JPH02100743A (ja) | 電子機器 | |
| JP2785997B2 (ja) | 情報処理装置の電源投入，切断制御方法 | |
| JPH0120775B2 (ja) | ||
| JPS62222318A (ja) | 情報処理装置 | |
| JPS62109148A (ja) | メモリバツクアツプシステム | |
| JPS62123538A (ja) | メモリバツクアツプシステム | |
| JPH04134545A (ja) | 電源バックアップ装置 | |
| JPH10207587A (ja) | 計算機システムおよびそのウォームスタート方法 | |
| JPS6274139A (ja) | 情報デ−タ書込み制御装置 | |
| JPH0552522B2 (ja) | ||
| JP2001331325A (ja) | 初期起動装置及び初期起動方法並びに記録媒体 |