JPH04175838A - オートリブート時のダンプ方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はオートリブ−Ｉ・時のダンプ方式に関し、特に
情報処理装置における装置のオートリブート時のダンプ
に関する。

〔従来の技術〕

従来、情報処理装置のオートリブ−１−では処理装置か
りセットされた時、処理装置はオートリブート操作盤の
リセットスイッチ等のリセ・ｖｈ要因を判断する手段が
なかった。

〔発明が解決しようとする課題〕

上述した従来の情報処理装置では処理装置かリセットさ
れた時、処理装置がオートリブートにてリセットされた
ことを判断することが出来ず、オートリブート時、装置
内メモリ部の異常発生時のデータを出力デバイスにダン
プするということができないという欠点がある。

〔課題を解決するための手段〕

本発明のオートリブート時のダンプ方式は、処理部、メ
モリ部および出力デバイスを有し、かつ装置異常を検出
する第１の異常検出回路および装貢異常を読み込む異常
要因読込み回路を設けた情報処理装置と、第１の異常検
出回路により検出された装置異常を検出する第２の異常
検出回路、該異常検出回路による装置異常をラッチする
異常う・ソチ回路および装Ｗ巽常を検出したことにより
前記処理装置をリセットする回路を設（゛）たオートリ
ブート制御部とを有し、訂記処理装置かりセットされた
時、前記異常ラッチ回路に装置異常がラッチされている
場合に装置異常発生時のメモリ部のデータを出力デバイ
スにダンプする機能を１している。

：′実施例〕 次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例を示すブロック図である、第
１図において、情報処理装置］は処理部（ｃ　ｒ）Ｉ−
１）　３　、メモリ部（ＲＯＭ４．ＲＡＭ５）、ディス
クコントローラ６、出力デバイス（ディスク）９１本処
理装置の異常を検出する異常検出回路７．異常要因を読
み込む異常要因読み込み回路８から構成され、これら回
路は共通ハス］０により接続されている。更にこの情報
処理装置１は電源２により電源供給されるよっに接続さ
れている。

一方オートリブート制御部】１は情報処理装置］の異常
を検出するための異常検出回路１２．その異常をラッチ
する異常ラッチ回路１−３、電源２をリセットするため
の電源リセット回路１４からなり異常検出線１５により
接続される。このオートリブート制御部］１は電源１６
により電源供給されるように接続されている。

さらに情報処理装置１とオートリブート制御部１１との
間は異常検出線１７．異常要因線］８および異常要因リ
セット線１９に接続され、かつ電源２とオートリブート
制御部１１との間は電源リセット線２０により接続され
ている。

次に本実施例の動作について説明する。情報処理装置１
のＣＰＵ３はＲＯＭ４又はＲＡ　Ｍ　５等のメモリ部に
格納されているマイクロプロゲラ１８により異常検出回
路７に対し一定時間内に定期的にアクセスを行う。ここ
て情報処理装置１に異常か発生し定期的アクセスが実行
されなかった時、異常検出回路７の異常検出線１７が有
効となる。

−力、オートリブ−１・制御部１］の異常検出回路１２
が異常検出線］７が有効となったことを検出し、異常検
出線】５を有効とする。これにより電源リセット回路１
４は電源リセット線２０を有効とし２電源２をリセット
する７更に異隼ラッチ回路１３には異常を検出したこと
かラッチされ異常要因線〕８を有効とする。オートリブ
ート制御部１１によりリセットされた情報処理装置］は
ＲＯＭ４に格納されているマイクロプログラムによりＣ
Ｐ　Ｕ　３が下記の実行を行う。

まず異常要因読み込み回路により異常要因線】８が有効
であるか否かを読み込む。有効でない時は通常の処理（
リセットスイッチ　パワーオンスイッチ等による立上げ
）としてＲＡＭ５を初期設定し、その後の定められた処
理を実行する。

有効である時、異常要因リセット線１９を有効とし異常
ラッチ回路１３をリセットし異常要因線１８を無効とす
る。そしてＲＡＭ５のデータをディスクコントローラ６
を介してディスク９にダンプする。

その後の処理は通常の処理としてＲＡＭ５を初期設定し
その後の定められた処理を実行する。

〔発明の効果〕

以上説明したように本発明は情報処理装置に装置異常を
検出する回路とオートリブート制御部とを設け、装置異
常によってオートリブート制御部から情報処理装置がリ
セットされたか否かを認識できるようにしたことにより
装置異常によりリセットされオートリブートされた情報
処理装置の装置異常発生時のＲＡＭのデータをディスク
等の出力デバイスに格納できる効果がある。

【図面の簡単な説明】 第１図は本発明の一実施例であるオートリブート時のダ
ンプ方式を示すブロック図である。 １・・・情報処理装置、２・・・電源、３・・・ＣＰＵ
、４・・・ＲＯＭ、５・・・ＲＡＭ、６・・ディスクコ
ントロ−ラ、７・・・異常検出回路、８・・異常要因読
込回路、９・・・ディスク、１０・・共通バス、１１・
・・オートリブート・制御部、】２・異常検出回路、１
３・・異常ラッチ回路、１・１・・電源リセット回路、
１５・・・異常検出線、１０−・・電源、１７・・・異
常検出線、１８・・・異常要因線、１９・・異常要因リ
セット線、２０・・・電源リセット線。

Claims (1)

【特許請求の範囲】
1. 　処理部、メモリ部および出力デバイスを有し、かつ装
   置異常を検出する第１の異常検出回路および装置異常を
   読み込む異常要因読込み回路を設けた情報処理装置と、
   第１の異常検出回路により検出された装置異常を検出す
   る第２の異常検出回路、該異常検出回路による装置異常
   をラッチする異常ラッチ回路および装置異常を検出した
   ことにより前記処理装置をリセットする回路を設けたオ
   ートリブート制御部とを有し、前記処理装置がリセット
   された時、前記異常ラッチ回路に装置異常がラッチされ
   ている場合に装置異常発生時のメモリ部のデータを出力
   デバイスにダンプすることを特徴とするオートリブート
   時のダンプ方式。